JP2014056925A - 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2014056925A
JP2014056925A JP2012200488A JP2012200488A JP2014056925A JP 2014056925 A JP2014056925 A JP 2014056925A JP 2012200488 A JP2012200488 A JP 2012200488A JP 2012200488 A JP2012200488 A JP 2012200488A JP 2014056925 A JP2014056925 A JP 2014056925A
Authority
JP
Japan
Prior art keywords
core substrate
metal plate
opening
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012200488A
Other languages
English (en)
Other versions
JP6152254B2 (ja
JP2014056925A5 (ja
Inventor
Masahiro Kyozuka
正宏 経塚
Akihiko Tateiwa
昭彦 立岩
Yuji Kunimoto
裕治 国本
Jun Furuichi
古市　　潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012200488A priority Critical patent/JP6152254B2/ja
Priority to US14/010,245 priority patent/US8941230B2/en
Publication of JP2014056925A publication Critical patent/JP2014056925A/ja
Publication of JP2014056925A5 publication Critical patent/JP2014056925A5/ja
Application granted granted Critical
Publication of JP6152254B2 publication Critical patent/JP6152254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】反りを低減することができる半導体パッケージを提供する。
【解決手段】半導体パッケージ１は、コア基板１０と、外縁を除くコア基板１０の上面１０Ａを覆うように、且つコア基板１０の開口部１０Ｘの上面１０Ａ側の開口端を覆うように形成された金属板２０と、開口部１０Ｘと連通する開口部２２Ｘを有し、外縁を除くコア基板１０の下面１０Ｂを覆うように形成された導電層２２とを有する。また、半導体パッケージ１は、開口部１０Ｘから露出された金属板２０の下面２０Ｂ上に接合された半導体チップ３０と、金属板２０の上面２０Ａ及び側面２０Ｃと上面１０Ａの外縁とを被覆する絶縁層２１と、開口部１０Ｘ，２２Ｘを充填するとともに、下面１０Ｂの外縁と導電層２２と半導体チップ３０とを被覆する絶縁層４０とを有する。導電層２２とコア基板１０を含む厚さは、半導体チップ３０と同じ厚さに、又は半導体チップ３０よりも厚く形成されている。
【選択図】図１

Description

本発明は、半導体パッケージ、半導体装置及び半導体パッケージの製造方法に関するものである。
従来、半導体チップと、その半導体チップを覆う樹脂層とを有する半導体パッケージが知られている。
このような半導体パッケージの一例としては、半導体チップの能動面（回路形成面）及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている（例えば、特許文献１，２参照）。
このような半導体パッケージの製造方法としては、以下のような方法が知られている。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面とは反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
特開２０１１−１１９５０２号公報 特開２００８−３００８５４号公報
従来の半導体パッケージの製造工程では、支持基板上に半導体チップを固定し、絶縁層及び配線構造を形成した状態では、支持基板の剛性が高いため、半導体パッケージには反りがほとんど発生しない。しかし、支持基板を除去すると、その除去した部分の応力が解放されるため、その応力解放に伴って半導体パッケージに反りが生じるという問題があった。
本発明の一観点によれば、第１面から前記第１面とは反対側の第２面までを貫通する第１開口部を有し、補強材入りの絶縁性樹脂からなるコア基板と、前記コア基板の第１面上において、電子部品よりも薄く形成されるとともに、前記第１開口部の前記コア基板の第１面側の開口端を覆うように形成され、且つ前記コア基板の第１面の外縁を露出するとともに、該外縁を除く前記コア基板の第１面を覆うように形成された金属板と、前記コア基板の第２面上において、前記第１開口部と連通する開口部を有し、且つ前記コア基板の第２面の外縁を露出するとともに、該外縁及び前記第１開口部を除く前記コア基板の第２面を覆うように形成された導電層と、前記第１開口部に露出された前記金属板の第１面上に接合された前記電子部品と、前記金属板の前記第１面とは反対側の第２面と前記金属板の側面と前記コア基板の第１面の外縁を被覆する第１絶縁層と、前記第１開口部を充填するとともに、前記コア基板の第２面の外縁と前記導電層と前記電子部品とを被覆する第２絶縁層と、前記第２絶縁層上に積層され、前記電子部品と電気的に接続された第１配線層を含む第１配線構造と、を有し、前記導電層と前記コア基板を含む厚さは、前記電子部品と同じ厚さに、又は前記電子部品よりも厚く形成されている。
本発明の一観点によれば、反りを低減することができるという効果を奏する。
第１実施形態の半導体パッケージを示す概略断面図。なお、本図は、図２のＡ−Ａ線位置における半導体パッケージの断面構造を示している。 図１に示した半導体パッケージを上面側から見た概略平面図。但し、本図では、一部の部材（絶縁層）の図示を省略している。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第１実施形態の半導体パッケージの製造方法を示す概略断面図。 第２実施形態の半導体パッケージを示す概略断面図。なお、本図は、図８のＢ−Ｂ線位置における半導体パッケージの断面構造を示している。 図７に示した半導体パッケージを上面側から見た概略平面図。但し、本図では、一部の部材（絶縁層や配線構造等）の図示を省略している。 第２実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｅ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体パッケージの製造方法を示す概略断面図、（ｃ）は、第２実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、変形例の半導体パッケージの製造方法を示す概略断面図。 第３実施形態の半導体パッケージを示す概略断面図。なお、本図は、図１６（ａ）のＣ−Ｃ線位置における半導体パッケージの断面構造を示している。 （ａ）は、図１５に示した半導体パッケージを上面側から見た概略平面図、（ｂ）は、図１５に示した半導体パッケージを下面側から見た概略平面図。なお、（ａ）、（ｂ）は、一部の部材（絶縁層や配線構造等）の図示を省略している。 （ａ）〜（ｄ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｄ）は、第３実施形態の半導体パッケージの製造方法を示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 従来例の半導体パッケージを示す概略断面図。 参考例の半導体パッケージを示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
（第１実施形態）
以下、第１実施形態を図１〜図６に従って説明する。
（第１実施形態に係る半導体パッケージの構造）
図１に示すように、半導体パッケージ１は、コア基板１０と、金属板２０と、絶縁層２１と、導電層２２と、半導体チップ３０と、絶縁層４０と、配線構造５０と、ソルダレジスト層６０とを有している。
コア基板１０は、半導体パッケージ１の厚さ方向の中間部に設けられている。このコア基板１０は、例えば平面視略矩形状の平板である。コア基板１０の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。このコア基板１０は、絶縁層２１，４０等よりも機械的強度（剛性や硬度等）が高い材料からなる基板である。また、コア基板１０の材料としては、当該コア基板１０の熱膨張係数が絶縁層２１，４０の熱膨張係数よりも半導体チップ３０の熱膨張係数に近づくように調整された絶縁性樹脂であることが好ましい。具体的には、コア基板１０の材料としては、当該コア基板１０の熱膨張係数が絶縁層２１，４０の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。具体的には、コア基板１０の熱膨張係数は、例えば１８〜３０ｐｐｍ／℃程度に設定されている。なお、コア基板１０の厚さは、例えば内蔵（埋設）する半導体チップ３０と略同じ厚さを選択する。例えば、コア基板１０の厚さは５０〜２００μｍ程度とすることができる。また、コア基板１０の大きさは、例えば平面視で８ｍｍ×８ｍｍ〜１７ｍｍ×１７ｍｍ程度とすることができる。
コア基板１０には、所要の箇所（ここでは、１箇所）に開口部１０Ｘが形成されている。この開口部１０Ｘは、コア基板１０の第１面（図１では、上面）１０Ａから第２面（図１では、下面）までを貫通するように形成されている。
図２に示すように、開口部１０Ｘは、コア基板１０の平面視中央部、具体的には半導体チップ３０と平面視で重なる位置に形成されている。この開口部１０Ｘの平面形状は、半導体チップ３０の平面形状と同様に矩形状に形成されている。さらに、開口部１０Ｘの平面形状は、半導体チップ３０の平面形状よりも大きく形成されている。このため、半導体チップ３０は、開口部１０Ｘの外周縁（外側の破線枠参照）よりも内側の領域に設けられている、つまり開口部１０Ｘ内に収容される形で設けられている。この開口部１０Ｘの大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。
図１に示すように、コア基板１０の上面１０Ａには、金属板２０が形成されている。金属板２０は、第１面（図１では、下面）２０Ｂと第２面（図１では、上面）２０Ａと側面２０Ｃとを有している。金属板２０の厚さは、半導体チップ３０よりも薄くなるように設定されている。具体的には、金属板２０の厚さは、当該半導体パッケージ１の反り低減の観点から、例えば半導体チップ３０の厚さの５０〜９５％程度であることが好ましい。より具体的には、金属板２０の厚さは、例えば１５〜１００μｍ程度とすることができる。また、金属板２０の材料としては、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）やニッケル（Ｎｉ）などの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。
図２に示すように、金属板２０は、コア基板１０の上面１０Ａの外縁を露出するとともに、その外縁を除く上面１０Ａを覆うように形成されている。また、金属板２０は、開口部１０Ｘの一方の開口端（ここでは、コア基板１０の上面１０Ａ側の開口端）を覆う（閉塞する）ように形成されている。この金属板２０の外形寸法（平面形状）は、当該半導体パッケージ１の外形寸法（平面形状）よりも小さく設定されるとともに、半導体チップ３０の外形寸法よりも大きく設定されている。具体的には、金属板２０は、図１に示した絶縁層２１上の面積に占める金属板２０の面積の比率が５０〜９５％程度となるように、その平面形状が設定されている。すなわち、金属板２０の材料が銅である場合には、金属板２０の残銅率が５０〜９５％程度となるように金属板２０の平面形状が設定されている。
絶縁層２１は、金属板２０の上面２０Ａ及び側面２０Ｃと、その金属板２０から露出されたコア基板１０の上面１０Ａの外縁を覆うように形成されている。この絶縁層２１は、当該半導体パッケージ１において、最表層の絶縁層となる。すなわち、絶縁層２１は、当該半導体パッケージ１において、その第１面（図１では、上面）２１Ａが外部に露出する絶縁層である。金属板２０の上面２０Ａから絶縁層２１の上面２１Ａまでの厚さは、例えば２０〜４０μｍ程度とすることができる。絶縁層２１の材料としては、例えば熱硬化性を有するエポキシ系又はアクリル系などの絶縁性樹脂を用いることができる。エポキシ系樹脂の場合の熱膨張係数は、ガラス転移温度Ｔｇ（例えば１５０℃）よりも低い場合には４６ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合に１２０ｐｐｍ／℃程度となる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。なお、絶縁層２１の材料としては、当該半導体パッケージ１の反り低減の観点から、金属板２０の下面２０Ｂ上に形成される絶縁層４０と同一の材料であることが好ましい。
一方、コア基板１０の下面１０Ｂには、導電層２２が形成されている。導電層２２の厚さは、半導体チップ３０よりも薄くなるように設定されている。例えば、導電層２２の厚さは１０〜３０μｍ程度とすることができる。また、導電層２２の材料としては、例えば銅、アルミニウム、鉄やニッケルなどの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。
導電層２２は、コア基板１０の下面１０Ｂの外縁を露出するとともに、その外縁及び開口部１０Ｘを除く下面１０Ｂを覆うように形成されている。この導電層２２には、コア基板１０の開口部１０Ｘと対向する位置（開口部１０Ｘと平面視で重なる位置）に、その開口部１０Ｘと略同じ大きさの平面視略矩形状の開口部２２Ｘが形成されている。このため、開口部１０Ｘと開口部２２Ｘとが連通され、これら開口部１０Ｘ，２２Ｘから金属板２０の下面２０Ｂが露出されている。このような導電層２２には、例えば半導体チップを実装する際の装置が利用するアライメントマーク等の認識マークを形成することができる。
半導体チップ３０としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ３０としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
上記半導体チップ３０は、例えば半導体基板からなる。この半導体基板の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。また、半導体チップ３０は、回路形成面（図１では、下面）３０Ｂ側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、上記半導体基板に形成された拡散層、半導体基板上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。そして、この半導体集積回路上には、該半導体集積回路と電気的に接続された電極パッド（図示略）が形成され、その電極パッド上に電極端子３０Ｐが設けられている。電極端子３０Ｐは、半導体チップ３０の回路形成面３０Ｂから下方に延びる柱状に形成された導電性ポストである。電極端子３０Ｐの高さは、例えば１０〜３０μｍ程度とすることができる。電極端子３０Ｐが円柱状に形成されている場合には、電極端子３０Ｐの直径は例えば３０〜５０μｍ程度とすることができる。なお、この電極端子３０Ｐの材料としては、例えば銅や銅合金を用いることができる。
上記半導体チップ３０の大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１１ｍｍ×１１ｍｍ程度とすることができる。半導体チップ３０の厚さは、例えば５０〜２００μｍ程度とすることができる。ここで、上記導電層２２を含むコア基板１０の厚さは、半導体チップ３０の厚さ（回路形成面３０Ｂ又は電極端子３０Ｐを含む厚さ）と同じ厚さに、又は、半導体チップ３０よりも厚くなるように形成されている。また、本実施形態では、半導体チップ３０がシリコンからなり、その半導体チップ３０の熱膨張係数が約３．４ｐｐｍ／℃になる。
このような半導体チップ３０は、金属板２０の下面２０Ｂに接合部材３１を介して接合されている。具体的には、半導体チップ３０は、コア基板１０の開口部１０Ｘから露出された金属板２０の下面２０Ｂに接合部材３１を介して接合されている。より具体的には、半導体チップ３０は、回路形成面３０Ｂとは反対側の面（ここでは、上面）が上記金属板２０の下面２０Ｂに対向した状態、つまりフェイスアップの状態で上記金属板２０の下面２０Ｂに接合部材３１により接合されている。すなわち、半導体チップ３０は、電極端子３０Ｐを下側に向けた状態で、金属板２０とコア基板１０の開口部１０Ｘとによって形成される収容部に収容されている。また、金属板２０に接合された半導体チップ３０は、接合部材３１により金属板２０と熱的にも接続されている。
また、上記接合部材３１の材料としては、例えばシリコンポリマー系又はエポキシ系の樹脂を用いることができる。接合部材３１の厚さは、例えば５〜２０μｍ程度とすることができる。
絶縁層４０は、導電層２２から露出されたコア基板１０の下面１０Ｂの外縁、開口部１０Ｘの内側面、金属板２０の下面２０Ｂ、半導体チップ３０の下面３０Ｂ及び側面、電極端子３０Ｐ全体、及び導電層２２全体を被覆するように形成されている。この絶縁層４０は、コア基板１０の開口部１０Ｘ及び導電層２２の開口部２２Ｘを充填するように形成されている。絶縁層４０は、配線構造５０側の第１面（図１では、下面）４０Ｂが平坦になるように形成されている。絶縁層４０の材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。金属板２０の下面２０Ｂから絶縁層４０の下面４０Ｂまでの厚さは、例えば８０〜１６０μｍ程度とすることができる。
絶縁層４０には、該絶縁層４０を貫通して半導体チップ３０の電極端子３０Ｐの下面を露出するビアホールＶＨ１が形成されている。
絶縁層４０の下面には、配線構造５０が積層されている。この配線構造５０は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような層厚とすることができる。本例の配線構造５０は、第１配線層５１と、層間絶縁層５２と、第２配線層５３とを有している。
第１配線層５１は、絶縁層４０上に積層されている。第１配線層５１は、ビアホールＶＨ１内に充填されたビア配線５１Ａと、絶縁層４０の下面４０Ｂ上に形成された配線パターン５１Ｂとを有している。ビア配線５１Ａは、ビアホールＶＨ１の底部に露出した電極端子３０Ｐと電気的に接続されるとともに、配線パターン５１Ｂと電気的に接続されている。なお、ビアホールＶＨ１及びビア配線５１Ａは、図１において上側（半導体チップ３０側）から下側（配線パターン５１Ｂ側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ１及びビア配線５１Ａの平面形状は例えば円形である。ビアホールＶＨ１及びビア配線５１Ａの直径は例えば２０〜４０μｍ程度とすることができる。配線パターン５１Ｂの厚さは、例えば８〜３５μｍ程度とすることができる。なお、第１配線層５１（ビア配線５１Ａ及び配線パターン５１Ｂ）の材料としては、例えば銅や銅合金を用いることができる。
層間絶縁層５２は、第１配線層５１を覆うように絶縁層４０上に形成された最下層（最外層）の層間絶縁層（具体的には、絶縁層２１とは反対側に位置する最外層の層間絶縁層）である。層間絶縁層５２は、半導体パッケージ１全体の剛性を高めるために、補強材入りの絶縁層であって、その他の絶縁層２１，４０よりも機械的強度（剛性や硬度等）が高い絶縁層とすることができる。この層間絶縁層５２の材料としては、例えば熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。具体的には、層間絶縁層５２の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。また、層間絶縁層５２の材料としては、当該層間絶縁層５２の熱膨張係数が絶縁層２１，４０の熱膨張係数よりも半導体チップ３０の熱膨張係数に近づくように調整された絶縁性樹脂であることが好ましい。具体的には、層間絶縁層５２の材料としては、当該層間絶縁層５２の熱膨張係数が絶縁層２１，４０の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。具体的には、層間絶縁層５２の熱膨張係数は、例えば１８〜３０ｐｐｍ／℃程度に設定されている。なお、絶縁層４０の下面４０Ｂから層間絶縁層５２の下面までの厚さは、例えば３５〜７０μｍ程度とすることができる。また、配線パターン５１Ｂの下面から層間絶縁層５２の下面までの厚さは、例えば２０〜３０μｍ程度とすることができる。
この層間絶縁層５２には、該層間絶縁層５２を貫通して配線パターン５１Ｂの下面を露出するビアホールＶＨ２が形成されている。
第２配線層５３は、層間絶縁層５２上に積層された最下層（最外層）の配線層である。第２配線層５３は、ビアホールＶＨ２内に充填されたビア配線５３Ａと、層間絶縁層５２の下面に形成された配線パターン５３Ｂとを有している。ビア配線５３Ａは、ビアホールＶＨ２の底部に露出した第１配線層５１と電気的に接続されるとともに、配線パターン５３Ｂと電気的に接続されている。なお、ビアホールＶＨ２及びビア配線５３Ａは、図１において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ２及びビア配線５３Ａの平面形状は例えば円形であり、それらの直径は例えば５０〜７５μｍ程度とすることができる。配線パターン５３Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、第２配線層５３（ビア配線５３Ａ及び配線パターン５３Ｂ）の材料としては、例えば銅又は銅合金を用いることができる。
ソルダレジスト層６０は、第２配線層５３の一部を覆うように層間絶縁層５２上に形成されている。ソルダレジスト層６０には、配線パターン５３Ｂの一部を外部接続用パッド５３Ｐとして露出させるための開口部６０Ｘが形成されている。この外部接続用パッド５３Ｐには、当該半導体パッケージ１をマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子６１が接続されている。なお、必要に応じて、上記開口部６０Ｘから露出する配線パターン５３Ｂ上にＯＳＰ（Organic Solderbility Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子６１を接続するようにしてもよい。また、上記開口部６０Ｘから露出する配線パターン５３Ｂ上に金属層を形成し、その金属層に外部接続端子６１を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、上記開口部６０Ｘから露出する配線パターン５３Ｂ（あるいは、配線パターン５３Ｂ上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
なお、上記開口部６０Ｘ及び外部接続用パッド５３Ｐは、例えば平面視でマトリクス状又はペリフェラル状に配置されている。各開口部６０Ｘの平面形状及び各外部接続用パッド５３Ｐの平面形状は例えば円形であり、それらの直径は例えば２００〜３００μｍ程度とすることができる。層間絶縁層５２の下面からソルダレジスト層６０の下面までの厚さは、例えば２０〜４０μｍ程度とすることができる。このソルダレジスト層６０の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。
このような構造を有する半導体パッケージ１の厚さは、例えば２００〜６００μｍ程度とすることができる。
ここで、従来の半導体パッケージの反りについて説明する。すなわち、図２３に示すように、金属板２０及び絶縁層２１が形成されておらず、コア基板１０及び絶縁層４０の代わりに絶縁層４０と同一組成の絶縁性樹脂からなる絶縁層４０Ａが形成され、層間絶縁層５２の代わりに絶縁層４０と同一組成の絶縁性樹脂からなる層間絶縁層５２Ａが形成された半導体パッケージ４の反りについて説明する。このような半導体パッケージ４では、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ３０側ではその半導体チップ３０の物性値（熱膨張係数及び弾性率等）、つまりシリコンの物性値に依存する。一方、従来の半導体パッケージ４の配線構造５０側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造５０の物性値、つまり層間絶縁層５２Ａの物性値に依存する。なお、上述したように、シリコンの熱膨張係数が３．４ｐｐｍ／℃であるのに対し、層間絶縁層５２Ａとしてエポキシ系樹脂を用いる場合には、その熱膨張係数は、ガラス転移温度Ｔｇ（１５０℃）よりも低い場合に４６ｐｐｍ／℃、ガラス転移温度Ｔｇ以上で１２０ｐｐｍ／℃となる。このように、従来の半導体パッケージ４では、その半導体パッケージ４を上下方向（厚さ方向）に見たときに物性値（熱膨張係数及び弾性率等）の分布が上下非対称になっている。このため、半導体パッケージ４に反りが発生しやすいという問題があった。
また、図２４に示すように、絶縁層４０Ａの上面に、その上面全面を被覆するように金属板１２０を形成した構造の半導体パッケージ５も考えられる。この半導体パッケージ５では、上記半導体パッケージ４に比べると反りの発生を抑制できるものの、半導体パッケージ５を上下方向に見たときに物性値の分布が上下非対称になっているため、反りが発生しやすいという問題がある。
（第１実施形態に係る半導体パッケージの作用）
これに対し、本実施形態の半導体パッケージ１では、図１に示すように、半導体チップ３０を中心にして配線構造５０とは反対側に金属板２０及び絶縁層２１を形成するようにした。これにより、半導体チップ３０の下面３０Ｂ側に第１及び第２配線層５１，５３及び層間絶縁層５２が積層された配線構造５０が形成される一方で、下面３０Ｂとは反対側にも金属板２０及び絶縁層２１が形成される。このため、半導体パッケージ１を上下方向（厚さ方向）に見たときの物性値（熱膨脹係数及び弾性率等）の分布が、半導体チップ３０を中心にして上下対称に近い状態となる。したがって、半導体チップ３０を中心とした上下の物性値のバランスが上記半導体パッケージ４，５のそれよりも良好となり、熱収縮などに伴って半導体パッケージ１に反りや変形が発生することを抑制することができる。
また、補強材入りの絶縁性樹脂からなるコア基板１０、つまり機械的強度の高いコア基板１０を設けたことにより、半導体パッケージ１全体の機械的強度を向上させることができる。これによって、半導体パッケージ１に生じる反りを低減することができる。
さらに、金属板２０の側面２０Ｃを含む全面をコア基板１０、絶縁層２１及び絶縁層４０により被覆するようにしたため、金属板２０の酸化が抑制される。
（第１実施形態に係る半導体パッケージの製造方法）
次に、上記半導体パッケージ１の製造方法を説明する。以下の説明では、１つの半導体パッケージを拡大して説明するが、実際には１つの基板上に複数の半導体パッケージ１となる部材を一括して作製した後、個々の半導体パッケージ１に個片化される。
図３（ａ）に示すように、まず、コア基板１０の上面１０Ａに金属板２０の母材となる金属層７０が被着され、下面１０Ｂに導電層２２の母材となる金属層７１が被着された銅張積層板（Copper Clad Laminated：ＣＣＬ）を準備する。このとき、コア基板１０としては、半導体パッケージ１が多数個取れる大判の基板が使用される。
次に、図３（ｂ）に示す工程では、金属層７０の上面に、所定の箇所に開口部７２Ｘを有するレジスト層７２を形成するとともに、金属層７１の下面に、所定の箇所に開口部７３Ｘを有するレジスト層７３を形成する。レジスト層７２は、図１に示した金属板２０に対応する部分の金属層７０を被覆するように形成される。また、レジスト層７３は、図１に示した導電層２２に対応する部分の金属層７１を被覆するように形成される。レジスト層７２，７３の材料としては、次工程のエッチング処理に対して耐エッチング性がある材料を用いることができる。例えば、レジスト層７２，７３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、金属層７０の上面及び金属層７１の下面にドライフィルムを熱圧着によりラミネートし、それらラミネートしたドライフィルムを露光・現像によりパターニングして上記開口部７２Ｘ，７３Ｘをそれぞれ形成する。これにより、金属層７０の上面に開口部７２Ｘを有するレジスト層７２が形成され、金属層７１の下面に開口部７３Ｘを有するレジスト層７３が形成される。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層７２，７３を形成することができる。
続いて、レジスト層７２，７３をエッチングマスクとして、金属層７０，７１をエッチングする。具体的には、レジスト層７２，７３の開口部７２Ｘ，７３Ｘからそれぞれ露出している金属層７０，７１をエッチングし、それら金属層７０，７１を所定形状にパターニングする。これにより、図３（ｃ）に示すように、コア基板１０の上面１０Ａに平面視略矩形状の金属板２０が形成される。また、コア基板１０の下面１０Ｂに、図１に示した開口部１０Ｘと同じ平面形状の開口部２２Ｘを有する導電層２２が形成される。なお、このようなパターニングにより、金属板２０の外形寸法はコア基板１０の外形寸法よりも小さくなる。
例えば、ウェットエッチング（等方性エッチング）により金属層７０，７１をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、金属層７０，７１の材料に応じて適宜選択することができる。例えば金属層７０，７１として銅を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を用いることができ、金属層７０の上面側及び金属層７１の下面側からスプレーエッチングにて上記金属層７０，７１のパターニングを行うことができる。
次いで、図３（ｄ）に示す工程では、図３（ｃ）に示したレジスト層７２，７３を例えばアルカリ性の剥離液により除去する。
次に、図４（ａ）に示す工程では、コア基板１０の下面１０Ｂに、所定パターンの開口部７４Ｘを有するサンドブラスト保護用のマスク７４を形成する。具体的には、コア基板１０の所要の箇所（導電層２２の開口部２２Ｘと平面視で重なる位置、つまり開口部１０Ｘを形成すべき位置）に、その開口部２２Ｘと同様の平面形状の開口部７４Ｘを有するマスク７４を形成する。すなわち、開口部２２Ｘから露出されたコア基板１０の下面１０Ｂを露出させるようにマスク７４を形成する。例えば、コア基板１０の下面１０Ｂ全面を覆うように下面１０Ｂにドライフィルムレジストを熱圧着によりラミネートし、そのドライフィルムレジストを露光・現像によりパターニングすることにより、開口部７４Ｘを有するマスク７４を形成することができる。
続いて、図４（ｂ）に示す工程では、コア基板１０の所要の箇所に開口部１０Ｘを形成する。例えば、開口部１０Ｘは、マスク７４の開口部７４Ｘを通じてコア基板１０にサンドブラスト法を施すことにより形成することができる。すなわち、マスク７４の開口部７４Ｘから露出するコア基板１０の下面１０Ｂに砥粒を吹き付けて、そのコア基板１０が除去されるまでコア基板１０にサンドブラスト法を施す。これにより、コア基板１０に開口部１０Ｘが形成され、開口部１０Ｘ，２２Ｘが連通されるとともに、それら開口部１０Ｘ，２２Ｘから金属板２０の下面２０Ｂの一部が露出される。なお、このようなサンドブラスト法等のブラスト法により開口部１０Ｘを形成することも可能であるが、例えばＣＯ２レーザ、ＵＶ−ＹＡＧレーザ等によるレーザ加工法やルータ加工法やプラズマによるドライエッチング加工により開口部１０Ｘを形成することもできる。このようなレーザ加工法によって開口部１０Ｘを形成した場合には、デスミア処理を行って、開口部１０Ｘ内の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば過マンガン酸塩法を用いて行うことができる。
その後、図４（ｃ）に示す工程では、図４（ｂ）に示したマスク７４を例えばアルカリ性の剥離液により除去する。
次に、図４（ｄ）に示す工程では、開口部１０Ｘから露出された金属板２０の下面２０Ｂ上に半導体チップ３０を搭載する。具体的には、半導体チップ３０の回路形成面３０Ｂとは反対側の面が金属板２０の下面２０Ｂと対向するように、つまりフェイスアップの状態で半導体チップ３０を下面２０Ｂ上に接合部材３１により接合する。例えば金属板２０の下面２０Ｂに予め接合部材３１を塗布しておき、フェイスアップの状態で下面２０Ｂ上に配置された半導体チップ３０を加熱・加圧することにより、接合部材３１を介して下面２０Ｂ上に半導体チップ３０を接合する。このとき、コア基板１０は、その下面１０Ｂが半導体チップ３０の回路形成面３０Ｂと同等の高さとなるように、又は回路形成面３０Ｂよりも１０〜３０μｍ程度高くなるように形成されている。さらに、導電層２２の下面が、半導体チップ３０の電極端子３０Ｐの下面と同等の高さとなるように、又は電極端子３０Ｐの下面よりも１０〜３０μｍ程度高くなるように形成されている。すなわち、導電層２２を含むコア基板１０の厚さは、接合部材３１の厚さと半導体チップ３０の厚さと電極端子３０Ｐの厚さを合算した厚さと同じ厚さに、又は上記合算した厚さよりも厚くなるように形成されている。換言すると、コア基板１０の開口部１０Ｘ及び導電層２２の開口部２２Ｘは、接合部材３１の厚さと半導体チップ３０の厚さと電極端子３０Ｐの厚さを合算した厚さと同等の深さとなるように、又は上記合算した厚さよりも深くなるように形成されている。このように、半導体チップ３０は、開口部１０Ｘ，２２Ｘと金属板２０とによって形成される収容部に収容される形で金属板２０上に搭載される。
続いて、図５（ａ）に示す工程では、キャリア７５に絶縁層２１となるシート状の絶縁層７６が接着された構造体７７と、キャリア７８に絶縁層４０となるシート状の絶縁層７９が接着された構造体８０とを準備する。絶縁層７６，７９は、Ｂ−ステージ状態（半硬化状態）のものが使用される。絶縁層７６の厚さは例えば２０〜７０μｍ程度とすることができ、絶縁層７９の厚さは例えば４０〜７０μｍ程度とすることができる。また、絶縁層７６，７９をそれぞれ搬送するためのキャリア７５，７８としては、例えば銅箔を用いることができる。これらキャリア７５，７８の厚さは、例えば５０〜７０μｍ程度とすることができる。なお、本工程では、キャリア７５，７８を省略するようにしてもよい。
また、図５（ａ）に示す工程では、コア基板１０の上面１０Ａ側に上記構造体７７を配置し、コア基板１０の下面１０Ｂ側に上記構造体８０を配置する。このとき、構造体７７は、絶縁層７６が金属板２０と対向するように絶縁層７６を下側に向けた状態で配置される。また、構造体８０は、絶縁層７９が半導体チップ３０の電極端子３０Ｐと対向するように絶縁層７９を上側に向けた状態で配置される。そして、絶縁層７６，７９を両面側から真空雰囲気で１１０〜１３０℃程度の温度で加熱・加圧する。その後、絶縁層７６，７９を硬化させるために、１７０〜１９０℃程度の温度でキュア（熱硬化処理）を実施する。これにより、絶縁層７９が開口部１０Ｘ内に充填され、絶縁層７９中に半導体チップ３０及び導電層２２等が圧入されるとともに、絶縁層７６中に金属板２０が圧入される。また、上記熱硬化処理により絶縁層７６が硬化して、図５（ｂ）に示すように、金属板２０の上面２０Ａと側面２０Ｃを被覆する絶縁層２１が形成される。さらに、上記熱硬化処理により絶縁層７９が硬化して、コア基板１０の下面１０Ｂと、開口部１０Ｘの内側面と、金属板２０の下面２０Ｂと、半導体チップ３０の回路形成面３０Ｂ及び側面と、電極端子３０Ｐと、導電層２２の下面及び側面とを被覆する絶縁層４０が形成される。本工程では、絶縁層７９を熱圧着によりラミネートする際に、上述したようにコア基板１０の下面１０Ｂが半導体チップ３０の回路形成面３０Ｂと同等の高さとなるように、又は回路形成面３０Ｂよりも１０〜３０μｍ程度高く形成されている。このため、絶縁層４０の下面４０Ｂを平坦に形成することができる。
絶縁層２１，４０の形成後、図５（ａ）に示したキャリア７５，７８が絶縁層２１，４０から除去される。例えばキャリア７５，７８が銅箔である場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、絶縁層２１，４０に対してキャリア７５，７８を選択的に除去することができる。なお、図５（ａ）及び図５（ｂ）に示した工程において、キャリア７５，７８を省略した場合には、当然、本工程を省略することができる。
次に、図５（ｃ）に示す工程では、電極端子３０Ｐの下面の一部が露出されるように、絶縁層４０の所定箇所にビアホールＶＨ１を形成する。このビアホールＶＨ１は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層４０が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１を形成するようにしてもよい。
続いて、ビアホールＶＨ１をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１内の樹脂スミアを除去する。このデスミア処理は、例えば過マンガン酸塩法などを用いて行うことができる。
次いで、図６（ａ）に示す工程では、絶縁層４０のビアホールＶＨ１にビア導体を充填してビア配線５１Ａを形成するとともに、そのビア配線５１Ａを介して電極端子３０Ｐに電気的に接続される配線パターン５１Ｂを絶縁層４０の下面４０Ｂ上に形成する。これらビア配線５１Ａ及び配線パターン５１Ｂ、つまり第１配線層５１は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図６（ｂ）に示す工程では、絶縁層４０の下面４０Ｂ上に、配線パターン５１Ｂを覆うように層間絶縁層５２を形成し、この層間絶縁層５２に、配線パターン５１Ｂの上面に達するビアホールＶＨ２を形成する。例えば、層間絶縁層５２は、絶縁層４０の下面４０Ｂに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１７０〜１９０℃程度の温度で熱処理して硬化させることにより形成することができる。また、ビアホールＶＨ２は、例えばレーザ加工法やフォトリソグラフィ法によって形成することができる。
続いて、層間絶縁層５２のビアホールＶＨ２にビア導体を充填してビア配線５３Ａを形成するとともに、そのビア配線５３Ａを介して配線パターン５１Ｂに電気的に接続される配線パターン５３Ｂを層間絶縁層５２の下面５２Ｂに形成する。これらビア配線５３Ａ及び配線パターン５３Ｂ、つまり第２配線層５３は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。これにより、絶縁層４０の下面４０Ｂ上に、第１配線層５１と層間絶縁層５２と第２配線層５３とを有する配線構造５０が形成される。
続いて、図６（ｃ）に示す工程では、層間絶縁層５２の下面５２Ｂ上に、第２配線層５３（配線パターン５３Ｂ）の一部を露出させる開口部６０Ｘを有するソルダレジスト層６０を積層する。このソルダレジスト層６０は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層６０の開口部６０Ｘから配線パターン５３Ｂの一部が外部接続用パッド５３Ｐとして露出される。なお、必要に応じて、外部接続用パッド５３Ｐ上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。
次いで、図６（ｄ）に示す工程では、外部接続用パッド５３Ｐ上に外部接続端子６１を形成する。例えば、外部接続用パッド５３Ｐ上に、適宜フラックスを塗布した後、外部接続端子６１（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。
その後、図６（ｄ）に示した構造体を個々の半導体パッケージ１に対応する領域（図中の矢印参照）で切断することにより、図１に示した半導体パッケージ１を得ることができる。
（モデリング結果）
次に、金属板２０の厚さを変化させた場合の半導体パッケージ１の反り量を計算によって求めた結果について説明する。但し、ここでは、モデルを簡略するために、コア基板１０を絶縁層４０と同一組成の絶縁性樹脂からなる絶縁層に変更し、導電層２２、ソルダレジスト層６０及び外部接続端子６１を省略したモデルについて検討を行った。
詳述すると、半導体パッケージ１の平面形状を８ｍｍ×８ｍｍとし、半導体チップ３０の平面形状を５ｍｍ×５ｍｍ、厚さを１００μｍ（接合部材３１の厚さを１０μｍ、半導体チップ３０の厚さを７５μｍ、電極端子３０Ｐの厚さを１５μｍ）とし、半導体チップ３０の下面に金属板２０と絶縁層２１とを設けたモデルを仮定した。このモデルでは、絶縁層２１の厚さを２５μｍ、金属板２０の下面２０Ｂからコア基板１０の下面１０Ｂまでの厚さを９５μｍ、コア基板１０の下面１０Ｂから絶縁層４０の下面４０Ｂまでの厚さを３０μｍと仮定した。また、上記モデルでは、配線パターン５１Ｂ，５３Ｂの厚さをそれぞれ１５μｍ、層間絶縁層５２の厚さを３０μｍと仮定し、金属板２０と配線パターン５１Ｂ，５３Ｂとの物性値を同一、コア基板１０と絶縁層２１と絶縁層４０との物性値を同一と仮定した。そして、金属板２０、半導体チップ３０、コア基板１０、絶縁層２１，４０及び配線構造５０の物性値を固定値とし、金属板２０の厚さを１８μｍ、３５μｍ、７０μｍに変化させた場合の反り量を計算によって求めた。求めた反り量の一例を表１に示す。
表１の結果から明らかなように、金属板２０の厚さを３５μｍとした場合に半導体パッケージ１の反り量を最も小さくすることができる。この理由については、以下のように考察することができる。
上記モデルでは、半導体チップ３０の回路形成面３０Ｂよりも下層に形成される配線層（配線パターン５１Ｂ，５３Ｂ）の厚さの合計が３０（＝１５＋１５）μｍとなる。これに対し、半導体チップ３０の回路形成面３０Ｂとは反対側の面よりも上層に形成される金属板２０の厚さを３５μｍとすることで、半導体パッケージ１を上下方向に見たときの半導体チップ３０を中心とした物性値の分布を、計算した３値の中で最も上下対称に近づけることができる。これにより、金属板２０の厚さを３５μｍとした場合に反り量を最も小さくできたものと考えられる。以上の結果及び考察から、金属板２０の厚さを、配線構造５０内の全ての配線層（ここでは、配線パターン５１Ｂ，５３Ｂ）の厚さを合計した厚さに近づけることにより、半導体パッケージ１の反りを効果的に低減できると考えられる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）半導体チップ３０及び機械的強度の高いコア基板１０を中心にして、配線構造５０とは反対側に金属板２０及び絶縁層２１を形成するようにした。これにより、半導体パッケージ１を上下方向に見たときの熱膨脹係数及び弾性率の分布が、半導体チップ３０及びコア基板１０を中心にして上下対称に近い状態となる。したがって、半導体チップ３０及びコア基板１０を中心とした上下の熱膨脹係数及び弾性率のバランスが良好となり、熱収縮などに伴って発生する半導体パッケージ１の反りを低減することができる。
ところで、金属板２０及び絶縁層２１の代わりに、０．５〜１ｍｍ程度の厚い金属板を半導体チップ３０の上面に設けて半導体パッケージ全体の機械的強度を増加させることによっても、半導体パッケージの反りを低減することは可能である。しかしながら、この場合には上記厚い金属板によって半導体パッケージ１の薄型化が阻害されるという新たな問題が生じる。
これに対し、本実施形態の半導体パッケージ１では、半導体チップ３０よりも薄い金属板２０を採用しているため、半導体パッケージ１の反りを低減しつつも、半導体パッケージ１の大型化を抑制することができる。また、補強材入りの絶縁性樹脂からなるコア基板１０を設けたことにより、半導体パッケージ１全体の機械的強度を増加させることができ、半導体パッケージ１の反りを低減することができる。さらに、コア基板１０は半導体チップ３０と同一平面上に形成され、そのコア基板１０の開口部１０Ｘに収容される形で半導体チップ３０が設けられているため、コア基板１０を設けたことによる半導体パッケージ１の大型化を抑制することができる。
なお、例えば配線構造５０内の配線層の総厚が半導体チップ３０より厚くなった場合には、半導体チップ３０を中心とした物性値の分布の対称性が劣化する。しかし、金属板２０及び絶縁層２１を設けたことにより、それらを設けない場合と比べて、半導体チップ３０を中心とした物性値の分布を上下対称に近づけることができるため、半導体パッケージ１の反りを低減することができる。
（２）コア基板１０を、半導体チップ３０の厚さと接合部材３１の厚さとの合計の厚さよりも厚くなるように形成するようにした。これにより、半導体チップ３０の回路形成面３０Ｂを被覆する絶縁層４０の厚さばらつきを小さくすることができるため、絶縁層４０の下面４０Ｂを平坦に形成することができる。
（３）金属板２０全体をコア基板１０及び絶縁層２１，４０により被覆するようにしたため、金属板２０の酸化が抑制される。これにより、金属板２０の酸化に起因して熱伝導性が低下するといった問題の発生を好適に抑制することができる。
（４）コア基板１０の上面１０Ａに形成された金属層７０をパターニングすることで金属板２０を形成し、コア基板１０の所要の箇所を除去することで金属板２０の下面２０Ｂを露出させる開口部１０Ｘを形成し、それら金属板２０及び開口部１０Ｘによって形成される収容部に半導体チップ３０を搭載するようにした。さらに、そのコア基板１０の上下両面に絶縁層２１，４０を形成し、絶縁層４０の下面４０Ｂ上に配線構造５０を形成するようにした。このように、機械的強度の高いコア基板１０及びそのコア基板１０に形成された金属層７０に対して加工を施し、コア基板１０の上下両面に各種の絶縁層及び配線層を形成することにより、半導体パッケージ１を製造するようにした。このような製造方法によれば、コア基板１０によって製造過程の構造体の機械的強度を十分に確保することができる。このため、従来の製造方法で使用していた支持基板、つまり製造過程の構造体の機械的強度を確保するために必要であった支持基板等を省略することができる。このような支持基板は最終的に半導体パッケージ１から除去される部材であるため、その支持基板を省略することによって製造コストの削減を実現することができる。
（５）絶縁層２１とは反対側の最外層の層間絶縁層５２の熱膨脹係数を、絶縁層２１，４０の熱膨脹係数よりも半導体チップ３０の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に半導体チップ３０よりも下層側（配線構造５０側）に発生する収縮量を、半導体チップ３０側（半導体チップ３０、コア基板１０、金属板２０及び絶縁層２１等）に発生する収縮量に近づけることができる。したがって、半導体パッケージ１に生じる反りを低減することができる。
（６）接合部材３１を介して半導体チップ３０を金属板２０に接合するようにした。これにより、半導体チップ３０が金属板２０と熱的に接続されるため、半導体チップ３０で発生した熱を効率良く放熱することができる。また、金属板２０によって、半導体チップ３０を電磁波から好適に保護することができる。
（７）コア基板１０の下面１０Ｂに導電層２２を形成するようにした。これにより、製造過程における構造体の剛性を高めることができる。例えば、導電層２２を形成したことにより、ベルトコンベア搬送などで製造過程の構造体が屈曲することを軽減することができるため、より安全に構造体を搬送することができ、製造過程における構造体の搬送性を向上させることができる。
（第２実施形態）
以下、第２実施形態を図７〜図１２に従って説明する。先の図１〜図６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。以下、第１実施形態との相違点を中心に説明する。
（第２実施形態に係る半導体パッケージの構造）
図７に示すように、半導体パッケージ１Ａのコア基板１０には、開口部１０Ｘが形成されるとともに、所要の箇所（図７では、開口部１０Ｘの周囲において、２箇所）に貫通孔１０Ｙが形成されている。例えば、コア基板１０には、図８に示すように、半導体パッケージ１Ａの外形をなす四辺のうち対向する一対の辺（図８では、右側の辺と左側の辺）に沿って複数の貫通孔１０Ｙが形成されている。各貫通孔１０Ｙの平面形状は、例えば円形状に形成されている。図７に示すように、貫通孔１０Ｙは、コア基板１０を厚さ方向に貫通して形成されている。すなわち、貫通孔１０Ｙは、コア基板１０の上面１０Ａから下面１０Ｂまでを貫通して形成されている。具体的には、貫通孔１０Ｙの断面形状は、その貫通孔１０Ｙの深さ方向の中途部が最狭部Ａ１（内径が最も狭くなる部分）となる鼓状に形成されている。より具体的には、貫通孔１０Ｙの断面形状は、コア基板１０の厚さ方向の中途位置（最狭部Ａ１）から両開口端に向かうに連れて開口径が大きくなる鼓形状に形成されている。貫通孔１０Ｙの開口端における直径は、例えば５０〜１００μｍ程度とすることができる。
各貫通孔１０Ｙ内には、コア基板１０の厚さ方向に貫通する貫通電極１１が形成されている。すなわち、貫通電極１１は、貫通孔１０Ｙを充填して形成されている。各貫通電極１１の平面形状は、例えば円形状に形成されている。また、貫通電極１１の材料としては、例えば銅や銅合金を用いることができる。
コア基板１０の上面１０Ａには、金属板２０が形成されるとともに、その金属板２０と電気的に分離され、且つ貫通電極１１の一端と電気的に接続された配線パターン２３が形成されている。図８に示すように、金属板２０は、当該半導体パッケージ１Ａ（例えば、コア基板１０）の外縁を除く略全面に延在して形成されており、配線パターン２３の外周にも延在して形成されている。具体的には、金属板２０は、コア基板１０の上面１０Ａの外縁を露出するとともに、その外縁を除く上面１０Ａを覆うように形成されている。また、金属板２０には、配線パターン２３の形成される領域に、その配線パターン２３よりも平面形状が大きい平面視略円形状の開口部２０Ｘが形成されている。そして、この開口部２０Ｘ内に平面視略円形状の配線パターン２３が形成されている。このため、金属板２０と配線パターン２３との間には、それら金属板２０及び配線パターン２３からコア基板１０が円環状に露出されている。さらに、金属板２０は、開口部１０Ｘの一方の開口端（ここでは、コア基板１０の上面１０Ａ側の開口端）を覆うように形成されている。ここで、金属板２０は、その金属板２０の材料が銅である場合には、金属板２０の残銅率が５０〜９５％程度となるように金属板２０の平面形状が設定されている。なお、配線パターン２３の材料としては、例えば銅や銅合金を用いることができる。
絶縁層２１は、金属板２０の上面及び側面と、配線パターン２３の上面及び側面と、それら金属板２０及び配線パターン２３から露出されたコア基板１０の上面１０Ａとを覆うように形成されている。この絶縁層２１は、金属板２０と配線パターン２３との間の空間を充填するように形成されている。この絶縁層２１には、該絶縁層２１を貫通して配線パターン２３の上面を露出するビアホールＶＨ３が形成されている。
絶縁層２１上には、配線構造９０が形成されている。この配線構造９０は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような層厚とすることができる。但し、図７に示す例では、説明の簡便化のために、１つの配線層９１のみを有する配線構造９０に具体化した。このため、本例の配線構造９０は、層間絶縁層を有していない。
配線層９１は、絶縁層２１上に積層されている。この配線層９１は、コア基板１０の上面１０Ａ側に形成された最上層（最外層）の配線層である。配線層９１は、ビアホールＶＨ１内に充填されたビア配線９１Ａと、絶縁層２１の上面２１Ａ上に形成された配線パターン９１Ｂとを有している。ビア配線９１Ａは、ビアホールＶＨ３の底部に露出した配線パターン２３と電気的に接続されるとともに、配線パターン９１Ｂと電気的に接続されている。なお、ビアホールＶＨ３及びビア配線９１Ａは、図７において下側（コア基板１０側）から上側（配線パターン９１Ｂ側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ３及びビア配線９１Ａの平面形状は例えば円形である。ビアホールＶＨ３及びビア配線９１Ａの直径は例えば２０〜６５μｍ程度とすることができる。配線パターン９１Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層９１（ビア配線９１Ａ及び配線パターン９１Ｂ）の材料としては、例えば銅又は銅合金を用いることができる。
ソルダレジスト層９２は、配線層９１の一部を覆うように絶縁層２１の上面２１Ａ上に形成されている。ソルダレジスト層９２には、配線パターン９１Ｂの一部を接続パッド９１Ｐとして露出させるための開口部９２Ｘが形成されている。この接続パッド９１Ｐは、他の半導体パッケージ３（図９参照）等と電気的に接続される。なお、上記開口部９２Ｘ及び接続パッド９１Ｐは、例えば平面視でマトリクス状又はペリフェラル状に配置されている。各開口部９２Ｘの平面形状及び各接続パッド９１Ｐの平面形状は例えば円形であり、それらの直径は例えば７０〜２５０μｍ程度とすることができる。絶縁層２１の上面２１Ａからソルダレジスト層９２の上面までの厚さは、例えば２０〜４０μｍ程度とすることができる。このソルダレジスト層９２の材料としては、例えばエポキシ系又はアクリル系の絶縁性樹脂を用いることができる。
一方、コア基板１０の下面１０Ｂには、導電層２２が形成されるとともに、その導電層２２と電気的に分離され、且つ上記貫通電極１１の他端と電気的に接続された配線パターン２４が形成されている。このため、配線パターン２４及び配線パターン２３は、貫通電極１１を介して相互に電気的に接続されている。このように、コア基板１０を貫通する貫通電極１１を介して、コア基板１０の一面側（上面１０Ａ側）と他面側（下面１０Ｂ側）とが電気的に接続されている。なお、配線パターン２４の材料としては、例えば銅や銅合金を用いることができる。
絶縁層４０は、導電層２２の下面及び側面と、配線パターン２４の下面及び側面と、それら導電層２２及び配線パターン２４から露出されたコア基板１０の下面１０Ｂとを覆うように形成されている。この絶縁層４０は、導電層２２と配線パターン２４との間の空間を充填するように、且つコア基板１０の開口部１０Ｘ及び導電層２２の開口部２２Ｘを充填するように形成されている。この絶縁層４０には、上記ビアホールＶＨ１が形成されるとともに、当該絶縁層４０を貫通して配線パターン２４の下面を露出するビアホールＶＨ４が形成されている。
本例の配線構造５０は、上記第１実施形態の配線構造５０から層間絶縁層５２と第２配線層５３とを省略した構造、すなわち第１配線層５１のみを有する構造に具体化した。ここで、第１配線層５１は、コア基板１０の下面１０Ｂ側に形成された最下層（最外層）の配線層である。第１配線層５１は、ビアホールＶＨ１，ＶＨ４内に充填されたビア配線５１Ａと、絶縁層４０の下面に形成された配線パターン５１Ｂとを有している。この配線パターン５１Ｂは、ビアホールＶＨ１内に充填されたビア配線５１Ａを介して電極端子３０Ｐと電気的に接続されるとともに、ビアホールＶＨ４内に充填されたビア配線５１Ａと配線パターン２４と貫通電極１１と配線パターン２３とビア配線９１Ａとを介して配線パターン９１Ｂと電気的に接続されている。
ソルダレジスト層６０は、第１配線層５１の一部を覆うように絶縁層４０上に形成されている。ソルダレジスト層６０には、配線パターン５１Ｂの一部を外部接続用パッド５３Ｐとして露出させるための開口部６０Ｘが形成されている。
（第２実施形態に係る半導体装置の構造）
図９に示すように、半導体装置２は、上述した半導体パッケージ１Ａと、その半導体パッケージ１Ａに積層接合された半導体パッケージ３とを有している。
半導体パッケージ３は、配線基板１００と、その配線基板１００にフリップチップ実装された第１の半導体チップ１１１と、第１の半導体チップ１１１の上に接着された第２の半導体チップ１１２とを有している。また、半導体パッケージ３は、第１の半導体チップ１１１と配線基板１００との隙間を充填するように設けられたアンダーフィル樹脂１１３と、第１の半導体チップ１１１及び第２の半導体チップ１１２等を封止する封止樹脂１１４とを有している。なお、第１の半導体チップ１１１の平面形状は、第２の半導体チップ１１２の平面形状よりも大きく形成されている。
配線基板１００は、基板本体１０１と、基板本体１０１の上面に形成されたフリップチップ用パッド１０２及びボンディング用パッド１０３と、基板本体１０１の下面に形成された外部接続端子１０４とを有している。
基板本体１０１は、図示は省略するが、複数の絶縁層と、複数の絶縁層に形成されたビア及び配線等から構成されている。基板本体１０１に設けられたビア及び配線は、フリップチップ用パッド１０２、ボンディング用パッド１０３及び外部接続端子１０４を電気的に接続している。基板本体１０１としては、例えばコアレス基板や、コア基板を有するコア付きビルドアップ基板等を用いることができる。
フリップチップ用パッド１０２には、第１の半導体チップ１１１のバンプ１１１Ａがフリップチップ接合されている。また、ボンディング用パッド１０３は、ボンディングワイヤ１１５を介して、第２の半導体チップ１１２の上面に形成された電極パッド（図示略）と電気的に接続されている。これらフリップチップ用パッド１０２及びボンディング用パッド１０３の材料としては、例えば銅又は銅合金を用いることができる。また、フリップチップ用パッド１０２及びボンディング用パッド１０３は、銅層の表面に金属層（例えば、Ａｕ層、Ｎｉ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層など）を施して形成するようにしてもよい。
外部接続端子１０４は、半導体パッケージ１，３間を接続するための接続端子（例えば、はんだボールやリードピン）である。それぞれの外部接続端子１０４は、上記半導体パッケージ１Ａに配設されている接続パッド９１Ｐの各々に対向するように設けられている。
アンダーフィル樹脂１１３は、第１の半導体チップ１１１のバンプ１１１Ａとフリップチップ用パッド１０２との接続部分の接続強度を向上させるための樹脂であり、配線基板１００の上面と第１の半導体チップ１１１の下面との隙間を充填するように設けられている。なお、アンダーフィル樹脂１１３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。
封止樹脂１１４は、第１の半導体チップ１１１、第２の半導体チップ１１２、ボンディングワイヤ１１５及びボンディング用パッド１０３を封止するように基板本体１０１の上面に設けられている。この封止樹脂１１４の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。封止方法としては、例えばトランスファーモールド法を用いることができる。
そして、半導体装置２では、半導体パッケージ３の下面に形成された外部接続端子１０４が、半導体パッケージ１Ａの上面に形成された接続パッド９１Ｐに接合されている。これにより、半導体パッケージ１Ａと半導体パッケージ３とが積層接合され、ＰＯＰ（Package on Package）構造の半導体装置２が形成されている。
（第２実施形態に係る半導体パッケージの製造方法）
次に、上記半導体パッケージ１Ａの製造方法を説明する。以下の説明では、１つの半導体パッケージを拡大して説明するが、実際には１つの基板上に複数の半導体パッケージ１Ａとなる部材を一括して作製した後、個々の半導体パッケージ１Ａに個片化される。
図１０（ａ）に示すように、まず、コア基板１０の上面１０Ａに金属板２０及び配線パターン２３の母材となる金属層７０が被着され、下面１０Ｂに導電層２２及び配線パターン２４の母材となる金属層７１が被着された銅張積層板（Copper Clad Laminated：ＣＣＬ）を準備する。このとき、コア基板１０としては、半導体パッケージ１Ａが多数個取れる大判の基板が使用される。
続いて、上記銅張積層板の所要の箇所に、コア基板１０及び金属層７０，７１を厚さ方向に貫通する貫通孔７０Ｘを形成する。この貫通孔７０Ｘは、例えばレーザ加工法や機械ドリル加工法により形成することができる。本例の貫通孔７０Ｘは、レーザ加工法によりコア基板１０の上面１０Ａ及び下面１０Ｂの両面側から形成されている。これにより、図１０（ａ）に示すように、コア基板１０及び金属層７０，７１の厚さ方向の中途部に最狭部が形成される断面視略鼓状の貫通孔７０Ｘを形成することができる。このとき、貫通孔７０Ｘの一部分、つまりコア基板１０の厚さ方向を貫通する部分が貫通孔１０Ｙとなる。なお、レーザ加工法によって貫通孔７０Ｘを形成した場合には、デスミア処理を行って、貫通孔７０Ｘ内の樹脂スミアを除去する。このデスミア処理は、例えば過マンガン酸塩法を用いて行うことができる。
次に、図１０（ｂ）に示す工程では、貫通孔７０Ｘ内に導電層１１Ａを形成する。この導電層１１Ａは、上面側で金属層７０と接続されるとともに、下面側で金属層７１と接続される。例えば、スパッタ法などにより形成したシード層を給電層に利用する電解めっき法（電解銅めっき法など）により、貫通孔７０Ｘを充填する導電層１１Ａを形成することができる。また、導電層１１Ａは、導電ペースト、溶融金属や金属ワイヤ等を貫通孔７０Ｘに埋め込むことにより形成することもできる。
続いて、図１０（ｃ）に示す工程では、図金属層７０の上面に開口部８１Ｘを有するレジスト層８１を形成し、金属層７１の下面１０Ｂに開口部８２Ｘを有するレジスト層８２を形成する。開口部８１Ｘは、図７に示した金属板２０及び配線パターン２３の形成領域に対応する部分以外の金属層７０を露出するように形成される。また、開口部８２Ｘは、図７に示した導電層２２及び配線パターン２４の形成領域に対応する部分以外の金属層７１を露出するように形成される。レジスト層８１，８２の材料としては、上記レジスト層７２，７３と同様の材料を用いることができる。
次いで、レジスト層８１，８２をエッチングマスクとして、金属層７０，７１をエッチングする。具体的には、レジスト層８１，８２の開口部８１Ｘ，８２Ｘからそれぞれ露出している金属層７０，７１をエッチングし、それら金属層７０，７１を所定形状にパターニングする。すなわち、レジスト層８１の開口部８１Ｘから露出された金属層７０を除去することで、図１０（ｃ）に示すようにコア基板１０の上面１０Ａに金属板２０及び導電層２３Ａを形成する。このようなパターニングにより、金属板２０の外形寸法はコア基板１０の外形寸法よりも小さくなるとともに、金属板２０と導電層２３Ａとが互いに電気的に分離される。また、レジスト層８２の開口部８２Ｘから露出された金属層７１を除去することで、コア基板１０の下面１０Ｂに導電層２２及び導電層２４Ａを形成する。このようなパターニングにより、導電層２２と導電層２４Ａとが互いに電気的に分離される。このとき、導電層２３Ａとその導電層２３Ａの側面に接続される導電層１１Ａとによって配線パターン２３が形成され、導電層２４Ａとその導電層２４Ａの側面に接続される導電層１１Ａとによって配線パターン２４が形成される。また、導電層１１Ａのうち貫通孔１０Ｙ内に形成された導電層１１Ａが貫通電極１１となる。なお、このような金属層７０，７１のパターニング終了後に、図１０（ｃ）に示したレジスト層８１，８２を例えばアルカリ性の剥離液により除去する。
次に、図１０（ｄ）及び図１０（ｅ）に示す工程では、先の図４（ａ）〜図４（ｃ）に示した工程と同様の製造工程により、コア基板１０の所要の箇所に開口部１０Ｘを形成する。
続いて、図１１（ａ）に示す工程では、半導体チップ３０の回路形成面３０Ｂとは反対側の面が金属板２０の下面２０Ｂと対向するように、つまりフェイスアップの状態で半導体チップ３０を下面２０Ｂ上に接合部材３１により接合する。
次いで、図１１（ｂ）に示す工程では、先の図５（ａ）、（ｂ）に示した工程と同様の製造工程により、コア基板１０の上面１０Ａに金属板２０及び配線パターン２３を被覆する絶縁層２１を形成し、金属板２０の下面２０Ｂ側に半導体チップ３０、導電層２２及び配線パターン２４等を被覆する絶縁層４０を形成する。
次に、図１１（ｃ）に示す工程では、電極端子３０Ｐの下面の一部が露出されるように絶縁層４０にビアホールＶＨ１を形成するとともに、配線パターン２４の下面の一部が露出されるように絶縁層４０にビアホールＶＨ４を形成する。また、配線パターン２３の上面の一部が露出されるように絶縁層２１にビアホールＶＨ３を形成する。これらビアホールＶＨ１，ＶＨ３，ＶＨ４は、例えばレーザ加工法やフォトリソグラフィ法によって形成することができる。なお、ビアホールＶＨ１，ＶＨ３，ＶＨ４をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１，ＶＨ３，ＶＨ４内の樹脂スミアを除去する。
続いて、図１１（ｄ）に示す工程では、絶縁層４０のビアホールＶＨ１，ＶＨ４にビア導体を充填してビア配線５１Ａを形成するとともに、そのビア配線５１Ａを介して電極端子３０Ｐ又は配線パターン２４に電気的に接続される配線パターン５１Ｂを絶縁層４０の下面４０Ｂ上に形成する。また、絶縁層２１のビアホールＶＨ３にビア導体を充填してビア配線９１Ａを形成するとともに、そのビア配線９１Ａを介して配線パターン２３に電気的に接続される配線パターン９１Ｂを絶縁層２１の上面２１Ａ上に形成する。これら第１配線層５１（ビア配線５１Ａ及び配線パターン５１Ｂ）と配線層９１（ビア配線９１Ａ及び配線パターン９１Ｂ）とは、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
続いて、図１２（ａ）に示す工程では、絶縁層４０の下面４０Ｂ上に、第１配線層５１（配線パターン５１Ｂ）の一部を露出させる開口部６０Ｘを有するソルダレジスト層６０を積層する。また、絶縁層２１の上面２１Ａ上に、配線層９１（配線パターン９１Ｂ）の一部を露出させる開口部９２Ｘを有するソルダレジスト層９２を積層する。これらソルダレジスト層６０，９２は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層６０の開口部６０Ｘから配線パターン５１Ｂの一部が外部接続用パッド５３Ｐとして露出され、ソルダレジスト層９２の開口部９２Ｘから配線パターン９１Ｂの一部が接続パッド９１Ｐとして露出される。なお、必要に応じて、外部接続用パッド５３Ｐ上及び接続パッド９１Ｐ上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよいし、Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。これらの金属層は、例えば無電解めっき法により形成することができる。
次いで、図１２（ｂ）に示す工程では、外部接続用パッド５３Ｐ上に外部接続端子６１を形成する。その後、図１２（ｂ）に示した構造体を個々の半導体パッケージ１Ａに対応する領域（図中の矢印参照）で切断することにより、図７に示した半導体パッケージ１Ａを得ることができる。
（第２実施形態に係る半導体装置の製造方法）
次に、上記半導体装置２の製造方法を説明する。
まず、図１２（ｃ）に示すように、半導体パッケージ３を用意する。ここでは、図示を省略して詳細な説明を割愛するが、半導体パッケージ３は例えば以下のような方法で製造される。すなわち、フリップチップ用パッド１０２、ボンディング用パッド１０３及び外部接続端子１０４を有する配線基板１００を形成し、その配線基板１００の上面に形成されたフリップチップ用パッド１０２に第１の半導体チップ１１１のバンプ１１１Ａをフリップチップ接合する。続いて、配線基板１００と第１の半導体チップ１１１との間にアンダーフィル樹脂１１３を形成した後、第１の半導体チップ１１１の上に第２の半導体チップ１１２を接着剤により接着する。次いで、第２の半導体チップ１１２の上面に形成された電極パッド（図示略）と配線基板１００の上面に形成されたボンディング用パッド１０３との間をボンディングワイヤ１１５によりワイヤボンディング接続した後、第１及び第２の半導体チップ１１１，１１２及びボンディングワイヤ１１５等を封止樹脂１１４で樹脂封止する。
続いて、半導体パッケージ１Ａの各接続パッド９１Ｐに、半導体パッケージ３の外部接続端子１０４が対向するように、半導体パッケージ１Ａ，３を位置合わせする。このとき、半導体パッケージ３の外部接続端子１０４には図示しないフラックスが転写されている。
次いで、上述のように位置合わせされ半導体パッケージ３が半導体パッケージ１Ａ上に載置されると、その構造体がリフロー炉（図示略）に搬送される。そして、このリフロー炉内では外部接続端子１０４（ここでは、はんだボール）がリフローされ、接続パッド９１Ｐ部分で半導体パッケージ１Ａ，３が接合される。これにより、図９に示したＰＯＰ構造の半導体装置２が製造される。このとき、半導体パッケージ１Ａは、第１実施形態と同様の効果を奏する。具体的には、半導体パッケージ１Ａの反りが低減することができるため、半導体パッケージ１Ａを平坦な状態に保持することができる。これにより、その半導体パッケージ１Ａに半導体パッケージ３を容易に積層接合させることができる。
（第１及び第２実施形態の変形例）
なお、上記第１及び第２実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１及び第２実施形態において、コア基板１０に開口部１０Ｘを形成する前に、コア基板１０の上面１０Ａ上に金属板２０を被覆する絶縁層２１を形成するようにしてもよい。この場合の製造方法の一例を以下に説明する。ここでは、第１実施形態の半導体パッケージ１の製造方法を変形例について説明するが、第２実施形態の半導体パッケージの製造方法についても同様に変更することができる。
図１３（ａ）に示す工程では、先の図３（ａ）〜図３（ｄ）に示した工程と同様の製造工程により、コア基板１０の上面１０Ａに金属板２０を形成するとともに、コア基板１０の下面１０Ｂに導電層２２を形成する。
次に、図１３（ｂ）に示す工程では、先の図５（ａ）、（ｂ）に示した工程と同様の製造工程により、支持体８３の下面８３Ｂに絶縁層２１となるシート状のＢ−ステージ状態の絶縁層が接着された構造体を準備し、その構造体をコア基板１０の上面１０Ａに熱圧着によりラミネートし、熱硬化処理を行う。これにより、コア基板１０の上面１０Ａに金属板２０の上面２０Ａ及び側面２０Ｃを被覆する絶縁層２１が形成されるとともに、その絶縁層２１の上面２１Ａ上に上面２１Ａ全面を被覆する支持体８３が形成される。ここで、支持体８３としては、例えば銅箔を用いることができる。この支持体８３の厚さは、例えば３５〜７０μｍ程度とすることができる。
続いて、図１３（ｃ）に示す工程では、先の図４（ａ）〜図４（ｃ）に示した工程と同様の製造工程により、コア基板１０の所要の箇所に開口部１０Ｘを形成する。これにより、開口部１０Ｘから金属板２０の下面２０Ｂが露出される。本工程において、金属板２０は、絶縁層２１と支持体８３（金属層）により支持されているため、サンドブラスト処理等の機械的ダメージによる金属板２０の破損を防ぐことができる。換言すると、本工程において、上記支持体８３は、金属板２０の上面２０Ａ及び側面２０Ｃと絶縁層２１の上面２１Ａとをサンドブラスト処理等から保護する保護層として機能する。
次いで、図１３（ｄ）に示す工程では、半導体チップ３０の回路形成面３０Ｂとは反対側の面が金属板２０の下面２０Ｂと対向するように、つまりフェイスアップの状態で半導体チップ３０を下面２０Ｂ上に接合部材３１により接合する。
次に、図１４（ａ）に示す工程では、先の図５（ａ）に示した工程と同様に、キャリア７８に絶縁層４０となるシート状の絶縁層７９が接着された構造体８０を準備し、その構造体８０をコア基板１０の下面１０Ｂ側に配置する。このとき、構造体８０は、絶縁層７９が半導体チップ３０の電極端子３０Ｐと対向するように絶縁層７９を上側に向けた状態で配置される。そして、コア基板１０の下面１０Ｂ及び金属板２０の下面２０Ｂに上記構造体８０を熱圧着によりラミネートし、熱硬化処理を行う。これにより、図１４（ｂ）に示すように、開口部１０Ｘを充填するとともに、半導体チップ３０等を被覆する絶縁層４０が下面１０Ｂ，２０Ｂ上に形成される。また、絶縁層４０の下面４０Ｂ上に下面４０Ｂ全面を被覆するキャリア７８が形成される。なお、図１４（ａ）及び図１４（ｂ）に示す工程では、キャリア７８を省略するようにしてもよい。
続いて、図１４（ｃ）に示す工程では、図１４（ｂ）に示したキャリア７８及び支持体８３を絶縁層２１，４０に対して選択的に除去する。例えばキャリア７８及び支持体８３が銅箔である場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングにより、絶縁層２１，４０に対してキャリア７８及び支持体８３を選択的に除去することができる。これにより、図５（ｂ）に示した構造体と同様の構造体を得ることができる。その後は、図５（ｃ）〜図６（ｄ）に示した工程と同様の製造工程により、半導体パッケージ１Ａを製造することができる。
このように、開口部１０Ｘを形成する前に、コア基板１０の上面１０Ａ上に、絶縁層２１と支持体８３とを積層することにより、開口部１０Ｘを形成する際に金属板２０の上面２０Ａや絶縁層２１の上面２１Ａをサンドブラスト処理等から保護することができる。さらに、開口部１０Ｘを形成した後に支持体８３をウェットエッチング等により化学的に除去するようにしたため、製造過程において、金属板２０の上面２０Ａ及び絶縁層２１の上面２１Ａが受ける機械的なダメージを軽減することができる。また、支持体８３を形成したことによって製造過程における構造体の機械的強度を向上させることができる。
・上記第１実施形態における導電層２２を省略してもよい。この場合には、コア基板１０の下面１０Ｂに形成された金属層７１を省略してもよい。
・上記第２実施形態における導電層２２を省略してもよい。
（第３実施形態）
以下、第３実施形態を図１５〜図１８に従って説明する。先の図１〜図１４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。以下、第２実施形態との相違点を中心に説明する。
（第３実施形態に係る半導体パッケージの構造）
図１５に示すように、半導体パッケージ１Ｂのコア基板１０には、所要の箇所に複数（ここでは、２つ）の開口部１０Ｘ，１０Ｚが形成されている。これら開口部１０Ｘ，１０Ｚは、コア基板１０の上面１０Ａから下面１０Ｂまでを貫通するように形成されている。
図１６（ａ）に示すように、開口部１０Ｘは、コア基板１０の平面視で右側の領域、具体的には半導体チップ３０と平面視で重なる位置に形成されている。この開口部１０Ｘの平面形状は、半導体チップ３０の平面形状と同様に矩形状に形成されている。さらに、開口部１０Ｘの平面形状は、半導体チップ３０の平面形状よりも大きく形成されている。このため、半導体チップ３０は、開口部１０Ｘの平面形状の外周縁よりも内側の領域に設けられている、つまり開口部１０Ｘ内に収容される形で設けられている。
なお、図１６（ａ）は、図１５に示した半導体パッケージ１Ｂを上面側から見た平面図であり、一部の部材（絶縁層２１、配線層９１及びソルダレジスト層９２）の図示を省略した平面図である。また、図１６（ｂ）は、図１５に示した半導体パッケージ１Ｂを下面側から見た平面図であり、一部の部材（絶縁層４０、第１配線層５１、ソルダレジスト層６０及び外部接続端子６１）の図示を省略した平面図である。
開口部１０Ｚは、コア基板１０の平面視で左側の領域、具体的には半導体チップ３２と平面視で重なる位置に形成されている。この開口部１０Ｚの平面形状は、半導体チップ３２の平面形状と同様に矩形状に形成されている。さらに、開口部１０Ｚの平面形状は、半導体チップ３２の平面形状よりも大きく形成されている。このため、半導体チップ３２は、開口部１０Ｚの平面形状の外周縁よりも内側の領域に設けられている、つまり開口部１０Ｚ内に収容される形で設けられている。なお、これら開口部１０Ｘ，１０Ｚの大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。
また、図１５に示すように、コア基板１０には、所要の箇所（図１５では、開口部１０Ｘ，１０Ｚの周囲において、３箇所）に貫通孔１０Ｙが形成されている。各貫通孔１０Ｙ内には、コア基板１０の厚さ方向に貫通する貫通電極１１が形成されている。
なお、コア基板１０の厚さは、例えば内蔵（埋設）する半導体チップ３０，３２と略同じ厚さを選択する。例えば、コア基板１０の厚さは５０〜２００μｍ程度とすることができる。
コア基板１０の上面１０Ａには、金属板２０が形成されている。また、コア基板１０の上面１０Ａには、金属板２０と電気的に分離され、貫通電極１１と接続された配線パターン２３が形成されている。例えば、図１６（ａ）に示すように、コア基板１０の上面１０Ａには、半導体パッケージ１Ｂの外形をなす四辺のうち対向する一対の辺（図１６（ａ）では、左側の辺と右側の辺）に沿って複数の配線パターン２３が形成されている。また、コア基板１０の上面１０Ａには、上記開口部１０Ｘと開口部１０Ｚとの間の領域に、対向する開口部１０Ｘ，１０Ｚの辺に沿って複数の配線パターン２３が形成されている。なお、各配線パターン２３の平面形状は、例えば円形状に形成されている。
一方、コア基板１０の下面１０Ｂには、金属板２５が形成されている。金属板２５は、第１面（図１５では、上面）２５Ａと第２面（図１５では、下面）２５Ｂと側面２５Ｃとを有している。また、コア基板１０の下面１０Ｂには、金属板２５と電気的に分離され、貫通電極１１と接続された配線パターン２４が形成されている。例えば、図１６（ｂ）に示すように、コア基板１０の下面１０Ｂには、半導体パッケージ１Ｂの外形をなす四辺のうち対向する一対の辺（図１６（ｂ）では、左側の辺と右側の辺）に沿って複数の配線パターン２４が形成されている。また、コア基板１０の下面１０Ｂには、上記開口部１０Ｘと開口部１０Ｚとの間の領域に、対向する開口部１０Ｘ，１０Ｚの辺に沿って複数の配線パターン２４が形成されている。なお、各配線パターン２４の平面形状は、例えば円形状に形成されている。
図１６（ａ）に示すように、金属板２０は、コア基板１０の上面１０Ａの外縁を露出するとともに、その外縁及び開口部１０Ｚを除く上面１０Ａを覆うように形成されている。また、金属板２０は、開口部１０Ｘの上面１０Ａ側の開口端を覆うように形成されている。この金属板２０には、コア基板１０の開口部１０Ｚと対向する位置（開口部１０Ｚと平面視で重なる位置）に、その開口部１０Ｚと略同じ大きさの平面視略矩形状の開口部２０Ｙが形成されている。このため、図１５に示すように、開口部１０Ｚと開口部２０Ｙとが連通され、これら開口部１０Ｚ，２０Ｙから金属板２５の上面２５Ａが露出されている。さらに、図１６（ａ）に示すように、金属板２０は、配線パターン２３の外周にも延在して形成されている。具体的には、金属板２０には、配線パターン２３の形成される領域に、その配線パターン２３よりも平面形状が大きい平面視略円形状の開口部２０Ｘが形成されている。そして、この開口部２０Ｘ内に平面視略円形状の配線パターン２３が形成されている。このため、金属板２０と配線パターン２３との間には、それら金属板２０及び配線パターン２３からコア基板１０の上面１０Ａが円環状に露出されている。
図１６（ｂ）に示すように、金属板２５は、コア基板１０の下面１０Ｂの外縁を露出するとともに、その外縁及び開口部１０Ｘを除く下面１０Ｂを覆うように形成されている。また、金属板２５は、開口部１０Ｚの下面１０Ｂ側の開口端を覆うように形成されている。この金属板２５には、コア基板１０の開口部１０Ｘと対向する位置（開口部１０Ｘと平面視で重なる位置）に、その開口部１０Ｘと略同じ大きさの平面視略矩形状の開口部２５Ｘが形成されている。このため、図１５に示すように、開口部１０Ｘと開口部２５Ｘとが連通され、これら開口部１０Ｘ，２５Ｘから金属板２０の下面２０Ｂが露出されている。さらに、図１６（ｂ）に示すように、金属板２５は、配線パターン２４の外周にも延在して形成されている。具体的には、金属板２５には、配線パターン２４の形成される領域に、その配線パターン２４よりも平面形状が大きい平面視略円形状の開口部２５Ｙが形成されている。そして、この開口部２５Ｙ内に平面視略円形状の配線パターン２４が形成されている。このため、金属板２５と配線パターン２４との間には、それら金属板２５及び配線パターン２４からコア基板１０の下面１０Ｂが円環状に露出されている。
これら金属板２０，２５及び配線パターン２３，２４の材料としては、例えば銅、アルミニウム、鉄やニッケルなどの金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。
ここで、金属板２０，２５の厚さは、半導体チップ３０，３２よりも薄くなるように設定されている。具体的には、金属板２０の厚さは、当該半導体パッケージ１Ｂの反り低減の観点から、例えば半導体チップ３０の厚さの５０〜９５％程度であることが好ましい。また、金属板２５の厚さは、当該半導体パッケージ１Ｂの反り低減の観点から、例えば半導体チップ３２の厚さの５０〜９５％程度であることが好ましい。より具体的には、金属板２０，２５の厚さは、例えば１５〜７０μｍ程度とすることができる。また、金属板２０の外形寸法（平面形状）は、当該半導体パッケージ１Ｂの外形寸法よりも小さく設定されるとともに、半導体チップ３０の外形寸法よりも大きく設定されている。具体的には、金属板２０は、図１５に示した絶縁層２１上の面積に占める金属板２０の面積の比率が５０〜９０％程度となるように、その平面形状が設定されている。例えば金属板２０の材料が銅である場合には、金属板２０の残銅率が５０〜９０％程度となるように金属板２０の平面形状が設定されている。また、金属板２５の外形寸法（平面形状）は、当該半導体パッケージ１Ｂの外形寸法よりも小さく設定されるとともに、半導体チップ３２の外形寸法よりも大きく設定されている。具体的には、金属板２５は、絶縁層４０上の面積に占める金属板２５の面積の比率が５０〜９０％程度となるように、その平面形状が設定されている。例えば金属板２５の材料が銅である場合には、金属板２５の残銅率が５０〜９０％程度となるように金属板２５の平面形状が設定されている。
半導体チップ３０は、コア基板１０の開口部１０Ｘから露出された金属板２０の下面２０Ｂに接合部材３１を介して接合されている。具体的には、半導体チップ３０は、回路形成面３０Ｂとは反対側の面が上記金属板２０の下面２０Ｂに対向した状態、つまりフェイスアップの状態で上記金属板２０の下面２０Ｂに接合部材３１により接合されている。すなわち、半導体チップ３０は、電極端子３０Ｐを下側に向けた状態で、金属板２０とコア基板１０の開口部１０Ｘとによって形成される収容部に収容されている。また、金属板２０に接合された半導体チップ３０は、接合部材３１により金属板２０と熱的にも接続されている。
一方、半導体チップ３２は、コア基板１０の開口部１０Ｚから露出された金属板２５の上面２５Ａに接合部材３３を介して接合されている。ここで、半導体チップ３２としては、例えば半導体チップ３０と同様の電子部品を用いることができる。この半導体チップ３２の回路形成面（図１５では、上面）３２Ａには電極端子３２Ｐが設けられている。電極端子３２Ｐは、半導体チップ３２の回路形成面３２Ａから下方に延びる柱状に形成された導電性ポストである。そして、半導体チップ３２は、電極端子３２Ｐの形成された上面３２Ａが上記金属板２５の上面２５Ａに対向した状態で、つまりフェイスアップの状態で上記金属板２５の上面２５Ａに接合部材３３により接合されている。すなわち、半導体チップ３２は、電極端子３２Ｐを上側に向けた状態で、金属板２５とコア基板１０の開口部１０Ｚとによって形成される収容部に収容されている。また、金属板２５に接合された半導体チップ３２は、接合部材３３により金属板２５と熱的にも接続されている。電極端子３２Ｐの高さは、例えば１０〜３０μｍ程度とすることができる。電極端子３２Ｐが円柱状に形成されている場合には、電極端子３２Ｐの直径は例えば３０〜５０μｍ程度とすることができる。なお、この電極端子３２Ｐの材料としては、例えば銅や銅合金を用いることができる。
上記半導体チップ３２の大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１１ｍｍ×１１ｍｍ程度とすることができる。半導体チップ３２の厚さは、例えば５０〜２００μｍ程度とすることができる。ここで、上記金属板２０を含むコア基板１０の厚さは、半導体チップ３２の厚さ（回路形成面３２Ａ又は電極端子３２Ｐを含む厚さ）と同じ厚さに、又は、半導体チップ３２よりも厚くなるように形成されている。また、上記金属板２５を含むコア基板１０の厚さは、半導体チップ３０の厚さ（回路形成面３０Ｂ又は電極端子３０Ｐを含む厚さ）と同じ厚さに、又は、半導体チップ３０よりも厚くなるように形成されている。
絶縁層２１は、金属板２０の上面２０Ａ及び側面２０Ｃと、配線パターン２３の上面及び側面と、それら金属板２０及び配線パターン２３から露出されたコア基板１０の上面１０Ａと、開口部１０Ｚ，２０Ｙの内側面と、金属板２５の上面２５Ａと、半導体チップ３２の上面３２Ａ及び側面と、電極端子３２Ｐ全体とを被覆するように形成されている。このため、開口部１０Ｚ，２０Ｙが絶縁層２１によって充填されるとともに、金属板２０と配線パターン２３との間の空間が絶縁層２１によって充填されている。この絶縁層２１には、該絶縁層２１を貫通して配線パターン２３の上面を露出するビアホールＶＨ３が形成されるとともに、該絶縁層２１を貫通して電極端子３２Ｐの上面を露出するビアホールＶＨ５が形成されている。
配線層９１は、ビアホールＶＨ３，ＶＨ５内に充填されたビア配線９１Ａと、絶縁層２１の上面に形成された配線パターン９１Ｂとを有している。この配線パターン９１Ｂは、ビアホールＶＨ３内に充填されたビア配線９１Ａを介して配線パターン２３と電気的に接続されるとともに、ビアホールＶＨ５内に充填されたビア配線９１Ａを介して電極端子３２Ｐと電気的に接続されている。
絶縁層４０は、金属板２５の下面２５Ｂ及び側面２５Ｃと、配線パターン２４の下面及び側面と、それら金属板２５及び配線パターン２４から露出されたコア基板１０の下面１０Ｂと、開口部１０Ｘ，２５Ｘの内側面と、金属板２０の下面２０Ｂと、半導体チップ３０の下面３０Ｂ及び側面と、電極端子３０Ｐ全体とを被覆するように形成されている。このため、開口部１０Ｘ，２５Ｘが絶縁層４０によって充填されるとともに、金属板２５と配線パターン２４との間の空間が絶縁層４０によって充填されている。この絶縁層４０には、該絶縁層４０を貫通して電極端子３０Ｐの下面を露出するビアホールＶＨ１が形成されるとともに、該絶縁層４０を貫通して配線パターン２４の下面を露出するビアホールＶＨ４が形成されている。
以上説明したように、半導体パッケージ１Ｂは、コア基板１０の下面１０Ｂ側からフェイスアップの状態で金属板２０の下面２０Ｂに接合された半導体チップ３０と、コア基板１０の上面１０Ａ側からフェイスアップの状態で金属板２５の上面２５Ａに接合された半導体チップ３２とが内蔵されている。すなわち、半導体パッケージ１Ｂは、上下両面側から半導体チップ３０，３２が実装されて内蔵されている。
（第３実施形態に係る半導体パッケージの製造方法）
次に、上記半導体パッケージ１Ｂの製造方法を説明する。以下の説明では、１つの半導体パッケージを拡大して説明するが、実際には１つの基板上に複数の半導体パッケージ１Ｂとなる部材を一括して作製した後、個々の半導体パッケージ１Ｂに個片化される。
図１７（ａ）に示すように、まず、コア基板１０の上面１０Ａに金属板２０及び配線パターン２３の母材となる金属層７０が被着され、下面１０Ｂに金属板２５及び配線パターン２４の母材となる金属層７１が被着された銅張積層板（Copper Clad Laminated：ＣＣＬ）を準備する。このとき、コア基板１０としては、半導体パッケージ１Ｂが多数個取れる大判の基板が使用される。
続いて、先の図１０（ａ）、（ｂ）に示した工程と同様の製造工程により、上記銅張積層板の所要の箇所に、コア基板１０及び金属層７０，７１を厚さ方向に貫通する貫通孔７０Ｘを形成し、その貫通孔７０Ｘを充填する導電層１１Ａを形成する。
次に、先の図１０（ｃ）、（ｄ）に示した工程と同様の製造工程により、金属層７０，７１を所定形状にパターニングする。すなわち、図１７（ｂ）に示すように、コア基板１０の上面１０Ａ上に金属板２０及び配線パターン２３を形成するとともに、コア基板１０の下面１０Ｂ上に金属板２５及び配線パターン２４を形成する。これにより、金属板２０と配線パターン２３とが互いに電気的に分離され、金属板２５と配線パターン２４とが互いに電気的に分離される。このとき、導電層２３Ａとその導電層２３Ａの側面に接続される導電層１１Ａとによって配線パターン２３が形成され、導電層２４Ａとその導電層２４Ａの側面に接続される導電層１１Ａとによって配線パターン２４が形成される。また、導電層１１Ａのうち貫通孔１０Ｙ内に形成された導電層１１Ａが貫通電極１１となる。
続いて、コア基板１０の下面１０Ｂ上に、金属板２５の下面２５Ｂ及び側面２５Ｃと、配線パターン２４の下面及び側面とを覆うように絶縁層４１を形成する。なお、絶縁層４１は、例えばコア基板１０の下面１０Ｂ上に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１７０〜１９０℃程度の温度で熱処理して硬化させることにより形成することができる。
次いで、図１７（ｃ）に示す工程では、先の図４（ａ）〜図４（ｃ）に示した工程と同様の製造工程により、コア基板１０の所要の箇所（金属板２０の開口部２０Ｘと平面視で重なる位置）に開口部１０Ｚを形成する。これにより、開口部２０Ｘ及び開口部１０Ｚから金属板２５の上面２５Ａが露出される。
次に、図１７（ｄ）に示す工程では、半導体チップ３２の回路形成面３２Ａとは反対側の面（ここでは、下面）が金属板２５の上面２５Ａと対向するように、つまりフェイスアップの状態で半導体チップ３２を上面２５Ａ上に接合部材３３により接合する。これにより、半導体チップ３２が、金属板２５と開口部１０Ｚ，２０Ｙとによって形成される収容部に収容される形で金属板２５上に実装される。
続いて、図１８（ａ）に示す工程では、先の図４（ａ）〜図４（ｃ）に示した工程と同様の製造工程により、コア基板１０及び絶縁層４１の所要の箇所（金属板２５の開口部２５Ｘと平面視で重なる位置）に開口部１０Ｘ，４１Ｘを形成する。すなわち、開口部１０Ｘ，４１Ｘは、サンドブラスト法等のブラスト法により形成することができる。また、開口部１０Ｘ，４１Ｘは、レーザ加工法、ルータ加工法やドライエッチング加工法によっても形成することができる。本工程により、開口部１０Ｘ，２５Ｘ，４１Ｘが連通され、それら開口部１０Ｘ，２５Ｘ，４１Ｘから金属板２０の下面２０Ｂが露出される。
次いで、半導体チップ３０の回路形成面３０Ｂとは反対側の面（ここでは、上面）が金属板２０の下面２０Ｂと対向するように、つまりフェイスアップの状態で半導体チップ３２を下面２０Ｂ上に接合部材３１により接合する。これにより、半導体チップ３０が、金属板２０と開口部１０Ｘ，２５Ｘとによって形成される収容部に収容される形で金属板２０上に実装される。
このように、本実施形態の製造方法では、内蔵される２つの半導体チップ３０，３２のうち一方の半導体チップ３２が金属板２５に実装された後に、他方の半導体チップ３０が金属板２０に実装される。
次に、図１８（ｂ）に示す工程では、先の図５（ａ）、（ｂ）に示した工程と同様の製造工程により、開口部１０Ｚ，２０Ｙを充填するとともに、半導体チップ３２、金属板２０及び配線パターン２３等を被覆する絶縁層２１を形成する。さらに、本工程では、開口部１０Ｘ，２５Ｘ，４１Ｘを充填するとともに、半導体チップ３０及び絶縁層４１等を被覆する絶縁層４２を形成する。これにより、絶縁層４１及び絶縁層４２によって構成される絶縁層４０が形成される。
続いて、図１８（ｃ）に示す工程では、先の図１１（ｃ）、（ｄ）に示した工程と同様の製造工程により、絶縁層２１にビアホールＶＨ３，ＶＨ５を形成し、絶縁層４０にビアホールＶＨ１，ＶＨ４を形成するとともに、絶縁層２１上に配線層９１を積層し、絶縁層４０上に第１配線層５１を積層する。
次に、図１８（ｄ）に示す工程では、先の図１２に示した工程と同様の製造工程により、絶縁層４０の下面４０Ｂ上に、第１配線層５１（配線パターン５１Ｂ）の一部を露出させる開口部６０Ｘを有するソルダレジスト層６０を積層する。また、絶縁層２１の上面２１Ａ上に、配線層９１（配線パターン９１Ｂ）の一部を露出させる開口部９２Ｘを有するソルダレジスト層９２を積層する。次いで、外部接続用パッド５３Ｐ上に外部接続端子６１を形成する。その後、図１８（ｄ）に示した構造体を個々の半導体パッケージ１Ｂに対応する領域（図中の矢印参照）で切断することにより、図７に示した半導体パッケージ１Ａを得ることができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（７）の効果に加えて以下の効果を奏する。
（８）ところで、従来の製造方法では、半導体チップを半導体パッケージの上下両面から内蔵させることが困難であった。詳述すると、従来の製造方法では、支持基板上にフェイスアップの状態で半導体チップを搭載し、その半導体チップを封止する絶縁層を形成し、その絶縁層上に配線構造を形成する。その後、支持基板を除去する。このため、製造過程における半導体パッケージの片面側には支持基板が形成されているため、その片面側から半導体チップを内蔵させることが困難であった。
これに対し、本実施形態の製造方法では、コア基板１０の上面１０Ａ及び下面１０Ｂにそれぞれ形成された金属層７０，７１をパターニングすることで金属板２０，２５を形成し、コア基板１０の所要の箇所を除去することで開口部１０Ｘ，１０Ｚを形成するようにした。そして、それら開口部１０Ｘ，１０Ｚから露出される金属板２０，２５上に半導体チップ３０，３２をそれぞれ搭載するようにした。このように、コア基板１０及びそのコア基板１０に形成された金属層７０，７１に対して加工を施し、その加工によって形成された収容部（金属板２０と開口部１０Ｘとによって形成される収容部、金属板２５と開口部１０Ｚとによって形成される収容部）に半導体チップ３０，３２を収容するようにした。このような製造方法によれば、コア基板１０の上面１０Ａ及び下面１０Ｂの両面側から半導体チップ３０，３２を内蔵（実装）させることができる。これにより、半導体パッケージ１Ｂが適用される電子機器等の仕様に応じて、半導体チップ３０，３２の実装方向（内蔵する方向）を自由に選択することができるため、設計自由度を向上させることができる。
また、本例のように、一方の半導体チップ３０の電極端子３０Ｐを下方に向けた状態で半導体チップ３０を内蔵し、他方の半導体チップ３２の電極端子３２Ｐを上方に向けた状態で半導体チップ３２を内蔵することができる。これにより、電極端子３０Ｐから外部接続用パッド５３Ｐまでの距離を短くすることができる一方で、電極端子３２Ｐから接続パッド９１Ｐまでの距離を短くすることができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、絶縁層２１とは反対側の最外層の層間絶縁層５２を、補強材入りの絶縁層とした。また、その層間絶縁層５２の熱膨張係数を、その他の絶縁層２１，４０の熱膨脹係数よりも半導体チップ３０の熱膨張係数に近くなるように設定した。これに限らず、例えば図１９に示される半導体パッケージ１Ｃのように、絶縁層２１とは反対側の最外層の層間絶縁層５２Ａを、補強材の入っていない絶縁層としてもよい。この場合の層間絶縁層５２Ａの材料としては、絶縁層４０と同一の絶縁性樹脂を用いることができる。具体的には、層間絶縁層５２Ａの材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
・上記第１及び第２実施形態の半導体パッケージ１，１Ａでは、１つの半導体チップ３０を内蔵するようにした。これに限らず、例えば図２０に示されるように、複数の半導体チップ３０を内蔵する半導体パッケージ１Ｄに具体化するようにしてもよい。この場合に、図２０の例のように１つの開口部１０Ｘ内に複数の半導体チップ３０を収容するようにしてもよいし、複数の開口部１０Ｘの各々に１つの半導体チップ３０を収容するようにしてもよい。なお、複数の半導体チップ３０を内蔵する場合であっても、配線構造５０の層間絶縁層のうち絶縁層２１とは反対側の最外層の層間絶縁層５２は、補強材入りの絶縁層であることが好ましい。
・上記第１実施形態では、配線構造５０を、第１配線層５１と層間絶縁層５２と第２配線層５３とを有する構造としたが、配線構造５０における配線層及び層間絶縁層の層数は特に限定されない。すなわち、配線構造５０を、３層以上の配線層と２層以上の層間絶縁層とが交互に積層された構造としてもよい。さらに、この場合において、配線構造５０内の層間絶縁層のうち少なくとも一つの層間絶縁層（例えば、最外層の層間絶縁層）を、補強材入りの絶縁層としてもよい。例えば、図２１に示す半導体パッケージ１Ｅのように、配線構造５０を、３層の配線層５１，５３，５４と２層の層間絶縁層５２Ａ，５２とが交互に積層された構造としてもよい。この半導体パッケージ１Ｅでは、層間絶縁層５２Ａ，５２のうち最下層の層間絶縁層５２を補強材入りの絶縁層とした。
・上記第２及び第３実施形態では、配線構造５０を第１配線層５１のみを有する構造とし、配線構造９０を配線層９１のみを有する構造とした。これに限らず、第２及び第３実施形態における配線構造５０，９０を、第１実施形態の配線構造５０や図２１に示した配線構造５０のように、２層以上の配線層と１層以上の層間絶縁層とが交互に積層された構造としてもよい。すなわち、配線構造５０，９０における配線層及び層間絶縁層の層数は特に限定されない。さらに、この場合において、配線構造５０，９０内の層間絶縁層のうち少なくとも一つの層間絶縁層（例えば、最外層の層間絶縁層）を、補強材入りの層間絶縁層としてもよい。例えば、図２２に示す半導体パッケージ１Ｆのように、配線構造５０を、３層の配線層５１，５３，５４と２層の層間絶縁層５２Ａ，５２とが交互に積層された構造とし、配線構造９０を、３層の配線層９１，９４，９６と２層の層間絶縁層９３，９５とが交互に積層された構造としてもよい。この半導体パッケージ１Ｆでは、配線構造５０内の層間絶縁層５２Ａ，５２のうち最下層の層間絶縁層５２を補強材入りの絶縁層とし、配線構造９０内の層間絶縁層９３，９５のうち最上層の層間絶縁層９５を補強材入りの絶縁層とした。なお、配線構造９０内の配線層９１，９４，９６のうち最上層（最外層）の配線層９６は、他の半導体パッケージ３と電気的に接続される接続パッド９１Ｐを有している。
・上記各実施形態では、半導体チップ３０，３２を内蔵した半導体パッケージ１，１Ａ，１Ｂに具体化した。これに限らず、例えば半導体チップ３０，３２の代わりに、チップ抵抗やチップコンデンサ等の電子部品を内蔵した半導体パッケージに具体化してもよい。
・上記各実施形態におけるコア基板１０の開口部１０Ｘ，１０Ｚを断面視略矩形状に形成するようにした。これに限らず、例えば開口部１０Ｘ，１０Ｚを断面視略台形状に形成するようにしてもよいし、開口部１０Ｘ，１０Ｚを断面視略鼓形状に形成するようにしてもよい。
・上記第２及び第３実施形態におけるコア基板１０の貫通孔１０Ｙを断面視略鼓形状に形成するようにした。これに限らず、例えば貫通孔１０Ｙを断面視略矩形状（ストレート形状）に形成するようにしてもよいし、貫通孔１０Ｙを断面視略台形状に形成するようにしてもよい。
・上記第２及び第３実施形態では、貫通孔１０Ｙを充填するように貫通電極１１を形成するようにした。これに限らず、例えば貫通電極１１をコンフォーマルビアとして形成してもよい。すなわち、貫通電極１１は、貫通孔１０Ｙの内壁面を被覆し、コア基板１０の上面１０Ａ及び下面１０Ｂに形成された配線パターン２３，２４を電気的に接続する貫通電極であれば、その形状は特に限定されない。
・上記第２及び第３実施形態において、配線構造９０（配線層９１）とソルダレジスト層９２を省略してもよい。この場合には、例えば絶縁層２１の所要箇所に、該絶縁層２１を貫通して配線パターン２３の上面の一部を接続パッドとして露出させるための開口部を形成するようにしてもよい。
・上記各実施形態では、多数個取りの製造方法に具体化したが、単数個取り（一個取り）の製造方法に具体化してもよい。
・上記各実施形態における半導体パッケージ１，１Ａ，１Ｂの層の数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記第２実施形態における半導体パッケージ３の配線基板１００に実装される半導体チップの数や、その半導体チップの実装の形態（例えばフリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
１，１Ａ〜１Ｆ 半導体パッケージ（第１半導体パッケージ）
２ 半導体装置
３ 半導体パッケージ（第２半導体パッケージ）
１０ コア基板
１０Ｘ 開口部（第２開口部）
１０Ｙ 貫通孔
１０Ｚ 開口部（第１開口部）
２０ 金属板（第１金属板）
２３ 配線パターン（第１配線パターン）
２４ 配線パターン（第２配線パターン）
２５ 金属板（第２金属板）
２１ 絶縁層（第１絶縁層）
３０ 半導体チップ（電子部品、第１電子部品）
３２ 半導体チップ（第２電子部品）
４０ 絶縁層（第２絶縁層）
５０ 配線構造（第１配線構造）
５１，５３ 配線層（第１配線層）
５２，５２Ａ 層間絶縁層
７０ 金属層（第１金属層）
７１ 金属層（第２金属層）
８３ 支持体
９０ 配線構造（第２配線構造）
９１ 配線層（第２配線層）
９１Ｐ 接続パッド（パッド）

Claims (11)

  1. 第１面から前記第１面とは反対側の第２面までを貫通する第１開口部を有し、補強材入りの絶縁性樹脂からなるコア基板と、
    前記コア基板の第１面上において、電子部品よりも薄く形成されるとともに、前記第１開口部の前記コア基板の第１面側の開口端を覆うように形成され、且つ前記コア基板の第１面の外縁を露出するとともに、該外縁を除く前記コア基板の第１面を覆うように形成された金属板と、
    前記コア基板の第２面上において、前記第１開口部と連通する開口部を有し、且つ前記コア基板の第２面の外縁を露出するとともに、該外縁及び前記第１開口部を除く前記コア基板の第２面を覆うように形成された導電層と、
    前記第１開口部に露出された前記金属板の第１面上に接合された前記電子部品と、
    前記金属板の前記第１面とは反対側の第２面と前記金属板の側面と前記コア基板の第１面の外縁を被覆する第１絶縁層と、
    前記第１開口部を充填するとともに、前記コア基板の第２面の外縁と前記導電層と前記電子部品とを被覆する第２絶縁層と、
    前記第２絶縁層上に積層され、前記電子部品と電気的に接続された第１配線層を含む第１配線構造と、を有し、
    前記導電層と前記コア基板を含む厚さは、前記電子部品と同じ厚さに、又は前記電子部品よりも厚く形成されていることを特徴とする半導体パッケージ。
  2. 前記コア基板の前記第１面から前記第２面まで貫通して形成され、前記第１開口部の周囲に設けられた貫通孔を充填して形成された貫通電極と、
    前記コア基板の第１面において、前記貫通電極の一端と電気的に接続され、且つ前記金属板と分離された第１配線パターンと、
    前記コア基板の第２面において、前記貫通電極の他端と電気的に接続され、且つ前記導電層と分離された第２配線パターンと、
    を有することを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第１絶縁層上に積層され、前記第１配線パターンと電気的に接続された第２配線層を含む第２配線構造を有し、
    前記第２配線構造が有する最外層の第２配線層は、他の半導体パッケージと接続されるパッドを有することを特徴とする請求項２に記載の半導体パッケージ。
  4. 前記第１配線構造は、前記第１配線層と該第１配線層上に積層される層間絶縁層とが交互に積層された構造を有し、
    前記第１絶縁層とは反対側の最外層の前記層間絶縁層は、補強材入りの絶縁性樹脂からなることを特徴とする請求項１〜３のいずれか１つに記載の半導体パッケージ。
  5. 第１面から前記第１面とは反対側の第２面まで貫通する第１開口部及び第２開口部を有し、補強材入りの絶縁性樹脂からなるコア基板と、
    前記コア基板の第１面上において、内蔵される第１電子部品よりも薄く形成されるとともに、前記第２開口部の前記コア基板の第１面側の開口端を覆うように形成され、且つ前記コア基板の第１面の外縁を露出するとともに、該外縁及び前記第１開口部を除く前記コア基板の第１面を覆うように形成された第１金属板と、
    前記コア基板の第２面上において、内蔵される第２電子部品よりも薄く形成されるとともに、前記第１開口部の前記コア基板の第２面側の開口端を覆うように形成され、且つ前記コア基板の第２面の外縁を露出するとともに、該外縁及び前記第２開口部を除く前記コア基板の第２面を覆うように形成された第２金属板と、
    前記第２開口部に露出された前記第１金属板の第１面上に接合された前記第１電子部品と、
    前記第１開口部に露出された前記第２金属板の第１面上に接合された前記第２電子部品と、
    前記第１開口部を充填するとともに、前記コア基板の第１面の外縁と、前記第２電子部品と、前記第１金属板の前記第１面とは反対側の第２面と、前記第１金属板の側面とを被覆する第１絶縁層と、
    前記第２開口部を充填するとともに、前記コア基板の第２面の外縁と、前記第１電子部品と、前記第２金属板の前記第１面とは反対側の第２面と、前記第２金属板の側面とを被覆する第２絶縁層と、
    前記第２絶縁層上に積層され、前記第１電子部品と電気的に接続された第１配線層を含む第１配線構造と、
    前記第１絶縁層上に積層され、前記第２電子部品と電気的に接続された第２配線層を含む第２配線構造と、
    を有し、
    前記第１金属板と前記コア基板を含む厚さは、前記第２電子部品と同じ厚さに、又は前記第２電子部品よりも厚く形成され、
    前記第２金属板と前記コア基板を含む厚さは、前記第１電子部品と同じ厚さに、又は前記第１電子部品よりも厚く形成されていることを特徴とする半導体パッケージ。
  6. 前記コア基板の前記第１面から前記第２面まで貫通して形成され、前記第１開口部及び前記第２開口部の周囲に設けられた貫通孔を充填して形成された貫通電極と、
    前記コア基板の第１面において、前記貫通電極の一端と電気的に接続され、且つ前記第１金属板と分離された第１配線パターンと、
    前記コア基板の第２面において、前記貫通電極の他端と電気的に接続され、且つ前記第２金属板と分離された第２配線パターンと、
    を有することを特徴とする請求項５に記載の半導体パッケージ。
  7. 請求項１〜６のいずれか１項に記載の半導体パッケージと、
    前記半導体パッケージ上に積層された他の半導体パッケージと、
    を有することを特徴とする半導体装置。
  8. コア基板の第１面に第１金属層が積層され、前記コア基板の前記第１面とは反対側の第２面に第２金属層が積層された構造体を準備する工程と、
    前記第１金属層をパターニングし、内蔵される電子部品よりも薄く、且つ前記コア基板の第１面の外縁を露出するとともに、該外縁を除く前記コア基板の第１面を覆う金属板を形成する工程と、
    前記第２金属層をパターニングし、厚さ方向に貫通する開口部を有し、前記コア基板の第２面の外縁を露出するとともに、該外縁を除く前記コア基板の第２面を覆う導電層を形成する工程と、
    前記開口部に露出された前記コア基板を該コア基板の第２面側から除去し、前記コア基板に前記第１面から前記第２面まで貫通する第１開口部を形成する工程と、
    前記第１開口部に露出された前記金属板の第１面上に前記電子部品を接合する工程と、
    前記金属板の前記第１面とは反対側の第２面と、前記金属板の側面と、前記コア基板の第１面の外縁とを被覆する第１絶縁層を形成する工程と、
    前記第１開口部を充填するとともに、前記コア基板の第２面の外縁と前記導電層と前記電子部品とを被覆する第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記電子部品と電気的に接続される配線層を含む配線構造を形成する工程と、を有し、
    前記導電層と前記コア基板を含む厚さが、前記電子部品と同じ厚さに、又は前記電子部品よりも厚くなるように形成されることを特徴とする半導体パッケージの製造方法。
  9. 前記金属板を形成する工程及び前記導電層を形成する工程は、
    前記第１開口部の周囲において、前記コア基板の前記第１面から前記第２面まで貫通する貫通孔を形成する工程と、
    前記貫通孔内に貫通電極を形成する工程と、
    前記第１金属層をパターニングし、前記金属板を形成するとともに、前記貫通電極の一端に接続され、且つ前記金属板と分離された第１配線パターンを形成する工程と、
    前記第２金属層をパターニングし、前記導電層を形成するとともに、前記貫通電極の他端に接続され、且つ前記導電層と分離された第２配線パターンを形成する工程と、
    を有することを特徴とする請求項８に記載の半導体パッケージの製造方法。
  10. 前記第１開口部を形成する工程の前に前記第１絶縁層を形成する工程が実施され、
    前記第１絶縁層を形成する工程では、前記第１絶縁層上に該第１絶縁層の第１面の全面を被覆する支持体が積層され、
    前記第２絶縁層を形成する工程の後であって前記配線構造を形成する工程の前に、前記支持体を除去する工程を有することを特徴とする請求項８又は９に記載の半導体パッケージの製造方法。
  11. コア基板の第１面に第１金属層が積層され、前記コア基板の前記第１面とは反対側の第２面に第２金属層が積層された構造体を準備する工程と、
    前記第１金属層をパターニングし、内蔵される第１電子部品よりも薄く形成され、且つ前記コア基板の第１面の外縁を露出し、該外縁を除く前記コア基板の第１面を覆うとともに、厚さ方向に貫通する開口部を有する第１金属板を形成する工程と、
    前記第２金属層をパターニングし、内蔵される第２電子部品よりも薄く形成され、且つ前記コア基板の第２面の外縁を露出し、該外縁を除く前記コア基板の第２面を覆うとともに、厚さ方向に貫通する開口部を有する第２金属板を形成する工程と、
    前記第１金属板の開口部に露出された前記コア基板を該コア基板の第１面側から除去し、前記コア基板に厚さ方向に貫通する第１開口部を形成する工程と、
    前記第１開口部に露出された前記第２金属板の第１面上に前記第２電子部品を接合する工程と、
    前記第２金属板の開口部に露出された前記コア基板を該コア基板の第２面側から除去し、前記コア基板に厚さ方向に貫通する第２開口部を形成する工程と、
    前記第２開口部に露出された前記第１金属板の第１面上に前記第１電子部品を接合する工程と、
    前記第１開口部を充填するとともに、前記コア基板の第１面の外縁と、前記第２電子部品と、前記第１金属板の前記第１面とは反対側の第２面と、前記第１金属板の側面とを被覆する第１絶縁層を形成する工程と、
    前記第２開口部を充填するとともに、前記コア基板の第２面の外縁と、前記第１電子部品と、前記第２金属板の前記第１面とは反対側の第２面と、前記第２金属板の側面とを被覆する第２絶縁層を形成する工程と、
    前記第２絶縁層上に、前記第１電子部品と電気的に接続される第１配線層を含む第１配線構造を形成する工程と、
    前記第１絶縁層上に、前記第２電子部品と電気的に接続される第２配線層を含む第２配線構造を形成する工程と、を有し、
    前記第１金属板と前記コア基板を含む厚さは、前記第２電子部品と同じ厚さに、又は前記第２電子部品よりも厚く形成され、
    前記第２金属板と前記コア基板を含む厚さは、前記第１電子部品と同じ厚さに、又は前記第１電子部品よりも厚く形成されることを特徴とする半導体パッケージの製造方法。
JP2012200488A 2012-09-12 2012-09-12 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Active JP6152254B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012200488A JP6152254B2 (ja) 2012-09-12 2012-09-12 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US14/010,245 US8941230B2 (en) 2012-09-12 2013-08-26 Semiconductor package and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012200488A JP6152254B2 (ja) 2012-09-12 2012-09-12 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2014056925A true JP2014056925A (ja) 2014-03-27
JP2014056925A5 JP2014056925A5 (ja) 2015-10-15
JP6152254B2 JP6152254B2 (ja) 2017-06-21

Family

ID=50232446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012200488A Active JP6152254B2 (ja) 2012-09-12 2012-09-12 半導体パッケージ、半導体装置及び半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US8941230B2 (ja)
JP (1) JP6152254B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126133A (ko) * 2014-05-02 2015-11-11 삼성전자주식회사 반도체 패키지
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
KR20160111689A (ko) * 2015-03-17 2016-09-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법
WO2016203927A1 (ja) * 2015-06-16 2016-12-22 ソニー株式会社 複合型半導体装置およびその製造方法
KR20170059872A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR20170106863A (ko) * 2016-03-14 2017-09-22 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
KR20170112372A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR20170112343A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지
KR20180055570A (ko) * 2016-11-17 2018-05-25 삼성전기주식회사 팬-아웃 반도체 패키지
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR20190023285A (ko) * 2017-08-28 2019-03-08 삼성전기주식회사 팬-아웃 반도체 패키지
US10262949B2 (en) 2015-05-11 2019-04-16 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
JP2019145673A (ja) * 2018-02-21 2019-08-29 新光電気工業株式会社 配線基板及びその製造方法
US10410961B2 (en) 2017-10-27 2019-09-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20190107985A (ko) * 2018-03-13 2019-09-23 삼성전자주식회사 팬-아웃 반도체 패키지
US10475748B2 (en) 2017-10-31 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10504836B2 (en) 2018-02-09 2019-12-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10511080B2 (en) 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP2020150246A (ja) * 2019-03-12 2020-09-17 日月暘電子股▲ふん▼有限公司 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
JP2021521655A (ja) * 2019-02-26 2021-08-26 ジョージア テック リサーチ コーポレイション 埋込型半導体パッケージおよびその方法
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131431B2 (en) 2014-09-28 2021-09-28 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
KR101462770B1 (ko) * 2013-04-09 2014-11-20 삼성전기주식회사 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9596751B2 (en) * 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
US10560989B2 (en) 2014-09-28 2020-02-11 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
CN112197181A (zh) 2014-09-28 2021-01-08 嘉兴山蒲照明电器有限公司 一种led直管灯
KR102274742B1 (ko) * 2014-10-06 2021-07-07 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US10685904B2 (en) * 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US10514134B2 (en) 2014-12-05 2019-12-24 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
US9875997B2 (en) * 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
US11028973B2 (en) 2015-03-10 2021-06-08 Jiaxing Super Lighting Electric Appliance Co., Ltd. Led tube lamp
US11519565B2 (en) 2015-03-10 2022-12-06 Jiaxing Super Lighting Electric Appliance Co., Ltd LED lamp and its power source module
US9897265B2 (en) 2015-03-10 2018-02-20 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp having LED light strip
KR101665242B1 (ko) * 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
KR102065943B1 (ko) * 2015-04-17 2020-01-14 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조 방법
US9929100B2 (en) * 2015-04-17 2018-03-27 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US9659853B2 (en) 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
KR101973425B1 (ko) * 2015-05-11 2019-09-02 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US10115648B2 (en) * 2015-11-23 2018-10-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and electronic device including the same
US11035526B2 (en) 2015-12-09 2021-06-15 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp
KR101922874B1 (ko) 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
KR102450576B1 (ko) 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR20170105809A (ko) 2016-03-10 2017-09-20 삼성전기주식회사 전자부품 패키지 및 그 제조방법
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
US9935068B2 (en) 2016-06-21 2018-04-03 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10043772B2 (en) 2016-06-23 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
KR101994752B1 (ko) * 2016-07-26 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
KR101947150B1 (ko) * 2016-08-09 2019-02-12 주식회사 엘지화학 절연층 제조방법 및 다층인쇄회로기판 제조방법
KR101994750B1 (ko) * 2016-08-22 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
US10061967B2 (en) * 2016-08-22 2018-08-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US10068855B2 (en) * 2016-09-12 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, method of manufacturing the same, and electronic device module
US10600679B2 (en) 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101872619B1 (ko) * 2016-11-17 2018-06-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR102351676B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US11322449B2 (en) * 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
KR101942744B1 (ko) * 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3481162B1 (en) * 2017-11-06 2023-09-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
EP3522685B1 (en) 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10797017B2 (en) * 2018-03-20 2020-10-06 Unimicron Technology Corp. Embedded chip package, manufacturing method thereof, and package-on-package structure
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
US11270920B2 (en) 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
EP3633721A1 (en) 2018-10-04 2020-04-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with face-up and face-down embedded components
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
KR102586888B1 (ko) * 2018-11-27 2023-10-06 삼성전기주식회사 반도체 패키지
KR102595864B1 (ko) * 2018-12-07 2023-10-30 삼성전자주식회사 반도체 패키지
KR102671978B1 (ko) * 2019-02-11 2024-06-05 삼성전기주식회사 인쇄회로기판
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
EP3723459A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with high passive intermodulation (pim) performance
US10903169B2 (en) 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
CN110310895B (zh) * 2019-07-31 2024-06-21 中国电子科技集团公司第五十八研究所 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11393805B2 (en) * 2019-08-29 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor packages
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
KR102664267B1 (ko) * 2020-02-20 2024-05-09 삼성전자주식회사 반도체 패키지
US11791281B2 (en) * 2020-03-19 2023-10-17 Advanced Semiconductor Engineering, Inc. Package substrate and method for manufacturing the same
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
KR20220042765A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 시스템, 및 이의 제조 방법
KR20230040813A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
US20230137998A1 (en) * 2021-11-03 2023-05-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing electronic devices
JP2023071300A (ja) * 2021-11-11 2023-05-23 新光電気工業株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2006013519A (ja) * 2004-06-28 2006-01-12 Agere Systems Inc 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
JP2006510233A (ja) * 2002-12-13 2006-03-23 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2008047917A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 電子部品内蔵型多層印刷配線基板及びその製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2012084891A (ja) * 2010-10-12 2012-04-26 Ibiden Co Ltd 配線基板及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI328423B (en) 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP4489821B2 (ja) 2008-07-02 2010-06-23 新光電気工業株式会社 半導体装置及びその製造方法
JP5581519B2 (ja) 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2006510233A (ja) * 2002-12-13 2006-03-23 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP2006013519A (ja) * 2004-06-28 2006-01-12 Agere Systems Inc 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2008047917A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 電子部品内蔵型多層印刷配線基板及びその製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2012084891A (ja) * 2010-10-12 2012-04-26 Ibiden Co Ltd 配線基板及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150126133A (ko) * 2014-05-02 2015-11-11 삼성전자주식회사 반도체 패키지
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
KR101927572B1 (ko) * 2015-03-17 2018-12-10 앰코테크놀로지코리아(주) 반도체 디바이스 및 그 제조 방법
KR20160111689A (ko) * 2015-03-17 2016-09-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10262949B2 (en) 2015-05-11 2019-04-16 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10256200B2 (en) 2015-05-11 2019-04-09 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR102002071B1 (ko) * 2015-05-11 2019-07-22 삼성전자주식회사 팬-아웃 반도체 패키지 및 그 제조방법
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
WO2016203927A1 (ja) * 2015-06-16 2016-12-22 ソニー株式会社 複合型半導体装置およびその製造方法
KR20170059872A (ko) * 2015-11-23 2017-05-31 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102003389B1 (ko) * 2015-11-23 2019-07-24 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102019351B1 (ko) * 2016-03-14 2019-09-09 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10340153B2 (en) 2016-03-14 2019-07-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
KR20170106863A (ko) * 2016-03-14 2017-09-22 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
US10020272B2 (en) 2016-03-31 2018-07-10 Samsung Electro-Mechanics Co., Ltd. Electronic component package
KR102045235B1 (ko) * 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10304791B2 (en) 2016-03-31 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Electronic component package
KR20170112372A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10734335B2 (en) 2016-03-31 2020-08-04 Samsung Electronics Co., Ltd. Electronic component package
KR102052899B1 (ko) * 2016-03-31 2019-12-06 삼성전자주식회사 전자부품 패키지
KR20170112343A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지
US10217631B2 (en) 2016-11-17 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20180055570A (ko) * 2016-11-17 2018-05-25 삼성전기주식회사 팬-아웃 반도체 패키지
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지
JP2018093162A (ja) * 2016-12-06 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10511080B2 (en) 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102029535B1 (ko) * 2017-08-28 2019-10-07 삼성전기주식회사 팬-아웃 반도체 패키지
KR20190023285A (ko) * 2017-08-28 2019-03-08 삼성전기주식회사 팬-아웃 반도체 패키지
US10685929B2 (en) 2017-08-28 2020-06-16 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10410961B2 (en) 2017-10-27 2019-09-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10475748B2 (en) 2017-10-31 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
US11195790B2 (en) 2018-02-09 2021-12-07 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10504836B2 (en) 2018-02-09 2019-12-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2019145673A (ja) * 2018-02-21 2019-08-29 新光電気工業株式会社 配線基板及びその製造方法
JP7046639B2 (ja) 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10748856B2 (en) 2018-03-13 2020-08-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
KR20190107985A (ko) * 2018-03-13 2019-09-23 삼성전자주식회사 팬-아웃 반도체 패키지
US11515265B2 (en) 2018-03-13 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP2021521655A (ja) * 2019-02-26 2021-08-26 ジョージア テック リサーチ コーポレイション 埋込型半導体パッケージおよびその方法
JP2020150246A (ja) * 2019-03-12 2020-09-17 日月暘電子股▲ふん▼有限公司 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
JP7037521B2 (ja) 2019-03-12 2022-03-16 日月光半導体製造股▲ふん▼有限公司 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法

Also Published As

Publication number Publication date
US8941230B2 (en) 2015-01-27
JP6152254B2 (ja) 2017-06-21
US20140070396A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6752553B2 (ja) 配線基板
US9078384B2 (en) Wiring substrate and method of manufacturing the same
JP5851211B2 (ja) 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5987314B2 (ja) プリント配線板
JP2015162607A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2013254830A (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR102356811B1 (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2012004440A5 (ja)
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP7265877B2 (ja) 配線基板
US20190013263A1 (en) Wiring board and semiconductor package
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6152254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150