JP2014056925A - 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2014056925A JP2014056925A JP2012200488A JP2012200488A JP2014056925A JP 2014056925 A JP2014056925 A JP 2014056925A JP 2012200488 A JP2012200488 A JP 2012200488A JP 2012200488 A JP2012200488 A JP 2012200488A JP 2014056925 A JP2014056925 A JP 2014056925A
- Authority
- JP
- Japan
- Prior art keywords
- core substrate
- metal plate
- opening
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】半導体パッケージ1は、コア基板10と、外縁を除くコア基板10の上面10Aを覆うように、且つコア基板10の開口部10Xの上面10A側の開口端を覆うように形成された金属板20と、開口部10Xと連通する開口部22Xを有し、外縁を除くコア基板10の下面10Bを覆うように形成された導電層22とを有する。また、半導体パッケージ1は、開口部10Xから露出された金属板20の下面20B上に接合された半導体チップ30と、金属板20の上面20A及び側面20Cと上面10Aの外縁とを被覆する絶縁層21と、開口部10X,22Xを充填するとともに、下面10Bの外縁と導電層22と半導体チップ30とを被覆する絶縁層40とを有する。導電層22とコア基板10を含む厚さは、半導体チップ30と同じ厚さに、又は半導体チップ30よりも厚く形成されている。
【選択図】図1
Description
このような半導体パッケージの一例としては、半導体チップの能動面(回路形成面)及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている(例えば、特許文献1,2参照)。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面とは反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
以下、第1実施形態を図1〜図6に従って説明する。
(第1実施形態に係る半導体パッケージの構造)
図1に示すように、半導体パッケージ1は、コア基板10と、金属板20と、絶縁層21と、導電層22と、半導体チップ30と、絶縁層40と、配線構造50と、ソルダレジスト層60とを有している。
絶縁層40の下面には、配線構造50が積層されている。この配線構造50は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような層厚とすることができる。本例の配線構造50は、第1配線層51と、層間絶縁層52と、第2配線層53とを有している。
第2配線層53は、層間絶縁層52上に積層された最下層(最外層)の配線層である。第2配線層53は、ビアホールVH2内に充填されたビア配線53Aと、層間絶縁層52の下面に形成された配線パターン53Bとを有している。ビア配線53Aは、ビアホールVH2の底部に露出した第1配線層51と電気的に接続されるとともに、配線パターン53Bと電気的に接続されている。なお、ビアホールVH2及びビア配線53Aは、図1において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールVH2及びビア配線53Aの平面形状は例えば円形であり、それらの直径は例えば50〜75μm程度とすることができる。配線パターン53Bの厚さは、例えば15〜35μm程度とすることができる。なお、第2配線層53(ビア配線53A及び配線パターン53B)の材料としては、例えば銅又は銅合金を用いることができる。
ここで、従来の半導体パッケージの反りについて説明する。すなわち、図23に示すように、金属板20及び絶縁層21が形成されておらず、コア基板10及び絶縁層40の代わりに絶縁層40と同一組成の絶縁性樹脂からなる絶縁層40Aが形成され、層間絶縁層52の代わりに絶縁層40と同一組成の絶縁性樹脂からなる層間絶縁層52Aが形成された半導体パッケージ4の反りについて説明する。このような半導体パッケージ4では、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ30側ではその半導体チップ30の物性値(熱膨張係数及び弾性率等)、つまりシリコンの物性値に依存する。一方、従来の半導体パッケージ4の配線構造50側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造50の物性値、つまり層間絶縁層52Aの物性値に依存する。なお、上述したように、シリコンの熱膨張係数が3.4ppm/℃であるのに対し、層間絶縁層52Aとしてエポキシ系樹脂を用いる場合には、その熱膨張係数は、ガラス転移温度Tg(150℃)よりも低い場合に46ppm/℃、ガラス転移温度Tg以上で120ppm/℃となる。このように、従来の半導体パッケージ4では、その半導体パッケージ4を上下方向(厚さ方向)に見たときに物性値(熱膨張係数及び弾性率等)の分布が上下非対称になっている。このため、半導体パッケージ4に反りが発生しやすいという問題があった。
これに対し、本実施形態の半導体パッケージ1では、図1に示すように、半導体チップ30を中心にして配線構造50とは反対側に金属板20及び絶縁層21を形成するようにした。これにより、半導体チップ30の下面30B側に第1及び第2配線層51,53及び層間絶縁層52が積層された配線構造50が形成される一方で、下面30Bとは反対側にも金属板20及び絶縁層21が形成される。このため、半導体パッケージ1を上下方向(厚さ方向)に見たときの物性値(熱膨脹係数及び弾性率等)の分布が、半導体チップ30を中心にして上下対称に近い状態となる。したがって、半導体チップ30を中心とした上下の物性値のバランスが上記半導体パッケージ4,5のそれよりも良好となり、熱収縮などに伴って半導体パッケージ1に反りや変形が発生することを抑制することができる。
(第1実施形態に係る半導体パッケージの製造方法)
次に、上記半導体パッケージ1の製造方法を説明する。以下の説明では、1つの半導体パッケージを拡大して説明するが、実際には1つの基板上に複数の半導体パッケージ1となる部材を一括して作製した後、個々の半導体パッケージ1に個片化される。
次に、図4(a)に示す工程では、コア基板10の下面10Bに、所定パターンの開口部74Xを有するサンドブラスト保護用のマスク74を形成する。具体的には、コア基板10の所要の箇所(導電層22の開口部22Xと平面視で重なる位置、つまり開口部10Xを形成すべき位置)に、その開口部22Xと同様の平面形状の開口部74Xを有するマスク74を形成する。すなわち、開口部22Xから露出されたコア基板10の下面10Bを露出させるようにマスク74を形成する。例えば、コア基板10の下面10B全面を覆うように下面10Bにドライフィルムレジストを熱圧着によりラミネートし、そのドライフィルムレジストを露光・現像によりパターニングすることにより、開口部74Xを有するマスク74を形成することができる。
次に、図4(d)に示す工程では、開口部10Xから露出された金属板20の下面20B上に半導体チップ30を搭載する。具体的には、半導体チップ30の回路形成面30Bとは反対側の面が金属板20の下面20Bと対向するように、つまりフェイスアップの状態で半導体チップ30を下面20B上に接合部材31により接合する。例えば金属板20の下面20Bに予め接合部材31を塗布しておき、フェイスアップの状態で下面20B上に配置された半導体チップ30を加熱・加圧することにより、接合部材31を介して下面20B上に半導体チップ30を接合する。このとき、コア基板10は、その下面10Bが半導体チップ30の回路形成面30Bと同等の高さとなるように、又は回路形成面30Bよりも10〜30μm程度高くなるように形成されている。さらに、導電層22の下面が、半導体チップ30の電極端子30Pの下面と同等の高さとなるように、又は電極端子30Pの下面よりも10〜30μm程度高くなるように形成されている。すなわち、導電層22を含むコア基板10の厚さは、接合部材31の厚さと半導体チップ30の厚さと電極端子30Pの厚さを合算した厚さと同じ厚さに、又は上記合算した厚さよりも厚くなるように形成されている。換言すると、コア基板10の開口部10X及び導電層22の開口部22Xは、接合部材31の厚さと半導体チップ30の厚さと電極端子30Pの厚さを合算した厚さと同等の深さとなるように、又は上記合算した厚さよりも深くなるように形成されている。このように、半導体チップ30は、開口部10X,22Xと金属板20とによって形成される収容部に収容される形で金属板20上に搭載される。
次に、金属板20の厚さを変化させた場合の半導体パッケージ1の反り量を計算によって求めた結果について説明する。但し、ここでは、モデルを簡略するために、コア基板10を絶縁層40と同一組成の絶縁性樹脂からなる絶縁層に変更し、導電層22、ソルダレジスト層60及び外部接続端子61を省略したモデルについて検討を行った。
(1)半導体チップ30及び機械的強度の高いコア基板10を中心にして、配線構造50とは反対側に金属板20及び絶縁層21を形成するようにした。これにより、半導体パッケージ1を上下方向に見たときの熱膨脹係数及び弾性率の分布が、半導体チップ30及びコア基板10を中心にして上下対称に近い状態となる。したがって、半導体チップ30及びコア基板10を中心とした上下の熱膨脹係数及び弾性率のバランスが良好となり、熱収縮などに伴って発生する半導体パッケージ1の反りを低減することができる。
以下、第2実施形態を図7〜図12に従って説明する。先の図1〜図6に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。以下、第1実施形態との相違点を中心に説明する。
図7に示すように、半導体パッケージ1Aのコア基板10には、開口部10Xが形成されるとともに、所要の箇所(図7では、開口部10Xの周囲において、2箇所)に貫通孔10Yが形成されている。例えば、コア基板10には、図8に示すように、半導体パッケージ1Aの外形をなす四辺のうち対向する一対の辺(図8では、右側の辺と左側の辺)に沿って複数の貫通孔10Yが形成されている。各貫通孔10Yの平面形状は、例えば円形状に形成されている。図7に示すように、貫通孔10Yは、コア基板10を厚さ方向に貫通して形成されている。すなわち、貫通孔10Yは、コア基板10の上面10Aから下面10Bまでを貫通して形成されている。具体的には、貫通孔10Yの断面形状は、その貫通孔10Yの深さ方向の中途部が最狭部A1(内径が最も狭くなる部分)となる鼓状に形成されている。より具体的には、貫通孔10Yの断面形状は、コア基板10の厚さ方向の中途位置(最狭部A1)から両開口端に向かうに連れて開口径が大きくなる鼓形状に形成されている。貫通孔10Yの開口端における直径は、例えば50〜100μm程度とすることができる。
図9に示すように、半導体装置2は、上述した半導体パッケージ1Aと、その半導体パッケージ1Aに積層接合された半導体パッケージ3とを有している。
次に、上記半導体パッケージ1Aの製造方法を説明する。以下の説明では、1つの半導体パッケージを拡大して説明するが、実際には1つの基板上に複数の半導体パッケージ1Aとなる部材を一括して作製した後、個々の半導体パッケージ1Aに個片化される。
次に、上記半導体装置2の製造方法を説明する。
まず、図12(c)に示すように、半導体パッケージ3を用意する。ここでは、図示を省略して詳細な説明を割愛するが、半導体パッケージ3は例えば以下のような方法で製造される。すなわち、フリップチップ用パッド102、ボンディング用パッド103及び外部接続端子104を有する配線基板100を形成し、その配線基板100の上面に形成されたフリップチップ用パッド102に第1の半導体チップ111のバンプ111Aをフリップチップ接合する。続いて、配線基板100と第1の半導体チップ111との間にアンダーフィル樹脂113を形成した後、第1の半導体チップ111の上に第2の半導体チップ112を接着剤により接着する。次いで、第2の半導体チップ112の上面に形成された電極パッド(図示略)と配線基板100の上面に形成されたボンディング用パッド103との間をボンディングワイヤ115によりワイヤボンディング接続した後、第1及び第2の半導体チップ111,112及びボンディングワイヤ115等を封止樹脂114で樹脂封止する。
なお、上記第1及び第2実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2実施形態における導電層22を省略してもよい。
以下、第3実施形態を図15〜図18に従って説明する。先の図1〜図14に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。以下、第2実施形態との相違点を中心に説明する。
図15に示すように、半導体パッケージ1Bのコア基板10には、所要の箇所に複数(ここでは、2つ)の開口部10X,10Zが形成されている。これら開口部10X,10Zは、コア基板10の上面10Aから下面10Bまでを貫通するように形成されている。
次に、上記半導体パッケージ1Bの製造方法を説明する。以下の説明では、1つの半導体パッケージを拡大して説明するが、実際には1つの基板上に複数の半導体パッケージ1Bとなる部材を一括して作製した後、個々の半導体パッケージ1Bに個片化される。
(8)ところで、従来の製造方法では、半導体チップを半導体パッケージの上下両面から内蔵させることが困難であった。詳述すると、従来の製造方法では、支持基板上にフェイスアップの状態で半導体チップを搭載し、その半導体チップを封止する絶縁層を形成し、その絶縁層上に配線構造を形成する。その後、支持基板を除去する。このため、製造過程における半導体パッケージの片面側には支持基板が形成されているため、その片面側から半導体チップを内蔵させることが困難であった。
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、絶縁層21とは反対側の最外層の層間絶縁層52を、補強材入りの絶縁層とした。また、その層間絶縁層52の熱膨張係数を、その他の絶縁層21,40の熱膨脹係数よりも半導体チップ30の熱膨張係数に近くなるように設定した。これに限らず、例えば図19に示される半導体パッケージ1Cのように、絶縁層21とは反対側の最外層の層間絶縁層52Aを、補強材の入っていない絶縁層としてもよい。この場合の層間絶縁層52Aの材料としては、絶縁層40と同一の絶縁性樹脂を用いることができる。具体的には、層間絶縁層52Aの材料としては、例えば熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。
・上記各実施形態における半導体パッケージ1,1A,1Bの層の数や配線の取り回しなどは様々に変形・変更することが可能である。
2 半導体装置
3 半導体パッケージ(第2半導体パッケージ)
10 コア基板
10X 開口部(第2開口部)
10Y 貫通孔
10Z 開口部(第1開口部)
20 金属板(第1金属板)
23 配線パターン(第1配線パターン)
24 配線パターン(第2配線パターン)
25 金属板(第2金属板)
21 絶縁層(第1絶縁層)
30 半導体チップ(電子部品、第1電子部品)
32 半導体チップ(第2電子部品)
40 絶縁層(第2絶縁層)
50 配線構造(第1配線構造)
51,53 配線層(第1配線層)
52,52A 層間絶縁層
70 金属層(第1金属層)
71 金属層(第2金属層)
83 支持体
90 配線構造(第2配線構造)
91 配線層(第2配線層)
91P 接続パッド(パッド)
Claims (11)
- 第1面から前記第1面とは反対側の第2面までを貫通する第1開口部を有し、補強材入りの絶縁性樹脂からなるコア基板と、
前記コア基板の第1面上において、電子部品よりも薄く形成されるとともに、前記第1開口部の前記コア基板の第1面側の開口端を覆うように形成され、且つ前記コア基板の第1面の外縁を露出するとともに、該外縁を除く前記コア基板の第1面を覆うように形成された金属板と、
前記コア基板の第2面上において、前記第1開口部と連通する開口部を有し、且つ前記コア基板の第2面の外縁を露出するとともに、該外縁及び前記第1開口部を除く前記コア基板の第2面を覆うように形成された導電層と、
前記第1開口部に露出された前記金属板の第1面上に接合された前記電子部品と、
前記金属板の前記第1面とは反対側の第2面と前記金属板の側面と前記コア基板の第1面の外縁を被覆する第1絶縁層と、
前記第1開口部を充填するとともに、前記コア基板の第2面の外縁と前記導電層と前記電子部品とを被覆する第2絶縁層と、
前記第2絶縁層上に積層され、前記電子部品と電気的に接続された第1配線層を含む第1配線構造と、を有し、
前記導電層と前記コア基板を含む厚さは、前記電子部品と同じ厚さに、又は前記電子部品よりも厚く形成されていることを特徴とする半導体パッケージ。 - 前記コア基板の前記第1面から前記第2面まで貫通して形成され、前記第1開口部の周囲に設けられた貫通孔を充填して形成された貫通電極と、
前記コア基板の第1面において、前記貫通電極の一端と電気的に接続され、且つ前記金属板と分離された第1配線パターンと、
前記コア基板の第2面において、前記貫通電極の他端と電気的に接続され、且つ前記導電層と分離された第2配線パターンと、
を有することを特徴とする請求項1に記載の半導体パッケージ。 - 前記第1絶縁層上に積層され、前記第1配線パターンと電気的に接続された第2配線層を含む第2配線構造を有し、
前記第2配線構造が有する最外層の第2配線層は、他の半導体パッケージと接続されるパッドを有することを特徴とする請求項2に記載の半導体パッケージ。 - 前記第1配線構造は、前記第1配線層と該第1配線層上に積層される層間絶縁層とが交互に積層された構造を有し、
前記第1絶縁層とは反対側の最外層の前記層間絶縁層は、補強材入りの絶縁性樹脂からなることを特徴とする請求項1〜3のいずれか1つに記載の半導体パッケージ。 - 第1面から前記第1面とは反対側の第2面まで貫通する第1開口部及び第2開口部を有し、補強材入りの絶縁性樹脂からなるコア基板と、
前記コア基板の第1面上において、内蔵される第1電子部品よりも薄く形成されるとともに、前記第2開口部の前記コア基板の第1面側の開口端を覆うように形成され、且つ前記コア基板の第1面の外縁を露出するとともに、該外縁及び前記第1開口部を除く前記コア基板の第1面を覆うように形成された第1金属板と、
前記コア基板の第2面上において、内蔵される第2電子部品よりも薄く形成されるとともに、前記第1開口部の前記コア基板の第2面側の開口端を覆うように形成され、且つ前記コア基板の第2面の外縁を露出するとともに、該外縁及び前記第2開口部を除く前記コア基板の第2面を覆うように形成された第2金属板と、
前記第2開口部に露出された前記第1金属板の第1面上に接合された前記第1電子部品と、
前記第1開口部に露出された前記第2金属板の第1面上に接合された前記第2電子部品と、
前記第1開口部を充填するとともに、前記コア基板の第1面の外縁と、前記第2電子部品と、前記第1金属板の前記第1面とは反対側の第2面と、前記第1金属板の側面とを被覆する第1絶縁層と、
前記第2開口部を充填するとともに、前記コア基板の第2面の外縁と、前記第1電子部品と、前記第2金属板の前記第1面とは反対側の第2面と、前記第2金属板の側面とを被覆する第2絶縁層と、
前記第2絶縁層上に積層され、前記第1電子部品と電気的に接続された第1配線層を含む第1配線構造と、
前記第1絶縁層上に積層され、前記第2電子部品と電気的に接続された第2配線層を含む第2配線構造と、
を有し、
前記第1金属板と前記コア基板を含む厚さは、前記第2電子部品と同じ厚さに、又は前記第2電子部品よりも厚く形成され、
前記第2金属板と前記コア基板を含む厚さは、前記第1電子部品と同じ厚さに、又は前記第1電子部品よりも厚く形成されていることを特徴とする半導体パッケージ。 - 前記コア基板の前記第1面から前記第2面まで貫通して形成され、前記第1開口部及び前記第2開口部の周囲に設けられた貫通孔を充填して形成された貫通電極と、
前記コア基板の第1面において、前記貫通電極の一端と電気的に接続され、且つ前記第1金属板と分離された第1配線パターンと、
前記コア基板の第2面において、前記貫通電極の他端と電気的に接続され、且つ前記第2金属板と分離された第2配線パターンと、
を有することを特徴とする請求項5に記載の半導体パッケージ。 - 請求項1〜6のいずれか1項に記載の半導体パッケージと、
前記半導体パッケージ上に積層された他の半導体パッケージと、
を有することを特徴とする半導体装置。 - コア基板の第1面に第1金属層が積層され、前記コア基板の前記第1面とは反対側の第2面に第2金属層が積層された構造体を準備する工程と、
前記第1金属層をパターニングし、内蔵される電子部品よりも薄く、且つ前記コア基板の第1面の外縁を露出するとともに、該外縁を除く前記コア基板の第1面を覆う金属板を形成する工程と、
前記第2金属層をパターニングし、厚さ方向に貫通する開口部を有し、前記コア基板の第2面の外縁を露出するとともに、該外縁を除く前記コア基板の第2面を覆う導電層を形成する工程と、
前記開口部に露出された前記コア基板を該コア基板の第2面側から除去し、前記コア基板に前記第1面から前記第2面まで貫通する第1開口部を形成する工程と、
前記第1開口部に露出された前記金属板の第1面上に前記電子部品を接合する工程と、
前記金属板の前記第1面とは反対側の第2面と、前記金属板の側面と、前記コア基板の第1面の外縁とを被覆する第1絶縁層を形成する工程と、
前記第1開口部を充填するとともに、前記コア基板の第2面の外縁と前記導電層と前記電子部品とを被覆する第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記電子部品と電気的に接続される配線層を含む配線構造を形成する工程と、を有し、
前記導電層と前記コア基板を含む厚さが、前記電子部品と同じ厚さに、又は前記電子部品よりも厚くなるように形成されることを特徴とする半導体パッケージの製造方法。 - 前記金属板を形成する工程及び前記導電層を形成する工程は、
前記第1開口部の周囲において、前記コア基板の前記第1面から前記第2面まで貫通する貫通孔を形成する工程と、
前記貫通孔内に貫通電極を形成する工程と、
前記第1金属層をパターニングし、前記金属板を形成するとともに、前記貫通電極の一端に接続され、且つ前記金属板と分離された第1配線パターンを形成する工程と、
前記第2金属層をパターニングし、前記導電層を形成するとともに、前記貫通電極の他端に接続され、且つ前記導電層と分離された第2配線パターンを形成する工程と、
を有することを特徴とする請求項8に記載の半導体パッケージの製造方法。 - 前記第1開口部を形成する工程の前に前記第1絶縁層を形成する工程が実施され、
前記第1絶縁層を形成する工程では、前記第1絶縁層上に該第1絶縁層の第1面の全面を被覆する支持体が積層され、
前記第2絶縁層を形成する工程の後であって前記配線構造を形成する工程の前に、前記支持体を除去する工程を有することを特徴とする請求項8又は9に記載の半導体パッケージの製造方法。 - コア基板の第1面に第1金属層が積層され、前記コア基板の前記第1面とは反対側の第2面に第2金属層が積層された構造体を準備する工程と、
前記第1金属層をパターニングし、内蔵される第1電子部品よりも薄く形成され、且つ前記コア基板の第1面の外縁を露出し、該外縁を除く前記コア基板の第1面を覆うとともに、厚さ方向に貫通する開口部を有する第1金属板を形成する工程と、
前記第2金属層をパターニングし、内蔵される第2電子部品よりも薄く形成され、且つ前記コア基板の第2面の外縁を露出し、該外縁を除く前記コア基板の第2面を覆うとともに、厚さ方向に貫通する開口部を有する第2金属板を形成する工程と、
前記第1金属板の開口部に露出された前記コア基板を該コア基板の第1面側から除去し、前記コア基板に厚さ方向に貫通する第1開口部を形成する工程と、
前記第1開口部に露出された前記第2金属板の第1面上に前記第2電子部品を接合する工程と、
前記第2金属板の開口部に露出された前記コア基板を該コア基板の第2面側から除去し、前記コア基板に厚さ方向に貫通する第2開口部を形成する工程と、
前記第2開口部に露出された前記第1金属板の第1面上に前記第1電子部品を接合する工程と、
前記第1開口部を充填するとともに、前記コア基板の第1面の外縁と、前記第2電子部品と、前記第1金属板の前記第1面とは反対側の第2面と、前記第1金属板の側面とを被覆する第1絶縁層を形成する工程と、
前記第2開口部を充填するとともに、前記コア基板の第2面の外縁と、前記第1電子部品と、前記第2金属板の前記第1面とは反対側の第2面と、前記第2金属板の側面とを被覆する第2絶縁層を形成する工程と、
前記第2絶縁層上に、前記第1電子部品と電気的に接続される第1配線層を含む第1配線構造を形成する工程と、
前記第1絶縁層上に、前記第2電子部品と電気的に接続される第2配線層を含む第2配線構造を形成する工程と、を有し、
前記第1金属板と前記コア基板を含む厚さは、前記第2電子部品と同じ厚さに、又は前記第2電子部品よりも厚く形成され、
前記第2金属板と前記コア基板を含む厚さは、前記第1電子部品と同じ厚さに、又は前記第1電子部品よりも厚く形成されることを特徴とする半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200488A JP6152254B2 (ja) | 2012-09-12 | 2012-09-12 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
US14/010,245 US8941230B2 (en) | 2012-09-12 | 2013-08-26 | Semiconductor package and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200488A JP6152254B2 (ja) | 2012-09-12 | 2012-09-12 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014056925A true JP2014056925A (ja) | 2014-03-27 |
JP2014056925A5 JP2014056925A5 (ja) | 2015-10-15 |
JP6152254B2 JP6152254B2 (ja) | 2017-06-21 |
Family
ID=50232446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012200488A Active JP6152254B2 (ja) | 2012-09-12 | 2012-09-12 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8941230B2 (ja) |
JP (1) | JP6152254B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150126133A (ko) * | 2014-05-02 | 2015-11-11 | 삼성전자주식회사 | 반도체 패키지 |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
KR20160111689A (ko) * | 2015-03-17 | 2016-09-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
KR20160132763A (ko) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 및 그 제조방법 |
WO2016203927A1 (ja) * | 2015-06-16 | 2016-12-22 | ソニー株式会社 | 複合型半導体装置およびその製造方法 |
KR20170059872A (ko) * | 2015-11-23 | 2017-05-31 | 삼성전기주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
KR20170106863A (ko) * | 2016-03-14 | 2017-09-22 | 삼성전기주식회사 | 전자 부품 패키지 및 그 제조방법 |
KR20170112372A (ko) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
KR20170112343A (ko) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | 전자부품 패키지 |
KR20180055570A (ko) * | 2016-11-17 | 2018-05-25 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
KR101912292B1 (ko) | 2017-12-15 | 2018-10-29 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
KR20190023285A (ko) * | 2017-08-28 | 2019-03-08 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10262949B2 (en) | 2015-05-11 | 2019-04-16 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
JP2019145673A (ja) * | 2018-02-21 | 2019-08-29 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US10410961B2 (en) | 2017-10-27 | 2019-09-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
KR20190107985A (ko) * | 2018-03-13 | 2019-09-23 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US10475748B2 (en) | 2017-10-31 | 2019-11-12 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10504836B2 (en) | 2018-02-09 | 2019-12-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10511080B2 (en) | 2017-08-18 | 2019-12-17 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
JP2020150246A (ja) * | 2019-03-12 | 2020-09-17 | 日月暘電子股▲ふん▼有限公司 | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 |
JP2021521655A (ja) * | 2019-02-26 | 2021-08-26 | ジョージア テック リサーチ コーポレイション | 埋込型半導体パッケージおよびその方法 |
CN113451292A (zh) * | 2021-08-09 | 2021-09-28 | 华天科技(西安)有限公司 | 一种高集成2.5d封装结构及其制造方法 |
Families Citing this family (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11131431B2 (en) | 2014-09-28 | 2021-09-28 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
KR101462770B1 (ko) * | 2013-04-09 | 2014-11-20 | 삼성전기주식회사 | 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지 |
KR102192356B1 (ko) * | 2013-07-29 | 2020-12-18 | 삼성전자주식회사 | 반도체 패키지 |
US9379041B2 (en) * | 2013-12-11 | 2016-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan out package structure |
JP5662551B1 (ja) * | 2013-12-20 | 2015-01-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9596751B2 (en) * | 2014-04-23 | 2017-03-14 | Kyocera Corporation | Substrate for mounting electronic element and electronic device |
US9653438B2 (en) * | 2014-08-21 | 2017-05-16 | General Electric Company | Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof |
JP6358431B2 (ja) | 2014-08-25 | 2018-07-18 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US9826630B2 (en) * | 2014-09-04 | 2017-11-21 | Nxp Usa, Inc. | Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof |
US10560989B2 (en) | 2014-09-28 | 2020-02-11 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
CN112197181A (zh) | 2014-09-28 | 2021-01-08 | 嘉兴山蒲照明电器有限公司 | 一种led直管灯 |
KR102274742B1 (ko) * | 2014-10-06 | 2021-07-07 | 삼성전자주식회사 | 패키지 온 패키지와 이를 포함하는 컴퓨팅 장치 |
TWI526129B (zh) * | 2014-11-05 | 2016-03-11 | Elite Material Co Ltd | Multilayer printed circuit boards with dimensional stability |
US10685904B2 (en) * | 2014-11-21 | 2020-06-16 | Delta Electronics, Inc. | Packaging device and manufacturing method thereof |
US10514134B2 (en) | 2014-12-05 | 2019-12-24 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
US9875997B2 (en) * | 2014-12-16 | 2018-01-23 | Qualcomm Incorporated | Low profile reinforced package-on-package semiconductor device |
US11028973B2 (en) | 2015-03-10 | 2021-06-08 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | Led tube lamp |
US11519565B2 (en) | 2015-03-10 | 2022-12-06 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED lamp and its power source module |
US9897265B2 (en) | 2015-03-10 | 2018-02-20 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | LED tube lamp having LED light strip |
KR101665242B1 (ko) * | 2015-03-20 | 2016-10-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
KR102065943B1 (ko) * | 2015-04-17 | 2020-01-14 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 및 그 제조 방법 |
US9929100B2 (en) * | 2015-04-17 | 2018-03-27 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US9659853B2 (en) | 2015-04-24 | 2017-05-23 | Advanced Semiconductor Engineering, Inc. | Double side via last method for double embedded patterned substrate |
KR101973425B1 (ko) * | 2015-05-11 | 2019-09-02 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
US9842789B2 (en) | 2015-05-11 | 2017-12-12 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10109588B2 (en) * | 2015-05-15 | 2018-10-23 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and package-on-package structure including the same |
US9837484B2 (en) | 2015-05-27 | 2017-12-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming substrate including embedded component with symmetrical structure |
JP6444269B2 (ja) * | 2015-06-19 | 2018-12-26 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US10115648B2 (en) * | 2015-11-23 | 2018-10-30 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and electronic device including the same |
US11035526B2 (en) | 2015-12-09 | 2021-06-15 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | LED tube lamp |
KR101922874B1 (ko) | 2015-12-21 | 2018-11-28 | 삼성전기 주식회사 | 전자 부품 패키지 |
KR102450576B1 (ko) | 2016-01-22 | 2022-10-07 | 삼성전자주식회사 | 전자 부품 패키지 및 그 제조방법 |
KR20170105809A (ko) | 2016-03-10 | 2017-09-20 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
JP6173611B1 (ja) * | 2016-04-27 | 2017-08-02 | 三菱電機株式会社 | 高周波回路 |
US9935068B2 (en) | 2016-06-21 | 2018-04-03 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US10043772B2 (en) | 2016-06-23 | 2018-08-07 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US10109617B2 (en) * | 2016-07-21 | 2018-10-23 | Samsung Electronics Co., Ltd. | Solid state drive package |
KR101994752B1 (ko) * | 2016-07-26 | 2019-07-01 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101947150B1 (ko) * | 2016-08-09 | 2019-02-12 | 주식회사 엘지화학 | 절연층 제조방법 및 다층인쇄회로기판 제조방법 |
KR101994750B1 (ko) * | 2016-08-22 | 2019-07-01 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10061967B2 (en) * | 2016-08-22 | 2018-08-28 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR101982044B1 (ko) * | 2016-08-31 | 2019-05-24 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102566996B1 (ko) * | 2016-09-09 | 2023-08-14 | 삼성전자주식회사 | FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지 |
US10068855B2 (en) * | 2016-09-12 | 2018-09-04 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package, method of manufacturing the same, and electronic device module |
US10600679B2 (en) | 2016-11-17 | 2020-03-24 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
KR101872619B1 (ko) * | 2016-11-17 | 2018-06-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10622340B2 (en) * | 2016-11-21 | 2020-04-14 | Samsung Electronics Co., Ltd. | Semiconductor package |
US11625523B2 (en) | 2016-12-14 | 2023-04-11 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips |
TW202404049A (zh) | 2016-12-14 | 2024-01-16 | 成真股份有限公司 | 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器 |
KR101963282B1 (ko) * | 2016-12-16 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101983186B1 (ko) | 2016-12-16 | 2019-05-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR101983188B1 (ko) | 2016-12-22 | 2019-05-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102351676B1 (ko) * | 2017-06-07 | 2022-01-17 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US10447274B2 (en) | 2017-07-11 | 2019-10-15 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells |
US10957679B2 (en) | 2017-08-08 | 2021-03-23 | iCometrue Company Ltd. | Logic drive based on standardized commodity programmable logic semiconductor IC chips |
US10818627B2 (en) * | 2017-08-29 | 2020-10-27 | Advanced Semiconductor Engineering, Inc. | Electronic component including a conductive pillar and method of manufacturing the same |
US10630296B2 (en) | 2017-09-12 | 2020-04-21 | iCometrue Company Ltd. | Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells |
KR101901713B1 (ko) * | 2017-10-27 | 2018-09-27 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
TWI736780B (zh) | 2017-10-31 | 2021-08-21 | 台灣積體電路製造股份有限公司 | 晶片封裝及其形成方法 |
KR101963292B1 (ko) * | 2017-10-31 | 2019-03-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US11322449B2 (en) * | 2017-10-31 | 2022-05-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with fan-out structures |
KR101942744B1 (ko) * | 2017-11-03 | 2019-01-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 |
EP3481162B1 (en) * | 2017-11-06 | 2023-09-06 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions |
US10608642B2 (en) | 2018-02-01 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells |
EP3522685B1 (en) | 2018-02-05 | 2021-12-08 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Metallic layer as carrier for component embedded in cavity of component carrier |
US10623000B2 (en) | 2018-02-14 | 2020-04-14 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips |
US10797017B2 (en) * | 2018-03-20 | 2020-10-06 | Unimicron Technology Corp. | Embedded chip package, manufacturing method thereof, and package-on-package structure |
US10608638B2 (en) | 2018-05-24 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips |
KR102111302B1 (ko) * | 2018-07-27 | 2020-05-15 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US11270920B2 (en) | 2018-08-14 | 2022-03-08 | Medtronic, Inc. | Integrated circuit package and method of forming same |
US10892011B2 (en) | 2018-09-11 | 2021-01-12 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells |
US11309334B2 (en) | 2018-09-11 | 2022-04-19 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells |
US10790162B2 (en) | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US10937762B2 (en) | 2018-10-04 | 2021-03-02 | iCometrue Company Ltd. | Logic drive based on multichip package using interconnection bridge |
EP3633721A1 (en) | 2018-10-04 | 2020-04-08 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with face-up and face-down embedded components |
US11616046B2 (en) | 2018-11-02 | 2023-03-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
US11211334B2 (en) | 2018-11-18 | 2021-12-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
KR102586888B1 (ko) * | 2018-11-27 | 2023-10-06 | 삼성전기주식회사 | 반도체 패키지 |
KR102595864B1 (ko) * | 2018-12-07 | 2023-10-30 | 삼성전자주식회사 | 반도체 패키지 |
KR102671978B1 (ko) * | 2019-02-11 | 2024-06-05 | 삼성전기주식회사 | 인쇄회로기판 |
US11600590B2 (en) * | 2019-03-22 | 2023-03-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and semiconductor package |
EP3723459A1 (en) | 2019-04-10 | 2020-10-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with high passive intermodulation (pim) performance |
US10903169B2 (en) | 2019-04-30 | 2021-01-26 | Advanced Semiconductor Engineering, Inc. | Conductive structure and wiring structure including the same |
US10985154B2 (en) | 2019-07-02 | 2021-04-20 | iCometrue Company Ltd. | Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits |
US11227838B2 (en) | 2019-07-02 | 2022-01-18 | iCometrue Company Ltd. | Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits |
CN110310895B (zh) * | 2019-07-31 | 2024-06-21 | 中国电子科技集团公司第五十八研究所 | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 |
US11887930B2 (en) | 2019-08-05 | 2024-01-30 | iCometrue Company Ltd. | Vertical interconnect elevator based on through silicon vias |
US11393805B2 (en) * | 2019-08-29 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor packages |
US11637056B2 (en) | 2019-09-20 | 2023-04-25 | iCometrue Company Ltd. | 3D chip package based on through-silicon-via interconnection elevator |
US11521958B2 (en) * | 2019-11-05 | 2022-12-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package with conductive pillars and reinforcing and encapsulating layers |
KR20210073802A (ko) * | 2019-12-11 | 2021-06-21 | 삼성전기주식회사 | 전자부품 내장기판 |
US11600526B2 (en) | 2020-01-22 | 2023-03-07 | iCometrue Company Ltd. | Chip package based on through-silicon-via connector and silicon interconnection bridge |
KR102664267B1 (ko) * | 2020-02-20 | 2024-05-09 | 삼성전자주식회사 | 반도체 패키지 |
US11791281B2 (en) * | 2020-03-19 | 2023-10-17 | Advanced Semiconductor Engineering, Inc. | Package substrate and method for manufacturing the same |
KR20220013703A (ko) * | 2020-07-27 | 2022-02-04 | 삼성전기주식회사 | 전자부품 내장기판 |
KR20220042765A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이를 포함하는 시스템, 및 이의 제조 방법 |
KR20230040813A (ko) * | 2021-09-16 | 2023-03-23 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
US20230137998A1 (en) * | 2021-11-03 | 2023-05-04 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing electronic devices |
JP2023071300A (ja) * | 2021-11-11 | 2023-05-23 | 新光電気工業株式会社 | 半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
JP2006013519A (ja) * | 2004-06-28 | 2006-01-12 | Agere Systems Inc | 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 |
JP2006510233A (ja) * | 2002-12-13 | 2006-03-23 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 |
WO2007069789A1 (ja) * | 2005-12-16 | 2007-06-21 | Ibiden Co., Ltd. | 多層プリント配線板およびその製造方法 |
JP2008047917A (ja) * | 2006-08-17 | 2008-02-28 | Samsung Electro Mech Co Ltd | 電子部品内蔵型多層印刷配線基板及びその製造方法 |
JP2009295949A (ja) * | 2008-06-04 | 2009-12-17 | Samsung Electro Mech Co Ltd | 電子部品内装型プリント基板及びその製造方法 |
JP2012084891A (ja) * | 2010-10-12 | 2012-04-26 | Ibiden Co Ltd | 配線基板及びその製造方法 |
JP2012151372A (ja) * | 2011-01-20 | 2012-08-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI328423B (en) | 2007-09-14 | 2010-08-01 | Unimicron Technology Corp | Circuit board structure having heat-dissipating structure |
JP5262188B2 (ja) * | 2008-02-29 | 2013-08-14 | 富士通株式会社 | 基板 |
JP4489821B2 (ja) | 2008-07-02 | 2010-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP5581519B2 (ja) | 2009-12-04 | 2014-09-03 | 新光電気工業株式会社 | 半導体パッケージとその製造方法 |
US8736065B2 (en) * | 2010-12-22 | 2014-05-27 | Intel Corporation | Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same |
JP2012256675A (ja) * | 2011-06-08 | 2012-12-27 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びその製造方法 |
US10049964B2 (en) * | 2012-03-23 | 2018-08-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units |
JP2014032978A (ja) * | 2012-07-31 | 2014-02-20 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及び配線板 |
-
2012
- 2012-09-12 JP JP2012200488A patent/JP6152254B2/ja active Active
-
2013
- 2013-08-26 US US14/010,245 patent/US8941230B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
JP2006510233A (ja) * | 2002-12-13 | 2006-03-23 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 |
JP2006013519A (ja) * | 2004-06-28 | 2006-01-12 | Agere Systems Inc | 電気めっきを使用して形成される集積回路パッケージを処理するための方法およびそれから作成された装置 |
WO2007069789A1 (ja) * | 2005-12-16 | 2007-06-21 | Ibiden Co., Ltd. | 多層プリント配線板およびその製造方法 |
JP2008047917A (ja) * | 2006-08-17 | 2008-02-28 | Samsung Electro Mech Co Ltd | 電子部品内蔵型多層印刷配線基板及びその製造方法 |
JP2009295949A (ja) * | 2008-06-04 | 2009-12-17 | Samsung Electro Mech Co Ltd | 電子部品内装型プリント基板及びその製造方法 |
JP2012084891A (ja) * | 2010-10-12 | 2012-04-26 | Ibiden Co Ltd | 配線基板及びその製造方法 |
JP2012151372A (ja) * | 2011-01-20 | 2012-08-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150126133A (ko) * | 2014-05-02 | 2015-11-11 | 삼성전자주식회사 | 반도체 패키지 |
KR102250997B1 (ko) * | 2014-05-02 | 2021-05-12 | 삼성전자주식회사 | 반도체 패키지 |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
KR101927572B1 (ko) * | 2015-03-17 | 2018-12-10 | 앰코테크놀로지코리아(주) | 반도체 디바이스 및 그 제조 방법 |
KR20160111689A (ko) * | 2015-03-17 | 2016-09-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US10262949B2 (en) | 2015-05-11 | 2019-04-16 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
US10256200B2 (en) | 2015-05-11 | 2019-04-09 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
KR102002071B1 (ko) * | 2015-05-11 | 2019-07-22 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 및 그 제조방법 |
KR20160132763A (ko) * | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 및 그 제조방법 |
US10199337B2 (en) | 2015-05-11 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
WO2016203927A1 (ja) * | 2015-06-16 | 2016-12-22 | ソニー株式会社 | 複合型半導体装置およびその製造方法 |
KR20170059872A (ko) * | 2015-11-23 | 2017-05-31 | 삼성전기주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
KR102003389B1 (ko) * | 2015-11-23 | 2019-07-24 | 삼성전자주식회사 | 전자부품 패키지 및 이를 포함하는 전자기기 |
KR102019351B1 (ko) * | 2016-03-14 | 2019-09-09 | 삼성전자주식회사 | 전자 부품 패키지 및 그 제조방법 |
US10340153B2 (en) | 2016-03-14 | 2019-07-02 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing same |
KR20170106863A (ko) * | 2016-03-14 | 2017-09-22 | 삼성전기주식회사 | 전자 부품 패키지 및 그 제조방법 |
US10020272B2 (en) | 2016-03-31 | 2018-07-10 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package |
KR102045235B1 (ko) * | 2016-03-31 | 2019-11-15 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
US10304791B2 (en) | 2016-03-31 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package |
KR20170112372A (ko) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
US10734335B2 (en) | 2016-03-31 | 2020-08-04 | Samsung Electronics Co., Ltd. | Electronic component package |
KR102052899B1 (ko) * | 2016-03-31 | 2019-12-06 | 삼성전자주식회사 | 전자부품 패키지 |
KR20170112343A (ko) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | 전자부품 패키지 |
US10217631B2 (en) | 2016-11-17 | 2019-02-26 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR20180055570A (ko) * | 2016-11-17 | 2018-05-25 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR102004801B1 (ko) * | 2016-11-17 | 2019-07-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ファン−アウト半導体パッケージ |
US10511080B2 (en) | 2017-08-18 | 2019-12-17 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR102029535B1 (ko) * | 2017-08-28 | 2019-10-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
KR20190023285A (ko) * | 2017-08-28 | 2019-03-08 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10685929B2 (en) | 2017-08-28 | 2020-06-16 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US10410961B2 (en) | 2017-10-27 | 2019-09-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
US10475748B2 (en) | 2017-10-31 | 2019-11-12 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
KR101912292B1 (ko) | 2017-12-15 | 2018-10-29 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지 |
US11195790B2 (en) | 2018-02-09 | 2021-12-07 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US10504836B2 (en) | 2018-02-09 | 2019-12-10 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
JP2019145673A (ja) * | 2018-02-21 | 2019-08-29 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP7046639B2 (ja) | 2018-02-21 | 2022-04-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US10748856B2 (en) | 2018-03-13 | 2020-08-18 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package |
KR102071457B1 (ko) * | 2018-03-13 | 2020-01-30 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR20190107985A (ko) * | 2018-03-13 | 2019-09-23 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
US11515265B2 (en) | 2018-03-13 | 2022-11-29 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
JP2021521655A (ja) * | 2019-02-26 | 2021-08-26 | ジョージア テック リサーチ コーポレイション | 埋込型半導体パッケージおよびその方法 |
JP2020150246A (ja) * | 2019-03-12 | 2020-09-17 | 日月暘電子股▲ふん▼有限公司 | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 |
US11277917B2 (en) | 2019-03-12 | 2022-03-15 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure, embedded type panel substrate and manufacturing method thereof |
JP7037521B2 (ja) | 2019-03-12 | 2022-03-16 | 日月光半導体製造股▲ふん▼有限公司 | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 |
CN113451292A (zh) * | 2021-08-09 | 2021-09-28 | 华天科技(西安)有限公司 | 一种高集成2.5d封装结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8941230B2 (en) | 2015-01-27 |
JP6152254B2 (ja) | 2017-06-21 |
US20140070396A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6152254B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP5977051B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6752553B2 (ja) | 配線基板 | |
US9078384B2 (en) | Wiring substrate and method of manufacturing the same | |
JP5851211B2 (ja) | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 | |
JP5703010B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5987314B2 (ja) | プリント配線板 | |
JP2015162607A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2013254830A (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
KR102356811B1 (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
JP2012004440A5 (ja) | ||
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP7265877B2 (ja) | 配線基板 | |
US20190013263A1 (en) | Wiring board and semiconductor package | |
JP6343058B2 (ja) | 配線基板及び配線基板の製造方法 | |
KR101340349B1 (ko) | 패키지 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150826 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170529 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6152254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |