KR20170106863A - 전자 부품 패키지 및 그 제조방법 - Google Patents

전자 부품 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20170106863A
KR20170106863A KR1020160030542A KR20160030542A KR20170106863A KR 20170106863 A KR20170106863 A KR 20170106863A KR 1020160030542 A KR1020160030542 A KR 1020160030542A KR 20160030542 A KR20160030542 A KR 20160030542A KR 20170106863 A KR20170106863 A KR 20170106863A
Authority
KR
South Korea
Prior art keywords
frame
protective layer
electronic component
wiring portion
layer
Prior art date
Application number
KR1020160030542A
Other languages
English (en)
Other versions
KR102019351B1 (ko
Inventor
김홍원
정태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160030542A priority Critical patent/KR102019351B1/ko
Priority to US15/352,668 priority patent/US10340153B2/en
Publication of KR20170106863A publication Critical patent/KR20170106863A/ko
Application granted granted Critical
Publication of KR102019351B1 publication Critical patent/KR102019351B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시 형태에 따른 전자 부품 패키지는 배선부와, 상기 배선부 상에 배치되며 관통 홀을 갖는 프레임과, 상기 관통 홀에서 상기 배선부 상에 배치된 전자 부품 및 상기 배선부와 상기 프레임 사이에 형성되며, 상기 프레임에 결합되어 상기 프레임을 보호하는 보호층을 포함한다.

Description

전자 부품 패키지 및 그 제조방법 {ELECTRONIC COMPONENT PACKAGE AND MANUFACTRUING METHOD OF THE SAME}
본 발명은 전자 부품 패키지 및 그 제조방법에 관한 것이다.
전자 부품 패키지란 전자 부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 메인 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자 부품을 보호하기 위한 패키지 기술을 의미한다. 한편, 최근 전자 부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자 부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자 부품의 전극 패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
본 발명의 일 목적은 전자 부품 패키지에 있어서, 구조적 안정성과 신뢰성을 향상을 도모하며 나아가, 제조 과정에서 수율 저하를 저감하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 형태를 통하여 전자 부품 패키지의 신규한 구조를 제안하고자 하며, 구체적으로, 배선부와, 상기 배선부 상에 배치되며 관통 홀을 갖는 프레임과, 상기 관통 홀에서 상기 배선부 상에 배치된 전자 부품 및 상기 배선부와 상기 프레임 사이에 형성되며, 상기 프레임에 결합되어 상기 프레임을 보호하는 보호층을 포함하는 형태이다.
일 예에서, 상기 보호층은 금속 재질로 이루어질 수 있다.
일 예에서, 상기 보호층은 상기 전자 부품과 전기적으로 분리될 수 있다.
일 예에서, 상기 보호층은 상기 프레임의 하면에 부착되며, 상기 프레임에 대응하는 형상을 가질 수 있다.
일 예에서, 상기 보호층은 상기 프레임의 하면에만 형성된 형태일 수 있다.
일 예에서, 상기 보호층은 상기 프레임의 하면에 부착되며, 상기 프레임보다 좁은 폭을 가질 수 있다.
일 예에서, 상기 전자 부품은 상기 배선부를 향하는 전극 패드를 포함하며, 상기 전극 패드와 상기 보호층은 동일한 레벨에 위치할 수 있다.
일 예에서, 상기 보호층은 두께 방향으로 관통되도록 형성된 홀을 포함할 수 있다.
일 예에서, 상기 홀은 복수 개 구비되며, 상기 복수 홀은 규칙적으로 배열될 수 있다.
일 예에서, 상기 프레임은 이를 관통하여 상기 배선부와 전기적으로 연결된 도전성 비아를 포함할 수 있다.
일 예에서, 상기 보호층은 금속 재질로 이루어지며, 상기 프레임의 도전성 비아는 상기 보호층과 접촉하지 않는 형태일 수 있다.
일 예에서, 상기 보호층은 금속 재질로 이루어지며, 상기 프레임의 도전성 비아는 상기 보호층과 접촉하는 형태일 수 있다.
일 예에서, 상기 보호층은 복수의 영역으로 분리된 형태일 수 있다.
일 예에서, 상기 배선부는 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함할 수 있다.
일 예에서, 적어도 상기 관통 홀의 일부를 충진하여 상기 전자 부품을 봉합하는 봉합재를 더 포함할 수 있다.
일 예에서, 상기 봉합재는 이를 관통하여 상기 배선부와 전기적으로 연결된 도전성 비아를 포함할 수 있다.
본 발명의 일 실시 형태에서 제안하는 전자 부품 패키지를 사용함으로써 구조적 안정성과 신뢰성이 확보될 수 있으며, 전자 부품 패키지 제조 과정에서 발생하는 불량률이 현저히 감소될 수 있다.
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4 및 6은 는 변형된 형태에서 채용될 수 있는 보호층을 나타낸다.
도 5는 도 3의 실시 형태에서 채용된 보호층을 개략적으로 나타내는 평면도이다.
도 7 내지 10은 본 발명의 일 실시 형태에 따른 전자 부품 패키지의 제조방법을 설명하기 위한 개략적인 단면도이다.
도 11 내지 13은 본 발명의 다른 실시 형태에 따른 전자 부품 패키지를 나타낸다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다. 도면을 참조하면, 전자 기기(1000)는 메인 보드(1010)를 수용한다. 메인 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자 부품 패키지의 예를 개략적으로 도시한다. 전자 부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인 보드(1110)가 수용되어 있으며, 상기 메인 보드(1110)에는 다양한 전자 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 상기 전자 부품(1120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자 부품 패키지(100A)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자 부품 패키지 및 그 제조방법
도 3은 전자 부품 패키지의 일례를 개략적으로 나타내는 단면도이다. 도 5는 도 3의 실시 형태에서 채용된 보호층을 개략적으로 나타내는 평면도이다. 그리고 도 4 및 6은 변형된 형태에서 채용될 수 있는 보호층을 개략적으로 나타낸다.
본 실시 형태에 따른 전자 부품 패키지(100)는 주요 구성 요소로서 배선부(110), 프레임(120), 전자 부품(130), 보호층(140) 등을 포함하며, 이하, 각 구성 요소들을 설명한다.
배선부(110)는 전자 부품(130)의 배치 영역을 제공하며 일 예로서 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)를 포함하여 구성될 수 있으며. 도시하지는 않았지만, 메모리나 수동 소자 등의 추가적인 전자 부품과 접속될 수 있다. 이 경우, 필요에 따라 도 3의 도시된 형태보다 더 많은 수의 절연층(111), 도전성 패턴(112) 및 도전성 비아(113)가 배선부(110)에 구비될 수 있다.
절연층(111)에 포함될 수 있는 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또한, 절연 물질로서 광 경화성 물질(PID)을 사용하는 경우 절연층(111)을 보다 얇게 형성할 수 있고, 미세 패턴을 보다 용이하게 구현할 수 있다. 배선부(110)에서 각 층을 이루는 절연층(111)은 서로 동일한 물질로 이루어질 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 절연층(111)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각 층은 도전성 패턴(112)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 도전성 패턴(112)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
도전성 패턴(112)은 배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전기 전도성 물질을 사용할 수 있다. 도전성 패턴(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드 패턴, 파워 패턴, 신호 패턴 등의 역할을 수행할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부 접속 단자 패드 등의 역할을 수행할 수 있다. 도전성 패턴(112)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
도전성 비아(113)는 서로 다른 층에 형성된 도전성 패턴(112) 등을 서로 전기적으로 연결되도록 하며, 그 결과 패키지(100) 내에 전기적 경로를 형성시킨다. 도전성 비아(113) 역시 형성 물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 또는 이들의 합금 등의 전도성 물질을 사용할 수 있다. 도전성 비아(113) 역시 전도성 물질로 완전히 충전될 수 있으며, 또는 전도성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
프레임(120)은 배선부(110) 상에 배치되어 패키지(100)의 지지나 강성 유지 등의 기능을 위하여 제공될 수 있다. 프레임(120)은 전자 부품(130)을 배치하기 위한 관통 홀(도 5에서 C로 표시된 영역)을 갖는데, 이러한 관통 홀(C)은 전자 부품(130)을 둘러싸는 내벽에 의하여 형성될 수 있다.
프레임(120)을 구성하는 물질은 특별히 제한되지는 아니하며, 몰딩 수지나 프리프레그(prepreg), 나아가서는 금속, 세라믹 계열의 물질을 이용할 수 있다. 이 경우, 패키지(100)의 휨(warpage)을 완화하기 위하여 프레임(120)은 상대적으로 높은 모듈러스를 갖는 물질을 이용할 수 있으며, 예컨대, 봉합재(150)보다 높은 강성을 가질 수 있다.
전자 부품(130)은 배선부(110)의 관통 홀에서 배리어층(133) 상에 배치되며, 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또한, 전자 부품(130)은 수백 내지 수백만 개 이상의 소자가 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC) 칩일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지 된 전자 부품일 수도 있다. 집적회로 칩은, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 이 경우, 도 3에서는 배선부(110) 상에 1개의 전자 부품(130)이 실장된 형태를 나타내고 있지만 2개 이상의 부품이 사용될 수도 있을 것이다.
또한, 도 3에 도시된 형태와 같이, 전자 부품(130)은 일면, 즉, 활성면에 형성된 전극 패드(131)를 포함하며, 전극 패드(131)는 배선부(110)를 향하도록 배치되어 배선부(110)와 전기적으로 접속될 수 있다.
보호층(140)은 배선부(110)와 프레임(120) 사이에 형성되며, 프레임(120)에 결합되어 이를 보호하는 기능을 한다. 구체적으로, 보호층(140)은 패키지(100)의 제조과정에서 프레임(120)을 보호하며, 후술할 바와 같이, 프레임(120)으로부터 서포트를 분리하는 공정 등에서 프레임(120)에 생길 수 있는 표면 손상을 방지하기 위하여 제공된다. 프레임(120)의 표면에 홈과 같은 손상이 발생하는 경우 배선부(110) 등의 불량을 일으킬 수 있으므로, 본 실시 형태에서는 프레임(120) 하면에 보호층(140)을 따로 형성하여 둠으로써 패키지(100)의 수율, 구조적 안정성, 신뢰성 등을 향상하고자 하였다. 이 경우, 본 실시 형태에서는 프레임(120)으로부터 서포트를 제거한 후 그 제거된 면에 배선부(110)를 형성하는 점에서, 보호층(140)은 프레임(120)과 배선부(110)의 사이, 즉, 도 3을 기준으로 프레임(120)의 하면에만 형성될 수 있으며, 다만, 경우에 따라 보호층(140)의 형성 범위는 확장 또는 축소될 수 있을 것이다.
이러한 기능을 얻기 위한 하나의 방법으로서, 보호층(140)은 금속 재질로 형성할 수 있으며, 예컨대, 구리(Cu) 박막을 프레임(120)의 일 표면에 부착하여 보호층(140)을 얻을 수 있다. 다만, 본 발명에서 제안하는 기술적 사상을 해치지 않는 범위라면 보호층(140)을 이루는 물질이나 형성 방법 등은 다양하게 변형될 수 있을 것이다. 이 경우, 충실한 보호 기능을 수행하기 위한 예로서, 도 3 및 도 5에 도시된 형태와 같이, 보호층(140)은 프레임(120)의 하면에 부착되며, 프레임(120)에 대응하는 형상을 가실 수 있다. 이에 따라, 본 실시 형태에서는 도 5에서 볼 수 있듯이 보호층(140)에도 관통 홀(C)이 형성된다. 이 경우, 도 4에 도시된 변형 예와 같이, 보호층(140)은 프레임(120)보다 좁은 폭을 갖도록 형성될 수 있으며, 이러한 형태로부터 제조 공정 시 보호층(140)과 프레임(120)의 핸들링이 보다 용이해질 수 있다.
상술한 바와 같이 보호층(140)의 주된 목적은 프레임(120) 등을 보호하는 것이기 때문에 보호층(140)은 금속 재질로 이루어진다고 하더라도 배선 기능을 수행하지 않을 수 있다. 즉, 보호층(140)은 전자 부품(130) 등과 전기적으로 분리된 형태로 제공될 수 있다. 다만, 후술할 바와 같이, 필요에 따라 보호층(140)은 전자 부품(130)과 전기적으로 연결될 수도 있을 것이며, 이 경우, 보호층(140)과 배선부(110) 등의 형태는 적절히 변경될 수 있을 것이다.
도 3에 도시된 형태와 같이, 보호층(140)과 전자 부품(130)의 전극 패드(131)는 동일한 레벨에 위치하도록 배치될 수 있다. 이러한 형태에 의하여, 프레임(120), 관통 홀, 전자 부품(130) 등의 영역에서 두께의 편차를 최소화할 수 있으며, 나아가 봉합재(150)의 누설 방지할 수 있다.
한편, 보호층(140)에는 후속되는 공정, 예컨대, 도금 공정에서 가스의 방출 경로 등으로 제공되는 홀이 구비될 수 있다. 즉, 도 6의 변형된 예에서 볼 수 있듯이, 보호층(140`)은 두께 방향으로 관통되도록 형성된 홀(141)을 포함하며, 이러한 홀(141)은 복수 개 구비될 수 있다. 또한, 복수의 홀(141)은 규칙적으로 배열될 수 있으며, 예컨대, 격자 형태를 이루도록 배열될 수 있다. 보호층(140`)에 구비된 홀(141)에 의하여 도금 등의 공정 시에 발생하는 가스가 원활히 배출될 수 있으므로, 이에 의하여 블리스터(blister) 등의 발생이 저감될 수 있다.
도 3을 참조하여 패키지(100)에 포함되는 다른 구성 요소들을 설명하면, 우선, 봉합재(150)는 전자 부품(130) 등을 보호하기 위한 것으로서 프레임(120)의 관통 홀의 적어도 일부를 충진하여 전자 부품(130)을 봉합하며, 이 경우, 도 3에 도시된 형태와 같이 전자 부품(130)과 봉합재(150)를 덮도록 형성될 수 있다. 봉합재(150)는 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF, FR-4, BT, PID 수지 등이 사용될 수 있다. 또한, 봉합재(150)는 미경화 상태의 수지 필름을 배선부(110)와 프레임(120) 상에 적층한 후 경화하는 방법 등을 이용하여 얻어질 수 있으며, 이러한 방법 외에도 EMC 등의 공지의 몰딩 방식을 사용할 수 있음은 물론이다.
봉합재(150)에는 전자파 차단을 위하여 필요에 따라 전도성 입자가 포함될 수 있다. 전도성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
도 3을 기준으로 배선부(110)의 하부에는 외부층(160) 및 접속 단자(170)가 구비될 수 있다. 외부층(160)은 배선부(110) 등을 물리적, 화학적 영향 등으로부터 보호하는 기능을 수행하며, 도전성 패턴(112) 중 적어도 일부를 노출시키는 개구부를 가질 수 있다. 외부층(160)을 형성하는 물질은 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 절연층(111)과 동일한 물질을 사용할 수도 있으며, 또한, 외부층(160)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다.
접속 단자(170)는 전자 부품 패키지(100)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성으로 제공될 수 있으며, 예를 들면, 전자 부품 패키지(100)는 접속 단자(170)를 통하여 전자 기기의 메인 보드에 실장 된다. 접속 단자(170)는 전도성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pd), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 접속 단자(170)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자는 다중층 또는 단일층으로 형성될 수 있다. 다중 층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일 층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
한편, 접속 단자(170) 중 일부는 팬-아웃(fan-out) 영역에 배치될 수 있다. 팬-아웃(fan-out) 영역이란 전자 부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자 부품 패키지(100)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 접속 (3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
이하, 본 발명의 상술한 구조를 갖는 전자 부품 패키지의 제조방법을 설명한다. 제조방법에 대한 설명을 통하여 상술한 실시 예 또는 변형된 예에 따른 패키지 구조가 더욱 명확히 이해될 수 있을 것이다.
도 7 내지 10은 본 발명의 일 실시 형태에 따른 전자 부품 패키지의 제조방법을 설명하기 위한 개략적인 단면도이다.
우선, 도 7에 도시된 형태와 같이, 서포트(180) 상에 관통 홀(C)을 갖는 프레임(120)을 배치하며, 관통 홀(C)에 전자 부품(130)을 배치한다. 이 경우, 프레임(120)에서 서포트(180)를 향하는 면, 도 7을 기준으로 하면에는 보호층(140)이 형성된다. 서포트(180)는 배선부(110)를 형성하기 전 관통 홀(C)에 전자 부품(130)을 배치하기 위하여 제공될 수 있으며, 이러한 기능을 수행할 수 있는 캐리어 테이프 등을 이용할 수 있다. 서포트(180)에 의하여 전자 부품(130)의 전극 패드(131)와 보호층(140)은 동일한 레벨에 위치할 수 있다. 그리고 프레임(120)과 보호층(140)의 경우, 일 예로서, 한면에만 구리층이 형성되어 있는 CCL (Copper Clad Laminate)을 이용하여 얻을 수 있으며, 다만, 보호층(140)은 프레임(120)의 상하면 모두에 형성되어 있을 수도 있을 것이다. 또한, 프레임(120)에 형성되는 관통 홀(C)의 경우, 레이저 가공이나 샌드 블라스트 공정을 이용하여 얻어질 수 있으며, 이 경우, 프레임(120) 상에는 관통 홀에 대응하는 영역을 노출시키는 마스크 패턴을 형성할 수 있을 것이다.
다음으로, 도 8에 도시된 형태와 같이, 관통 홀(C)을 충진하여 전자 부품(130)을 덮도록 봉합재(150)를 형성한다. 봉합재(150)의 형성 방법은 PPG, ABF 등의 시트를 적층하거나 몰딩 공정 등을 이용할 수 있다.
다음으로, 도 9에 도시된 형태와 같이, 서포트(180)를 프레임(120) 등으로부터 제거한다. 도 10의 도시된 비교 예(보호층이 없는 경우)에서 볼 수 있듯이 캐리어 테이프 등의 형태인 서포트(180)를 분리하는 경우 프레임(120)에는 딤플(D)과 같은 표면 손상이 발생할 수 있으며, 이에 따라 패키지의 구조적 안정성과 신뢰성이 저하되고 제조 수율도 떨어지게 된다. 이러한 문제를 고려하여 본 실시 형태에서는 보호층(140)에 의하여 프레임(120)의 표면 손상이 발생하지 않도록 하였다.
다음으로, 서포트(180)가 제거된 영역에 배선부(110)를 형성하여 도 3에 도시된 구조의 패키지(100)를 구현할 수 있다. 배선부(110)를 구현하기 위하여 절연층(111), 도전성 패턴(112), 도전성 비아(113)를 의도하는 형상에 맞게 형성하며, 이를 필요한 횟수만큼 반복할 수 있다. 구체적으로, 절연층(111)을 형성하는 방법은 공지의 방법으로 가능하며, 예를 들면, 라미네이션 한 후 경화하는 방법, 도포 및 경화 방법 등으로 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도 11 내지 13을 참조하여 본 발명의 다른 실시 형태에 따른 전자 부품 패키지를 설명한다. 도 11의 실시 형태의 경우, 전자 부품 패키지(200)는 앞선 실시 형태와 마찬가지로 절연층(211), 도전성 패턴(212) 및 도전성 비아(213)를 갖는 배선부(210), 프레임(220), 전극 패드(231)를 갖는 전자 부품(230), 보호층(240), 봉합재(250), 외부층(260) 및 접속 단자(270)를 포함하며, 프레임(220)에도 배선부(210)와 전기적으로 연결될 수 있는 도전성 비아(221)가 구비된다. 프레임(220)의 도전성 비아(221)는 패키지(200)의 상하부 전기 연결을 위하여 제공될 수 있으며, 이에 따라 봉합재(250) 상부에도 추가적인 전자 부품이나 수동 소자 등을 배치함으로써, 패키지 온 패키지(Package on Package) 등을 구현할 수 있다. 이 경우, 이러한 전기 연결을 위하여 봉합재(250)에는 상부에 형성된 도전성 패턴(251)과 배선부(210)와 전기적으로 연결될 수 있는 도전성 비아(252)를 포함할 수 있다.
한편, 도 11에 도시된 형태에서 볼 수 있듯이, 금속 재질 등으로 이루어진 보호층(240)은 프레임(220)의 도전성 비아(221)와는 접촉하지 않는 형태일 수 있으며, 이 경우, 보호층(240)은 전자 부품(230)과는 전기적으로 분리될 수 있다.
이와 달리, 도 12 및 도 13에 도시된 형태와 같이, 변형된 구조를 갖는 보호층(240`)의 경우, 프레임(220)의 도전성 비아(221)와 접촉하는 형태로 제공될 수 있다. 이 경우, 도 13에서 볼 수 있듯이, 전기적으로 분리되도록 보호층(240`)은 복수의 영역(본 실시 형태에서는 2개의 영역)으로 분리될 수 있으며, 각각의 영역은 서로 다른 도전성 비아(221)와 접속될 수 있다. 이와 같이 도 12 및 도 13의 실시 형태에서는 보호층(240`)이 전자 부품(230)과 전기적으로 연결되어 배선 기능 등을 수행할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200: 전자 부품 패키지
110, 210: 배선부
111, 211: 절연층
112, 212, 251: 도전성 패턴
113, 213, 221, 252: 도전성 비아
120, 220: 프레임
130, 230: 전자 부품
131, 231: 전극 패드
140, 140`, 240, 240`: 보호층
150, 250: 봉합재
160, 260: 외부층
170, 270: 접속 단자
180: 서포트

Claims (16)

  1. 배선부;
    상기 배선부 상에 배치되며 관통 홀을 갖는 프레임;
    상기 관통 홀에서 상기 배선부 상에 배치된 전자 부품; 및
    상기 배선부와 상기 프레임 사이에 형성되며, 상기 프레임에 결합되어 상기 프레임을 보호하는 보호층;
    을 포함하는 전자 부품 패키지.
  2. 제1항에 있어서,
    상기 보호층은 금속 재질로 이루어진 것을 특징으로 하는 전자 부품 패키지.
  3. 제2항에 있어서,
    상기 보호층은 상기 전자 부품과 전기적으로 분리된 것을 특징으로 하는 전자 부품 패키지.
  4. 제1항에 있어서,
    상기 보호층은 상기 프레임의 하면에 부착되며, 상기 프레임에 대응하는 형상을 갖는 것을 특징으로 하는 전자 부품 패키지.
  5. 제4항에 있어서,
    상기 보호층은 상기 프레임의 하면에만 형성된 형태인 것을 특징으로 하는 전자 부품 패키지.
  6. 제1항에 있어서,
    상기 보호층은 상기 프레임의 하면에 부착되며, 상기 프레임보다 좁은 폭을 갖는 것을 특징으로 하는 전자 부품 패키지.
  7. 제1항에 있어서,
    상기 전자 부품은 상기 배선부를 향하는 전극 패드를 포함하며, 상기 전극 패드와 상기 보호층은 동일한 레벨에 위치하는 것을 특징으로 하는 전자 부품 패키지.
  8. 제1항에 있어서,
    상기 보호층은 두께 방향으로 관통되도록 형성된 홀을 포함하는 전자 부품 패키지.
  9. 제8항에 있어서,
    상기 홀은 복수 개 구비되며, 상기 복수 홀은 규칙적으로 배열된 것을 특징으로 하는 전자 부품 패키지.
  10. 제1항에 있어서,
    상기 프레임은 이를 관통하여 상기 배선부와 전기적으로 연결된 도전성 비아를 포함하는 전자 부품 패키지.
  11. 제10항에 있어서,
    상기 보호층은 금속 재질로 이루어지며, 상기 프레임의 도전성 비아는 상기 보호층과 접촉하지 않는 형태인 것을 특징으로 하는 전자 부품 패키지.
  12. 제10항에 있어서,
    상기 보호층은 금속 재질로 이루어지며, 상기 프레임의 도전성 비아는 상기 보호층과 접촉하는 형태인 것을 특징으로 하는 전자 부품 패키지.
  13. 제12항에 있어서,
    상기 보호층은 복수의 영역으로 분리된 형태인 것을 특징으로 하는 전자 부품 패키지.
  14. 제1항에 있어서,
    상기 배선부는 절연층, 상기 절연층에 형성된 도전성 패턴 및 상기 절연층을 관통하여 상기 도전성 패턴과 연결된 도전성 비아를 포함하는 전자 부품 패키지.
  15. 제1항에 있어서,
    적어도 상기 관통 홀의 일부를 충진하여 상기 전자 부품을 봉합하는 봉합재를 더 포함하는 전자 부품 패키지.
  16. 제15항에 있어서,
    상기 봉합재는 이를 관통하여 상기 배선부와 전기적으로 연결된 도전성 비아를 포함하는 전자 부품 패키지.
KR1020160030542A 2016-03-14 2016-03-14 전자 부품 패키지 및 그 제조방법 KR102019351B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160030542A KR102019351B1 (ko) 2016-03-14 2016-03-14 전자 부품 패키지 및 그 제조방법
US15/352,668 US10340153B2 (en) 2016-03-14 2016-11-16 Fan-out semiconductor package and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160030542A KR102019351B1 (ko) 2016-03-14 2016-03-14 전자 부품 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170106863A true KR20170106863A (ko) 2017-09-22
KR102019351B1 KR102019351B1 (ko) 2019-09-09

Family

ID=59787136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160030542A KR102019351B1 (ko) 2016-03-14 2016-03-14 전자 부품 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US10340153B2 (ko)
KR (1) KR102019351B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831195B1 (en) * 2016-10-28 2017-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
KR101942742B1 (ko) * 2017-10-26 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101912292B1 (ko) * 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
KR102556703B1 (ko) * 2018-05-30 2023-07-18 삼성전기주식회사 패키지 기판 및 그 제조방법
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR20150014568A (ko) * 2013-07-29 2015-02-09 삼성전자주식회사 반도체 패키지
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
US7786591B2 (en) * 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
TWI352406B (en) 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
TWI322495B (en) * 2006-12-20 2010-03-21 Phoenix Prec Technology Corp Carrier structure embedded with a chip and method for manufacturing the same
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR20130067623A (ko) 2011-12-14 2013-06-25 (주)에스엔텍 대향 타겟식 원통형 스퍼터링 캐소드 장치
US9305853B2 (en) * 2013-08-30 2016-04-05 Apple Inc. Ultra fine pitch PoP coreless package
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR20150014568A (ko) * 2013-07-29 2015-02-09 삼성전자주식회사 반도체 패키지
KR20150095473A (ko) * 2014-02-13 2015-08-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US10340153B2 (en) 2019-07-02
US20170263573A1 (en) 2017-09-14
KR102019351B1 (ko) 2019-09-09

Similar Documents

Publication Publication Date Title
KR101933409B1 (ko) 전자 부품 패키지 및 그 제조방법
KR102145219B1 (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR101922874B1 (ko) 전자 부품 패키지
KR101912278B1 (ko) 전자 부품 패키지 및 그 제조방법
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR20170088194A (ko) 전자 부품 패키지 및 그 제조방법
KR20170106863A (ko) 전자 부품 패키지 및 그 제조방법
KR101901711B1 (ko) 팬-아웃 반도체 패키지
KR20170043440A (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR101963282B1 (ko) 팬-아웃 반도체 패키지
KR20170067393A (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
JP2017076790A (ja) ファンアウト半導体パッケージ及びその製造方法
KR20170053268A (ko) 전자 부품 패키지 및 그 제조방법
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102008344B1 (ko) 반도체 패키지
KR20190013051A (ko) 팬-아웃 반도체 패키지
KR102061564B1 (ko) 팬-아웃 반도체 패키지
JP6568610B2 (ja) ファン−アウト半導体パッケージ
KR20200005051A (ko) 반도체 패키지
US20200105694A1 (en) Open pad structure and semiconductor package comprising the same
KR20190036266A (ko) 팬-아웃 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
N231 Notification of change of applicant
GRNT Written decision to grant