KR20160132763A - 팬-아웃 반도체 패키지 및 그 제조방법 - Google Patents

팬-아웃 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20160132763A
KR20160132763A KR1020160047455A KR20160047455A KR20160132763A KR 20160132763 A KR20160132763 A KR 20160132763A KR 1020160047455 A KR1020160047455 A KR 1020160047455A KR 20160047455 A KR20160047455 A KR 20160047455A KR 20160132763 A KR20160132763 A KR 20160132763A
Authority
KR
South Korea
Prior art keywords
electronic component
frame
wiring layer
disposed
layer
Prior art date
Application number
KR1020160047455A
Other languages
English (en)
Other versions
KR102002071B1 (ko
Inventor
박대현
김한
허강헌
고영관
심정호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US15/144,162 priority Critical patent/US10199337B2/en
Priority to TW105114045A priority patent/TWI682692B/zh
Priority to JP2016093940A priority patent/JP6478943B2/ja
Priority to US15/297,831 priority patent/US9984979B2/en
Publication of KR20160132763A publication Critical patent/KR20160132763A/ko
Priority to US15/877,021 priority patent/US10256200B2/en
Priority to US15/944,321 priority patent/US10262949B2/en
Priority to JP2018166145A priority patent/JP6683780B2/ja
Application granted granted Critical
Publication of KR102002071B1 publication Critical patent/KR102002071B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 개시는 관통 홀을 갖는 프레임, 상기 프레임의 관통 홀에 배치된 전자부품, 및 상기 프레임 및 상기 전자부품의 일측에 배치된 재배선부를 포함하며, 상기 프레임의 내부에는 상기 재배선부를 통하여 상기 전자부품과 전기적으로 연결된 하나 이상의 제1 배선층이 배치된 전자부품 패키지 및 그 제조 방법에 관한 것이다.

Description

전자부품 패키지 및 그 제조방법{ELECTRONIC COMPONENT PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 개시는 전자부품 패키지 및 그 제조방법에 관한 것이다.
전자부품 패키지란 전자부품을 회로 기판(Printed Circuit Board: PCB), 예를 들면, 전자 기기의 마더 보드 등에 전기적으로 연결시키고, 외부의 충격으로부터 전자부품을 보호하기 위한 패키지 기술을 의미하며, 이는 회로 기판, 예를 들면 인터포저 기판 내에 전자부품을 내장하는 소위 임베디드 기술과는 구별된다. 한편, 최근 전자부품에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 전자부품 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.
상기와 같은 기술적 요구에 부합하기 제시된 패키지 기술 중의 하나가 웨이퍼 상에 형성된 전자부품의 전극패드의 재배선을 이용하는 웨이퍼 레벨 패키지(Wafer Level Package: WLP)이다. 웨이퍼 레벨 패키지에는 팬-인 웨이퍼 레벨 패키지(fan-in WLP)와 팬-아웃 웨이퍼 레벨 패키지(fan-out WLP)가 있으며, 특히 팬-아웃 웨이퍼 레벨 패키지의 경우 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한바 최근 활발히 개발되고 있다.
한편, 웨이퍼 레벨 패키지의 경우 그 구조적 특성상 전자부품을 웨이퍼 상에 먼저 배치한 후, 다음으로 재배선부를 확보하는데, 이때 전자부품 배치 이후의 공정에서 발생하는 불량은 전자부품 수율 저하의 원인이 되고 있다.
본 개시의 여러 목적 중 하나는 전자부품 수율 저하의 문제를 해결할 수 있는 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 방법, 그리고 패키지 온 패키지 구조를 얻는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 전자부품의 재배선 기능을 수행할 수 있는 배선층을 전자부품 배치 전에 먼저 도입할 수 있는 새로운 패키지 구조를 제공하는 것이다.
예를 들면, 일례에 따른 전자부품 패키지는 관통 홀을 갖는 프레임; 프레임의 관통 홀에 배치된 전자부품; 및 프레임 및 전자부품의 일측에 배치된 재배선부; 를 포함하며, 프레임의 내부에는 재배선부를 통하여 전자부품과 전기적으로 연결된 하나 이상의 제1 배선층이 배치된 것일 수 있다.
또한, 다른 일례에 따른 전자부품 패키지는 제1 절연층, 제1 절연층 하부에 형성된 둘 이상의 배선층, 및 둘 이상의 배선층 사이에 배치된 제2 절연층, 을 포함하는 프레임; 프레임을 관통하는 관통 홀 내에 배치된 전자부품; 및 둘 이상의 배선층 및 전자부품과 전기적으로 연결되며, 프레임 및 전자부품 상에 배치된 재배선부; 를 포함하며, 둘 이상의 배선층 및 제2 절연층은 재배선부 및 제1 절연층 사이에 배치된 것일 수 있다.
또한, 일례에 따른 전자부품 패키지의 제조방법은 제1 절연층을 준비하는 단계, 제1 절연층의 일측에 제1 배선층을 형성하는 단계, 제1 절연층의 일측에 제1 배선층을 매립하는 제2 절연층을 형성하는 단계, 및 제1 및 제2 절연층을 관통하는 관통 홀을 형성하는 단계, 를 포함하는 프레임을 형성하는 단계; 프레임의 관통 홀 내에 전자부품을 배치하는 단계; 및 프레임 및 전자부품의 일측에 재배선부를 형성하는 단계; 를 포함하며, 제1 배선층은 전자부품의 배치 전에 형성된 것일 수 있다.
또한, 다른 일례에 따른 전자부품 패키지의 제조방법은 복수의 절연층 및 복수의 배선층을 포함하는 프레임을 준비하는 단계; 프레임 전체를 관통하는 관통 홀을 형성하는 단계; 프레임 및 프레임의 관통 홀 내에 배치되는 전자부품을 임시 기판 상에 부착하는 단계; 프레임의 관통 홀을 적어도 봉합재로 채워 전자부품을 봉합하는 단계; 프레임, 봉합재, 및 전자부품의 일면에서 임시 기판을 분리하는 단계; 및 프레임, 봉합재, 및 전자부품의 일면에 전자부품과 복수의 배선층을 전기적으로 연결시키는 재배선부를 형성하는 단계; 를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 전자부품 수율 저하를 최소화하는 전자부품 패키지 및 이를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도다.
도 5는 도 3의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 7은 도 6의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 8은 도 6의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 9는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 10은 도 9의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 11은 도 9의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 13은 도 12의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 14는 도 12의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 15는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 16은 도 15의 전자부품 패키지의 개략적인 V-V' 면 절단 평면도다.
도 17은 도 15의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 19는 도 18의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 20은 도 18의 전자부품 패키지의 개략적인 제조 공정 일례를 도시한다.
도 21은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 22는 도 21의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 23은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 24는 도 23의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 25는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 26은 도 25의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 27은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 28은 도 27의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도다.
도 29는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 30은 도 29의 전자부품 패키지의 개략적 ??-??' 면 절단 평면도다.
도 31은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 32는 도 31의 전자부품 패키지의 개략적 ??-??' 면 절단 평면도다.
도 33은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 34는 도 33의 전자부품 패키지의 개략적 ??-??' 면 절단 평면도다.
도 35는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 36은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 37은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 38은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 39는 전자부품 패키지의 신호 전달의 일례를 개략적으로 도시한다.
도 40은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 41은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 42는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 43은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 44는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자 기기
도 1은 전자 기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자 기기(1000)는 마더 보드(1010)를 수용한다. 마더 보드(1010)에는 칩 관련 부품(1020), 네트워크 관련 부품(1030), 및 기타 부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호 라인(1090)을 형성한다.
칩 관련 부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련 부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있음은 물론이다. 또한, 이들 부품(1030)이 상술한 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타 부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동 부품 등이 포함될 수 있음은 물론이다. 또한, 이들 부품(1040)이 상술한 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자 기기(1000)의 종류에 따라, 전자 기기(1000)는 마더 보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 이 다른 부품은, 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등을 포함하며, 이에 한정되는 것은 아니고, 이 외에도 전자 기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자 기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자 기기일 수 있음은 물론이다.
도 2는 전자 기기에 적용된 전자부품 패키지의 예를 개략적으로 도시한다.
전자부품 패키지는 상술한 바와 같은 다양한 전자 기기(1000)에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 마더 보드(1110)가 수용되어 있으며, 마더 보드(1110)에는 다양한 전자부품(120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 마더 보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 이때, 전자부품(120) 중 일부는 상술한 바와 같은 칩 관련 부품일 수 있으며, 전자부품 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다.
전자부품 패키지
도 3은 전자부품 패키지의 일례를 개략적으로 나타내는 단면도이다.
도 4는 도 3의 전자부품 패키지의 개략적인 I-I' 면 절단 평면도이다.
도면을 참조하면, 일례에 따른 전자부품 패키지(100A)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A) 상면에 배치된 금속층(135), 제2 절연층(111B) 하면에 배치된 제2 배선층(132), 및 제2 절연층(111B)을 관통하는 비아(113)를 포함한다.
상술한 바와 같이, 최근 소형의 크기를 가지면서 다수의 핀을 구현함에 유용한 소위 팬-아웃 웨이퍼 레벨 패키지가 활발히 개발되고 있다. 이때, 일반적으로 웨이퍼 레벨 패키지는 전자부품 주위를 단순히 EMC(Epoxy Molding Compound) 등과 같은 봉합재로 몰딩하여 감싸는 구조를 채택하고 있으며, 그 하부에 재배선부를 형성하여 전자부품의 재배선을 구현하고 있다. 이때, 재배선부를 보다 다층으로 구현할수록 재배선부의 형성 공정 과정에서 불량이 발생할 확률이 높아지게 되며, 통상 재배선부를 형성하기 전에 전자부품을 패키지 내에 배치하기 때문에, 이는 전자부품 수율 저하의 원인이 되고 있다.
또한, 전자부품 주위를 단순히 봉합재로 봉합하여 감싸고 있는바, 다양한 원인에 의하여 발생하는 워피지(warpage)를 제어하는데 어려움이 있으며, 전자부품을 고정함에 한계가 있고, 더불어 봉합 영역을 라우팅 영역으로 활용하는데 어려움이 있는바, 설계 자유도 등이 떨어진다.
반면, 일례에 따른 전자부품 패키지(100A)와 같이 전자부품(120) 배치 전에 전자부품(120)을 봉합하는 영역에 전자부품의 재배선 기능을 수행할 수 있는 프레임(110)을 도입하는 경우, 전자부품(120) 배치 후에 형성하는 재배선부(140, 150) 층수를 감소시킬 수 있는바, 전자부품(120) 배치 후의 공정 불량에 따른 전자부품(120) 수율 저하의 문제를 해결할 수 있다.
또한, 프레임(110)을 통하여 전자부품 패키지(100A)의 강성을 향상시킬 수 있는바 워피지(warpage) 제어가 보다 용이하고, 프레임(110)의 관통 홀(110X) 내에 전자부품(120)을 배치하는바 벽면 접착을 통하여 전자부품(120)을 보다 단단하게 고정할 수 있으며, 더불어 프레임(110)의 상면(110A) 및 하면(110B)을 라우팅 영역으로 활용할 수 있는바 설계 자유도가 향상된다.
이하, 일례에 따른 전자부품 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 기본적으로는 전자부품 패키지(100A)의 강성을 유지하기 위한 구성이다. 프레임(110)은 전자부품(120) 주위를 둘러싸는 관통 홀(110X)을 가지며, 이러한 관통 홀(110X) 내에 전자부품(120)이 배치된바, 전자부품(120)의 벽면 접착을 가능하게 해준다. 프레임(110)은 제1 배선층(112) 및 제2 배선층(132)을 포함하며 이는 전자부품(120) 배치 전에 미리 형성되는바, 전자부품(120) 수율 저하의 문제를 해결해준다. 프레임(110)은 전자부품 패키지(100A)에 보다 넓은 라우팅 영역을 제공하며, 따라서 전자부품 패키지(100A)의 설계 자유도를 보다 향상시켜 준다. 그 외에도, 프레임(110)을 통하여 전자부품 패키지(100A)의 전자부품(120)을 봉합하는 봉합재(130) 상면을 상대적으로 더 편평하게 할 수 있다.
프레임(110)은 상면(110A) 및 상면(110A)과 마주보는 하면(110B)을 가진다. 상면(110A)과 하면(110B) 사이에는 제1 절연층(111A), 제2 절연층(111B), 및 제1 배선층(112)이 배치된다. 프레임(110)은 관통 홀(110X)을 가지며, 관통 홀(110X)은 상면(110A)과 하면(110B) 사이를 관통한다. 프레임의 하면(110B)에는 제2 배선층(132)이 배치된다. 프레임(110)은 제1 배선층(112)과 제2 배선층(132)의 전기적 연결을 위한 비아(113)를 포함한다. 프레임(110)은 상면(110A) 및 하면(110B) 사이에 배치된 구성요소와, 상면(110A) 및 하면(110B)에 배치된 구성요소를 포함하는 개념이다. 예컨대, 일례에서는 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 배선층(112), 제2 배선층(132), 및 비아(113)를 포함하는 상위 개념이다. 관통 홀(110X)은 금속층(135), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다.
제1 절연층(111A)은 실질적으로 전자부품 패키지(100A)의 강성을 유지하는 구성으로, 그 재료는 전자부품 패키지(100A)를 지지할 수 있는 것이면 특별히 한정되지 않는다. 예를 들면, 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 수지 등이 사용될 수 있다. 또는, PID(Photo Imagable Dielectric) 수지와 같은 감광성 절연 재료를 사용할 수도 있다. 또는, 강성 및 열 전도도가 우수한 금속(metal)이 사용될 수 있는데, 이때 금속으로는 Fe-Ni계 합금이 사용될 수 있으며, 이때 봉합재, 층간 절연 재료 등과의 접착력을 확보하기 위하여, Fe-Ni계 합금 표면에 Cu 도금을 형성할 수도 있다. 그 외에도 기타 유리(glass), 세라믹(ceramic), 플라스틱(plastic) 등이 사용될 수도 있다. 제1 절연층(11A)의 두께는 특별히 한정되지 않으며, 전자부품(120)의 두께에 맞춰 설계할 수 있다. 예를 들면, 전자부품(120)의 종류에 따라 100㎛ 내지 500㎛ 정도일 수 있다.
제2 절연층(111B)은 제1 배선층(112) 및 제2 배선층(132)을 도입하기 위한 일종의 빌드업 층으로, 그 재료는 절연 물질이면 특별히 한정되는 않으며, 이때 절연 물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, ABF 등이 사용될 수 있다. 한편, PID(Photo Imagable Dielectric) 수지와 같은 감광성 절연 재료를 사용하는 경우 제2 절연층(111B)을 보다 얇게 형성할 수 있으며, 비아 홀을 포토 리소그래피 공법으로 형성할 수 있는바, 비아의 사이즈를 감소시켜, 용이하게 파인 피치(fine pitch)를 구현(예컨대, 30㎛ 이하)할 수 있다. 제2 절연층(111B)의 두께는 특별히 한정되지 않으며, 설계 사항에 맞춰 다양하게 디자인할 수 있다. 예를 들면, 제1 배선층(112)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 제1 배선층 (112)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
제1 절연층(111A)과 제2 절연층(111B)은 상이한 재료로 구성될 수 있다. 예를 들면, 제1 절연층(111A)은 특별히 강성이 우수한 재료로 구성될 수 있으며, 제2 절연층(111B)은 강성과는 무관하게 감광성 절연 재료로 구성될 수 있다. 이와 같이 각 절연층(111A, 111B)의 패키지에서의 역할에 맞게 적절한 재료를 선택하여 사용할 수 있다. 예컨대, 제1 절연층(111A)은 제2 절연층(111B) 보다 엘라스틱 모듈러스가 클 수 있다. 또한, 제1 절연층(111A)은 제2 절연층(111B) 보다 두께가 두꺼울 수 있다. 이 역시도 각 절연층(111A, 111B)의 패키지에서의 역할과 관련 있으며, 제1 절연층(111A)은 두께가 두꺼워야 강성 유지 및 전자부품(120) 고정에 유리하며, 제2 절연층(111B)은 두께가 얇아야 비아(113)의 크기를 줄이는데 유리하며, 전기적 경로를 짧게 하는데 유리하다. 다만, 이에 한정되는 것은 아니며, 제1 절연층(111A) 및 제2 절연층(111B)이 동일한 재료일 수 있음은 물론이며, 두께가 같을 수도 있음은 물론이다.
제1 배선층(112)은 제1 절연층(111A) 및 제2 절연층(111B) 사이에 배치된다. 예를 들면, 제1 배선층(112)은 제1 절연층(111A) 하면 상에 배치되어 제2 절연층(111B) 내에 매립될 수 있다. 즉, 제1 배선층(112)은 프레임(110)의 내부에 배치된다. 여기서, 프레임(110)의 내부에 배치된다는 것은 프레임(110) 기준으로 상면(110A) 및 하면(110B) 사이에 배치됨을 의미한다. 제1 배선층(112)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드 등의 역할을 수행할 수 있다. 이와 같이 제1 배선층(112)은 재배선 기능을 역할을 수행할 수 있는바, 재배선부(140, 150)의 재배선 기능을 분담할 수 있다. 제1 배선층(112)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1 배선층(112)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다.
제2 배선층(132)은 제2 절연층(111B)의 하면에 배치된다. 즉, 제2 배선층(132)은 프레임(110)의 외부에 배치된다. 여기서, 프레임(110)의 외부에 배치된다는 것은 프레임(110) 기준으로 상면(110A) 및 하면(110B) 사이에 배치되지 않음을 의미한다. 제2 배선층(132) 역시 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴의 역할을 수행할 수 있다. 또한, 패드 패턴으로써 비아 패드 등의 역할을 수행할 수 있다. 제2 배선층(132) 역시도 전자부품(120)의 배치 전에 형성되는바, 전자부품(120) 수율 저하의 문제를 해결해준다. 금속층(135)과 제2 배선층(132)의 두께는 특별히 한정되지 않으며, 설계 사항에 맞춰 다양하게 디자인할 수 있다. 예를 들면, 10㎛ 내지 50㎛ 정도일 수 있다.
비아(113)는 서로 다른 층에 형성된 배선층(112, 132)을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 비아(113)는 제2 절연층(111B)을 관통한다. 비아(113) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 비아(113)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 형상이 적용될 수 있다.
금속층(135)은 프레임(110)의 상면(110A)에 배치된다. 금속층(135)은 방열 특성의 향상 및/또는 전자파 차단을 위한 부가적인 구성으로, 형성 재료로는 열 전도율이 높은 금속을 특별한 제한 없이 사용할 수 있다. 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 다양한 능동 부품(예컨대, 다이오드, 진공관, 트랜지스터 등) 또는 수동 부품(예컨대, 인덕터, 콘덴서, 저항기 등)일 수 있다. 또는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(Intergrated Circuit: IC)일 수 있다. 필요에 따라서는 집적회로가 플립칩 형태로 패키지된 전자부품일 수도 있다. 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)은 그 하면에 형성된 전극패드(120P)를 가진다. 전극패드(120P)는 전자부품(120)을 패키지 내의 다른 구성요소, 또는 패키지 외부의 구성요소와 전기적으로 연결시키기 위한 구성으로, 형성 재료로는 도전성 물질을 특별한 제한 없이 사용할 수 있다. 도전성 물질로는, 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전극패드(120P)는 제1 배선층(112), 제2 배선층(132), 재배선부(140, 150) 등에 의하여 재배선 된다. 전극패드(120P)는 매립 형태일 수도 있고, 또는 돌출 형태일 수도 있다. 매립 형태인 경우 전자부품(120)의 하면은 전자부품(120)의 외면이 된다. 돌출 형태인 경우 전자부품(120)의 하면은 전극패드(120P)가 돌출된 표면이 된다. 전자부품(120)의 단면에서의 두께는 특별히 한정되지 않으며, 전자부품(120)의 종류에 따라 달라질 수 있다. 예를 들면, 전자부품이 집적회로인 경우에는 100㎛ 내지 480㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
전자부품(120)이 집적회로인 경우에는 바디(부호 미도시), 패시베이션 막(미도시), 및 전극패드(120P)를 가질 수 있다. 바디는, 예를 들면, 액티브 웨이퍼를 기반으로 형성될 수 있으며, 이 경우 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 패시베이션 막은 바디를 외부로부터 보호하는 기능을 수행하며, 예를 들면, 산화막 또는 질화막 등으로 형성될 수 있고, 또는 산화막과 질화막의 이중층으로 형성될 수도 있다. 전극패드(120P)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 전극패드(120P)가 형성된 면은 액티브 면(active layer)이 된다.
제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 금속층(135)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 금속층(135)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
재부선부(140, 150)는 기본적으로 전자부품(120)의 전극패드(120P)를 재배선하기 위한 구성이다. 재배선부(140, 150)를 통하여 다양한 기능을 가지는 수십 수백의 전극패드(120P)가 재배선 될 수 있으며, 후술하는 제1 외부접속단자(175)를 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 재부선부(140, 150)는 전자부품(120)과 연결된다. 즉, 재배선부(140, 150)는 전자부품(120)을 지지하고 있다.
재부선부(140, 150)는 교대로 적층되는 재배선부 절연층(141, 151) 및 재배선부 배선층(142, 152), 그리고 재배선부 절연층(141, 151)을 관통하며 재배선부 배선층(142, 152)과 전기적으로 연결된 재배선부 비아(143, 153)를 포함한다. 일례에 따른 전자부품 패키지(100A)에서는 재배선부(140, 150)가 복수의 층(140, 150)으로 구성되나, 이에 한정되는 것은 아니며, 도면에 도시한 바와 달리 전자부품(120)의 종류에 따라서 단층으로 구성될 수도 있음은 물론이다. 또는, 이보다 더 많은 층으로 구성될 수도 있음은 물론이다.
재배선부 절연층(141, 151)의 재료 역시 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, ABF 등의 절연 물질이면 특별히 한정되는 않는다. PID 수지와 같은 감광성 절연 재료를 사용하는 경우 재배선부 절연층(141, 151)을 보다 얇게 형성할 수 있고, 용이하게 파인 피치를 구현할 수 있다. 재배선부 절연층(141, 151)의 재료는 서로 동일할 수 있고, 필요에 따라서는 서로 상이할 수도 있다. 재배선부 절연층(141, 151)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 재배선부 배선층(142, 152)을 제외한 두께가 5㎛ 내지 20㎛ 정도, 재배선부 배선층(142, 152)의 두께를 고려하면 15㎛ 내지 70㎛ 정도일 수 있다.
재배선부 배선층(142, 152)은 마찬가지로 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선부 배선층(142, 152)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부접속단자 패드 등의 역할을 수행할 수 있다. 재배선부 배선층(142, 152)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 재배선부 배선층(152) 중 노출된 패턴에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은 당해 기술분야에 공지된 것이라면 특별히 한정되는 것은 아니며, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
재배선부 비아(143, 153)는 서로 다른 층에 형성된 배선층(132, 142, 152), 전극패드(120P) 등을 전기적으로 연결시키며, 그 결과 패키지(100A) 내에 전기적 경로를 형성시킨다. 재배선부 비아(143, 153) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 재배선부 비아(143, 153) 역시 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
재부선부(140, 150)는 프레임(110)과 전자부품(120)을 연결시킨다. 여기서, 프레임(110)과 전자부품(120)이 재배선부(140, 150)에 의하여 연결된다는 것은, 프레임(110)과 전자부품(120)은 서로 이격되어 있으나, 재배선부(140, 150)는 이들(120, 130) 모두와 연결되어 있어, 재배선부(140, 150)를 통해서 이들(120, 130)이 서로 연결된 것을 의미한다.
프레임(110)은 우회(bypass)하여 전자부품(120)과 전기적으로 연결된다. 재부선부(140, 150)는 직접(direct) 전자부품(120)과 전기적으로 연결된다. 즉, 프레임(110)은 전자부품(120)의 측부에 위치하는바, 재배선부(140, 150)를 통하여 전자부품(120)과 전기적으로 연결된다. 즉, 프레임(110)의 제1 배선층(112) 및 제2 배선층(132)은 재배선부(140, 150)를 거쳐 전자부품(120)과 전기적으로 연결되며, 재부선부(140, 150)는 직접 전자부품(120)과 전기적으로 연결된다. 프레임(110)의 제1 배선층(112) 및 제2 배선층(132) 역시 전자부품(120)과 전기적으로 직접 연결된 것은 아닐 수 있다.
봉합재(160)는 전자부품(120)을 보호하기 위한 구성이다. 봉합재(160)는 이를 위하여 프레임(110) 및 전자부품(120)의 적어도 일부를 봉합한다. 봉합 형태는 특별히 제한되지 않으며, 전자부품(120)을 둘러싸는 형태이면 무방하다. 예를 들면, 봉합재(160)는 전자부품(120)을 덮으며, 프레임(110)의 관통 홀(110X) 내의 나머지 공간을 채울 수 있다. 더불어, 프레임(110) 역시 덮을 수 있다. 봉합재(160)가 관통 홀(110X)을 채움으로써, 접착제 역할을 수행함과 동시에 전자부품(120)의 버클링을 감소시키는 역할도 수행할 수 있다. 봉합재(160)는 전자부품(120)의 하면을 제외한 모든 면을 덮을 수 있다. 전자부품(120)의 하면의 경우 전자부품(120)의 전극패드(120P)의 돌출 형태에 따라서 일부만 덮을 수 있다.
봉합재(160)는 복수의 재료로 이루어진 복수의 층으로 구성될 수 있다. 예를 들면, 관통 홀(110X) 내의 공간을 제1 봉합재로 채우고, 그 후 프레임(110) 및 전자부품(120)을 제2 봉합재로 덮을 수 있다. 또는, 제1 봉합재를 사용하여 관통 홀(110X) 내의 공간을 채움과 더불어 소정의 두께로 프레임(110) 및 전자부품(120)을 덮고, 그 후 제1 봉합재 상에 제2 봉합재를 소정의 두께로 다시 덮는 형태로 사용할 수도 있다. 이 외에도 다양한 형태로 응용될 수 있음은 물론이다. 봉합재(160)로 채워진 관통 홀(110X) 내의 공간의 간격은 특별히 한정되지 않으며, 통상의 기술자가 최적화할 수 있다. 예를 들면, 10㎛ 내지 150㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다.
봉합재(160)의 구체적인 재료는 특별히 한정되는 않는다. 예를 들면, 그 재료로 절연 물질이 사용될 수 있는데, 이때 절연 물질로는 마찬가지로 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 이들에 유리 섬유 및/또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 또한, EMC 등의 공지의 몰딩 재료를 사용할 수 있음은 물론이다. 유리 섬유 및/또는 무기 필러와 절연 수지를 포함하는 재료를 사용하는 경우, 워피지 제어에 보다 효과적일 수 있다.
봉합재(160)는 프레임(110)의 제1 절연층(111A)의 재료 보다 엘라스틱 모듈러스가 낮을 수 있다. 예를 들면, 봉합재(160)의 엘라스틱 모듈러스는 15GPa 이하, 예컨대, 50MPa 내지 15GPa 정도일 수 있다. 봉합재(160)의 엘라스틱 모듈러스가 상대적으로 작을수록 전자부품(120)에 대한 버클링 효과 및 응력 분산 효과를 통하여 패키지(100A)의 워피지를 감소시킬 수 있다. 구체적으로, 봉합재(160)가 관통 홀(110X) 공간을 채우는바 전자부품(120)에 대한 버클링 효과를 가질 수 있으며, 전자부품(120)을 덮는바 전자부품(120)에서 발생하는 응력을 분산 및 완화시킬 수 있다. 다만, 엘라스틱 모듈러스가 너무 작은 경우에는 변형이 너무 심하여 봉합재의 기본 역할을 수행하지 못할 수 있다. 엘라스틱 모듈러스는 응력과 변형의 비를 의미하며, KS M 3001, KS M 527-3, ASTM D882 등에 명시된 인장시험을 통해 측정할 수 있다.
봉합재(160)에는 전자파 차단을 위하여 필요에 따라 도전성 입자가 포함될 수 있다. 도전성 입자는 전자파 차단이 가능한 것이면 어떠한 것이든 사용할 수 있으며, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 특별히 이에 한정되는 것은 아니다.
일례에 따른 전자부품 패키지(100A)는 재배선부(140, 150) 하부에 배치된 패시베이션층(170)을 더 포함할 수 있다. 패시베이션층(170)은 재배선부(140, 150)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 패시베이션층(170)은 재배선부(140, 150)의 재배선부 배선층(152) 중 적어도 일부를 노출시키는 제1 개구부(171)를 갖는다. 제1 개구부(171)는 재배선부 배선층(152)의 일부의 상면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다.
패시베이션층(170)의 재료는 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 프레임(110)의 제2 절연층(111B) 및/또는 재배선부(140, 150)의 재배선부 절연층(141, 151)과 동일한 재료, 예를 들면 동일한 PID 수지, ABF 등을 사용할 수도 있다. 패시베이션층(170)은 단층인 것이 일반적이나, 필요에 따라 다층으로 구성될 수도 있다. ABF 등을 사용하는 경우 패키지의 신뢰성 개선에 효과적일 수 있다.
일례에 따른 전자부품 패키지(100A)는 패시베이션층(170)의 제1 개구부(171)에 배치되어 외부로 노출되는 제1 외부접속단자(175)를 더 포함할 수 있다. 제1 외부접속단자(175)는 전자부품 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100A)는 제1 외부접속단자(175)를 통하여 전자 기기의 마더 보드에 실장 된다. 제1 외부접속단자(175)는 제1 개구부(171)에 배치되며, 제1 개구부(171)를 통하여 노출된 재배선부 배선층(152)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
제1 외부접속단자(175)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 외부접속단자(175)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제1 외부접속단자(175)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
제1 외부접속단자(175) 중 적어도 하나는 팬-아웃(fan-out) 영역에 배치된다. 팬-아웃(fan-out) 영역이란 전자부품이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 전자부품 패키지(100A)는 팬-아웃(fan-out) 패키지이다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 별도의 기판 없이 전자 기기에 실장이 가능한바 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
제1 외부접속단자(175)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 제1 외부접속단자(175)의 수는 전자부품(120)의 전극패드(120P)의 수에 따라서 수십 내지 수천 개일 수 있으며, 이에 한정되는 것은 아니고, 그 이상 또는 그 이하의 수를 가질 수도 있다.
도 5는 전자부품 패키지(100A)의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100A)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 5a를 참조하면, 제1 절연층(111A)을 준비한다. 제1 절연층(111A)의 사이즈는 대량생산에 용이하도록 다양한 사이즈로 제작 및 활용이 가능하다. 즉, 대용량 사이즈의 제1 절연층(111A)을 준비한 후 후술하는 과정을 통하여 복수의 전자부품 패키지(100A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 유닛 패키지로 싱귤레이션 할 수도 있다. 제1 절연층(111A)에는 필요에 따라서 우수한 정합성(Pick-and-Place: P&P)을 위한 기준 마크(fiducial mark)가 있을 수 있으며, 이를 통하여 전자부품(120)의 실장 위치를 보다 명확히 할 수 있는바 제작의 완성도를 높일 수 있다. 제1 절연층(111A)의 상면 및 하면에는 얇은 금속층, 예를 들면, 동박(부호 미표시) 등이 형성되어 있을 수 있으며(Copper Clad Laminated: CCL), 이는 추후 공정에서 배선층 등의 형성을 위한 기초 시드층의 역할을 수행할 수 있다.
도 5b를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 금속층(135) 및 제1 배선층(112)을 형성한다. 금속층(135) 및 제1 배선층(112)은 공지의 방법으로 형성할 수 있으며, 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 5c를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 제2 절연층(111B)을 형성하는 방법 역시 공지의 방법으로 가능하며, 예를 들면, 제2 절연층(111B)의 전구체를 제1 절연층(111A)의 하면에 라미네이션 한 후 경화하는 방법, 제2 절연층(111B)의 재료를 제1 절연층(111A)의 하면 상에 도포한 후 경화하는 방법 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스(hot press) 후, 콜드 프레스(cold press)에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린(screen) 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이(spray) 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도 5d를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 비아 홀(미도시)은 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 여기에서 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 이에 한정되는 것은 아니다. 비아 홀(미도시)을 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 디스미어 처리를 수행해서, 비아 홀(미도시) 내의 수지 스미어를 제거한다. 이 디스미어 처리는 예를 들면 과망간산염법 등을 이용해 수행할 수 있다. 제2 절연층(111B)이 PID 수지 등을 포함하는 경우에는, 비아 홀은 포토 리소그래피 공법으로도 형성할 수 있다. 비아 홀을 형성한 후 제2 배선층(132) 및 비아(113)는 마찬가지로, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 5e를 참조하면, 프레임(110)의 상면(110A) 및 하면(110B)을 관통하는 관통 홀(110X)을 형성한다. 관통 홀(110X)을 형성하는 방법 역시 특별히 한정되지 않으며, 예를 들면, 기계적 드릴 및/또는 레이저 드릴, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 마찬가지로, 관통 홀(110X)을 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통 홀(110X) 내의 수지 스미어를 제거한다. 관통 홀(110X)의 사이즈나 모양 등은 실장 될 전자부품(120)의 사이즈나 모양, 개수 등에 맞게 설계한다. 일련의 과정을 거쳐 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도 5f를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 점착 필름(190)은 제2 배선층(132)을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다.
도 5g를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 구체적으로, 프레임(110)의 관통 홀(110X)을 통해 노출된 점착 필름(190)에 전자부품(120)을 부착하여 배치한다. 전자부품(120)은 전극패드(120P)가 점착 필름(190)에 부착되도록 페이스-다운(face-down) 형태로 배치된다. 전자부품(120)의 전극패드(120P)가 매립형태인 경우 제2 배선층(132)의 하면과 전자부품(120)의 하면은 실질적으로 동일 평면에 존재할 수 있다. 예를 들면, 이들 사이의 거리는 제2 배선층(132)의 두께보다 작을 수 있다. 전자부품(120)의 전극패드(120P)가 돌출형태인 경우 제2 배선층(132)의 하면과 전극패드(120P)의 하면은 실질적으로 동일 평면에 존재할 수 있다. 예를 들면, 이들 사이의 거리는 제2 배선층(132)의 두께보다 작을 수 있다.
도 5h를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 봉합재(160)는 프레임(110) 및 전자부품(120)을 덮으며, 관통 홀(110X) 내의 공간을 채운다. 봉합재(160)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(160) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착 필름(190) 상에 전자부품(120)을 봉합할 수 있도록 봉합재(160) 형성 물질을 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 전자부품(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다.
도 5i를 참조하면, 점착 필름(190)을 박리한다. 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착 필름(190)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착 필름(190)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착 필름(190)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다.
도 5j를 참조하면, 먼저, 프레임(110) 및 전자부품(120) 하부에 재배선부 절연층(141)을 형성하고, 그 후 재배선부 배선층(142) 및 재배선부 비아(143)를 형성하여 재배선부(140)를 형성한다. 다음으로, 재배선부 절연층(141) 하부에 다시 재배선부 절연층(151)을 형성하고, 그 후 재배선부 배선층(152) 및 재배선부 비아(153)를 형성하여 재배선부(150)를 형성한다. 재배선부(140, 150)의 구체적인 형성 방법은 상술한 바와 동일하다. 재배선부 절연층(141)과 봉합재(160) 사이의 경계는 제2 배선층(132)의 하면과 실질적으로 동일 평면에 존재할 수 있다. 예를 들면, 경계와 제2 배선층(132)의 하면 사이의 거리는 제2 배선층(132)의 두께보다 작을 수 있다. 또한, 전자부품(120)의 전극패드(120P)의 돌출 여부에 따라서, 경계는 전자부품(120)의 하면 또는 전극패드(120P)의 하면과 실질적으로 동일 평면에 존재할 수 있다. 예를 들면, 경계와 전자부품(120)의 하면 또는 전극패드(120P)의 하면 사이의 거리는 제2 배선층(132)의 두께보다 작을 수 있다. 이러한 경계는 재배선부 절연층(141)과 봉합재(160)가 서로 다른 물질을 포함하는 경우에 존재할 수 있으며, 또는 서로 같은 물질을 포함하더라도 서로 다른 공정 등을 거치는 경우에 존재할 수 있다.
도 5k를 참조하면, 재배선부(140, 150) 하부에 배치된 패시베이션층(170)을 형성한다. 패시베이션층(170)은 마찬가지로 패시베이션층(170) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(170) 형성 재료를 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다.
도 5l을 참조하면, 패시베이션층(170)에 재배선부 배선층(152) 중 적어도 일부가 노출되도록 제1 개구부(171)를 형성한다. 제1 개구부(171)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등을 이용해 디스미어 처리를 수행해서 수지 스미어를 제거한다. 그 후, 제1 개구부(171)에 배치된 제1 외부접속단자(175)를 형성한다. 제1 외부접속단자(175)의 형성 방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 제1 외부접속단자(175)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 제1 외부접속단자(175)의 일부는 패시베이션층(170)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 제1 개구부(171) 만을 형성할 수도 있으며, 제1 외부접속단자(175)는 패키지(100A) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 6은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 7은 도 6의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100B)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100B)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
제2 배선층(132)은 제2 절연층(111B)의 하면에 배치된다. 즉, 제2 배선층(132)은 프레임(110)의 외부에 배치된다. 제3 배선층(131)은 제1 절연층(111A)의 상면에 배치된다. 즉, 제3 배선층(131) 역시 프레임(110)의 외부에 배치된다. 여기서, 프레임(110)의 외부에 배치된다는 것은 프레임(110) 기준으로 상면(110A) 및 하면(110B) 사이에 배치되지 않음을 의미한다. 제3 및 제2 배선층(131, 132)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제3 및 제2 배선층(131, 132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴, 본드 핑거(BF) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴, 본드 핑거(BF) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 내부 비아 패드, 외부접속단자 패드 등의 역할을 수행할 수 있다. 프레임(110)에 내부 비아의 패드 역할을 수행하는 패드 패턴이 배치된바, 재배선부(140, 150)에 내부 비아의 패드를 형성할 필요가 없어, 그 만큼 설계 면적이 늘어나게 되고, 따라서 설계 자유도가 향상된다. 제3 및 제2 배선층(131, 132)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 제3 배선층(131) 중 노출된 패턴에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
제1 절연층(111A)을 관통하는 내부 비아(115)는 서로 다른 층에 배치된 배선층(131, 112)을 전기적으로 연결시키기 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 내부 비아(115)는 배선층(131, 112) 중 내부 비아의 패드 역할을 수행하는 패드 패턴과 직접 연결된다. 내부 비아(115)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전자부품 패키지(100B) 상에 실장 되는 다른 패키지의 형태에 따라서 도면에서와 같이 제1 절연층(111A)의 특정 영역에만 서로 이격되어 내부 비아(115)가 배치될 수 있고, 이와 달리 제1 절연층(111A)의 전면에 서로 이격되어 모두 배치될 수도 있다. 제1 절연층(111A)의 재료로 금속을 사용하는 경우, 예를 들면, Fe-Ni계 합금 등을 사용하는 경우에는, 내부 비아(115)가나 배선층(131, 112)과의 전기적 절연을 위하여 금속과 내부 비아(115) 및/또는 배선층(131, 112) 사이에는 절연 재료를 배치할 수 있다. 내부 비아(115)는 비아(113) 보다 직경이 클 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 절연층(111A)에 따라서 내부 비아(115)가 비아(113)와 실질적으로 동일할 형상, 직경 등을 가질 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100B)에서는 봉합재(160)가 프레임(110)의 상면(110A)에 배치된 제3 배선층(131) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있다. 또한, 봉합재(160)의 제2 개구부(161)에 배치되어 외부로 노출되는 제2 외부접속단자(185)를 더 포함할 수 있다. 제2 외부접속단자(185)는 전자부품 패키지(100B) 상의 다른 전자부품이나 패키지 등을 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 전자부품 패키지(100B) 상에 제2 외부접속단자(185)를 통하여 다른 전자부품 패키지가 실장 되어 패키지 온 패키지 구조가 될 수 있다. 제2 외부접속단자(185)는 봉합재(160)의 제2 개구부(161)에 배치되며, 제2 개구부(161)를 통하여 노출된 제3 배선층(131)과 연결된다. 이를 통하여 전자부품(120)과도 전기적으로 연결된다.
제2 외부접속단자(185)는 도전성 물질, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제2 외부접속단자(185)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 제2 외부접속단자(185)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
도 8은 전자부품 패키지(100B)의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100B)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 8a를 참조하면, 제1 절연층(111A)을 준비한다. 도 8b를 참조하면, 제1 절연층(111A)의 상면 및 하면을 관통하는 관통 홀(111Y)을 형성한다. 관통 홀(111Y)은 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 여기에서 레이저 드릴은 CO2 레이저 또는 YAG 레이저 일 수 있으나, 이에 한정되는 것은 아니다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 디스미어 처리를 수행해서, 관통 홀(111Y) 내의 수지 스미어를 제거한다. 이 디스미어 처리는 예를 들면 과망간산염법 등을 이용해 수행할 수 있다. 경우에 따라 포토 리소그래피 공법으로도 형성할 수 있다. 도 8c를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 제3 배선층 및 제1 배선층(131, 112)을 형성한다. 또한, 관통 홀(111Y)을 도전성 물질로 채워 내부 비아(115)를 형성한다. 이들 역시 공지의 방법으로 형성할 수 있으며, 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 도 8d를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 도 8e를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 도 8f를 참조하면, 제1 절연층(111A) 및 제2 절연층(111B)을 관통하는 관통 홀(110X)을 형성한다. 그 결과 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도 8g를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 도 8h를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 도 8i를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 도 8j를 참조하면, 점착 필름(190)을 박리한다. 도 8k를 참조하면, 재배선부 절연층(141), 재배선부 배선층(142), 재배선부 비아(143)를 포함하는 재배선부(140)를 형성한다. 그 후 다시 재배선부 절연층(151), 재배선부 배선층(152), 재배선부 비아(153)를 포함하는 재배선부(150)를 형성한다. 도 8l를 참조하면, 재배선부(140, 150)와 연결된 패시베이션층(170)을 형성한다. 도 8m을 참조하면, 패시베이션층(170)의 제1 개구부(171) 및 이에 배치된 제1 외부접속단자(175)를 형성한다. 또한, 봉합재(160)의 외곽 면에 제3 배선층(131) 중 적어도 일부가 노출되도록 제2 개구부(161)를 형성하고, 제2 개구부(161)에 배치된 제2 외부접속단자(185)를 형성한다. 제2 개구부(161)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등을 이용해 디스미어 처리를 수행해서 수지 스미어를 제거한다. 제2 외부접속단자(185)는 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 제2 외부접속단자(185)는 리플로우에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 제2 외부접속단자(185)의 일부는 봉합재(160)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 봉합재(160)의 제2 개구부(161)에 배치된 제2 외부접속단자(185) 만을 형성할 수 있으며, 패시베이션층(170)에는 제1 개구부(171) 만을 형성하고, 제1 개구부(171)에 배치된 제1 외부접속단자(175)는 패키지(100B) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 9는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 10은 도 9의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100C)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 전자부품(120)을 봉합하는 봉합재(160); 봉합재(160) 상에 배치된 외곽 배선층(162); 및 봉합재(160)를 관통하는 외곽 비아(163)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100C)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
제1 절연층(111A)을 관통하는 내부 비아(115)의 개수, 간격, 배치 형태 등은 마찬가지로 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전자부품 패키지(100C) 상에 실장 되는 다른 패키지의 형태에 따라서 도면에서와 같이 서로 이격되어 제1 절연층(111A)의 전면에 내부 비아(115)가 배치될 수 있고, 이와 달리 제1 절연층(111A)의 특정 영역에만 서로 이격되어 배치될 수도 있다.
봉합재(160) 상에 배치된 외곽 배선층(162)은 재배선 패턴 및/또는 패드 패턴의 역할을 수행하며, 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 구체적인 예는 상술한 바와 같다. 외곽 배선층(162)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 외부접속단자 패드 등의 역할을 수행할 수 있다. 봉합재(160) 상의 전면에 외곽 배선층(162)을 배치할 수 있으며, 제2 외부접속단자(185) 역시 이에 맞춰 후술하는 커버층(180)의 전 면에 배치할 수 있는바, 다양한 설계가 가능하다. 외곽 배선층(162)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 외곽 배선층(162) 중 노출된 외곽 배선층(162)에는 필요에 따라 표면처리 층이 더 형성될 수 있다. 표면처리 층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다.
봉합재(160)를 일부 관통하는 외곽 비아(163)는 서로 다른 층에 형성된 배선층(131, 162)을 전기적으로 연결시키며, 그 결과 패키지(100C) 내에 전기적 경로를 형성시킨다. 외곽 비아(163) 역시 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 외곽 비아(163)는 도전성 물질로 완전히 충전될 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 형상이 하면으로 갈수록 직경이 작아지는 테이퍼 형상, 하면으로 갈수록 직경이 커지는 역 테이퍼 형상, 원통형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
다른 일례에 따른 전자부품 패키지(100C)는 봉합재(160) 상부에 배치된 커버층(180)을 더 포함할 수 있다. 커버층(180)은 봉합재(160)나 외곽 배선층(162) 등을 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 구성이다. 커버층(180)은 봉합재(160) 상에 배치된 외곽 배선층(162) 중 적어도 일부를 노출시키는 제3 개구부(181)를 갖는다. 제3 개구부(181)는 외곽 배선층(162)의 일부의 상면을 노출시키지만, 때에 따라서는 측면도 노출시킬 수도 있다. 커버층(180)의 재료는 특별히 한정되지 않으며, 예를 들면, 솔더 레지스트를 사용할 수 있다. 그 외에도 다양한 PID 수지, ABF 등을 사용할 수 있다. 커버층(180)은 필요에 따라 다층으로 구성될 수도 있다.
다른 일례에 따른 전자부품 패키지(100C)는 커버층(180)의 제3 개구부(181)에 배치된 제2 외부접속단자(185)를 더 포함할 수 있다. 제2 외부접속단자(185)는 제3 개구부(181)에 배치되며, 제3 개구부(181)를 통하여 노출된 외곽 배선층(162)과 연결된다. 즉, 제2 외부접속단자(185)는 전자부품 패키지(100B)에서와 같이 봉합재(160)의 제2 개구부(161)에 배치될 수 있지만, 전자부품 패키지(100C)에서와 같이 커버층(180)의 제3 개구부(181)에 배치될 수도 있다.
도 11은 전자부품 패키지(100C)의 개략적인 공정 일례를 도시한다.
전자부품 패키지(100C)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 11a를 참조하면, 제1 절연층(111A)을 준비한다. 도 11b를 참조하면, 제1 절연층(111A)의 상면 및 하면을 관통하는 관통 홀(111Y)을 형성한다. 도 11c를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 제3 배선층 및 제1 배선층(131, 112)을 형성한다. 또한, 관통 홀(111Y)을 도전성 물질로 채워 내부 비아(115)를 형성한다. 도 11d를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 도 11e를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 도 11f를 참조하면, 제1 절연층(111A) 및 제2 절연층(111B)을 관통하는 관통 홀(110X)을 형성한다. 그 결과 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도 11g를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 도 8h를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 도 8i를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 도 8j를 참조하면, 점착 필름(190)을 박리한다. 도 8k를 참조하면, 재배선부 절연층(141), 재배선부 배선층(142), 재배선부 비아(143)를 포함하는 재배선부(140)를 형성한다. 그 후 다시 재배선부 절연층(151), 재배선부 배선층(152), 재배선부 비아(153)를 포함하는 재배선부(150)를 형성한다. 또한, 봉합재(160) 상에 배치된 외곽 배선층(162) 및 봉합재(160)를 관통하는 외곽 비아(163)를 형성한다. 외곽 비아(163)를 형성하기 위한 비아 홀(미도시)은 마찬가지로 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 포토 리소그래피 공법으로도 형성할 수 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등을 이용해 디스미어 처리를 수행해서 수지 스미어를 제거한다. 외곽 배선층(162) 및 외곽 비아(163)는 마찬가지로, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있다. 도 11l을 참조하면, 재배선부(140, 150)와 연결된 패시베이션층(170) 및 봉합재(160)와 연결된 커버층(180)을 형성한다. 커버층(180)은 마찬가지로 커버층(180) 전구체를 라미네이션 한 후 경화시키는 방법, 커버층(180) 형성 재료를 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 경화는 후 공정으로 포토 리소그래피 공법 등을 이용하기 위하여 완전 경화되지 않게 건조하는 것일 수 있다. 도 11m을 참조하면, 커버층(180)의 외곽 면에 외곽 배선층(162) 중 적어도 일부가 노출되도록 제3 개구부(181)를 형성하고, 제3 개구부(181)에 배치된 제2 외부접속단자(185)를 형성한다. 이와 함께, 패시베이션층(170)의 제1 개구부(171) 및 이에 배치된 제1 외부접속단자(175)를 형성한다. 제3 개구부(181)는 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성할 수 있으며, 또는 포토 리소그래피 공법으로 형성할 수 도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등을 이용해 디스미어 처리를 수행해서 수지 스미어를 제거한다. 제2 외부접속단자(185)는 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 제2 외부접속단자(185)는 리플로우에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 제2 외부접속단자(185)의 일부는 커버층(180)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다. 경우에 따라서는, 커버층(180)의 제3 개구부(181)에 배치된 제2 외부접속단자(185) 만을 형성할 수 있으며, 패시베이션층(170)에는 제1 개구부(171) 만을 형성하고, 제1 개구부(171)에 배치된 제1 외부접속단자(175)는 패키지(100C) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 12는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 13은 도 12의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100D)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제1 금속층(135A), 제2 절연층(111B)의 하면에 배치된 제2 배선층(132), 및 관통 홀(110X)의 내면에 배치된 제2 금속층(135B)을 포함한다.
관통 홀(110X)은 제1 금속층(135A), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제1 금속층(135A)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제1 금속층(135A)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100D)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
관통 홀(110X)의 내면에 배치된 제2 금속층(135B)은 방열 특성의 향상 및/또는 전자파 차단을 위한 구성으로, 형성 재료로는, 예를 들면, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 열 전도율이 높은 금속을 특별한 제한 없이 사용할 수 있다. 제1 금속층(135A)은 제2 금속층(135B)과 연결될 수 있다. 이 경우 전자부품(120)에서 방출된 열은 제2 금속층(135B)을 거쳐 제1 금속층(135A)으로 전도되어 패키지(100D)의 상부로 분산될 수 있다. 제2 금속층(135B)은 제2 배선층(132) 중 그라운드 역할을 수행하는 재배선 패턴과 연결될 수 있다. 또한 제2 금속층(135B)은 제1 배선층(112) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과도 연결될 수 있다. 전자부품(120)에서 방출된 열은 제2 금속층(135B)을 거쳐 배선층(112, 132) 중 그라운드(GND) 패턴으로 전도되어 패키지(110D)의 하부로 분산될 수 있다. 그라운드(GND) 패턴도 전자파 차단 기능을 수행한다. 또는, 대류나 복사에 의해서도 열이 분산될 수 있다.
도 14는 전자부품 패키지(100D)의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100D)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 14a를 참조하면, 제1 절연층(111A)을 준비한다. 도 14b를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 제1 금속층(135A) 및 제1 배선층(112)을 형성한다. 도 14c를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 도 14d를 참조하면, 제1 절연층(111A) 및 제2 절연층(111B)을 관통하는 관통 홀(110X)을 형성한다. 또한, 제2 절연층(111B)을 관통하는 비아 홀(113Y)을 형성한다. 도 14e를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 이와 함께, 관통 홀(110X)의 내면에 제2 금속층(135B)을 형성한다. 제2 금속층(135B)은 예를 들면, 드라이 필름 패턴을 이용하여, 전해 동도금 또는 무전해 동도금 등으로 형성할 수 있다. 보다 구체적으로는, CVD, PVD, 스퍼터링, 서브트랙티브, 애디티브, SAP, MSAP 등의 방법을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다. 그 결과, 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도면에 도시한 바와 달리 텐팅(tenting) 공법 등으로 제1 절연층(111A)의 하면에만 먼저 제1 배선층(112)을 형성하고, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한 후, 비아 홀(113Y), 관통 홀(110X)을 형성하고, 그 후에 비아 홀(113Y) 을 도전성 물질로 채워 비아(113)를 형성하면서, 관통 홀(110X) 내벽에 제2 금속층(135B)을 형성하고, 동시에 제1 절연층(111A)의 상면 및 제2 절연층(111B)의 하면에 각각 제1 금속층(135A) 및 제2 배선층(132)을 형성할 수도 있다.
도 14f를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 도 14g를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 도 14h를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 도 14i를 참조하면, 점착 필름(190)을 박리한다. 도 14j를 참조하면, 재배선부 절연층(141), 재배선부 배선층(142), 재배선부 비아(143)를 포함하는 재배선부(140)를 형성한다. 그 후, 재배선부 절연층(151), 재배선부 배선층(152), 재배선부 비아(153)를 포함하는 재배선부(150)를 형성한다. 도 14k를 참조하면, 재배선부(140, 150)와 연결된 패시베이션층(170)을 형성한다. 도 14l을 참조하면, 패시베이션층(170)에 제1 개구부(171)를 형성한다. 그 후, 제1 개구부(171)에 배치된 제1 외부접속단자(175)를 형성한다. 경우에 따라서는, 제1 개구부(171) 만을 형성할 수도 있으며, 제1 외부접속단자(175)는 패키지(100A) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 15는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 16은 도 15의 전자부품 패키지의 개략적인 V-V' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100E)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 제2 절연층(111B)의 하면에 배치된 제2 배선층(132), 및 관통 홀(110X)의 내면에 배치된 금속층(135)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100E)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
관통 홀(110X)의내면에 배치된 금속층(135)은 제3 배선층(131) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과 연결될 수 있다. 이 경우 전자부품(120)에서 방출된 열은 금속층(135)을 거쳐 제3 배선층(131) 중 그라운드(GND) 패턴으로 전도되어 패키지(110E)의 상부로 분산될 수 있다. 금속층(135)은 제2 배선층(132) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과 연결될 수 있다. 금속층(135)은 제1 배선층(112) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴과도 연결될 수 있다. 이 경우 전자부품(120)에서 방출된 열은 금속층(135)을 거쳐 배선층(112, 132) 중 그라운드(GND) 패턴으로 전도되어 패키지(110D)의 하부로 분산될 수 있다. 그라운드(GND) 패턴도 전자파 차단 기능을 수행한다. 또는, 대류나 복수에 의해서도 열이 분산될 수 있다.
도 17은 전자부품 패키지(100E)의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100E)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 17a를 참조하면, 제1 절연층(111A)을 준비한다. 도 17b를 참조하면, 제1 절연층(111A)의 상면 및 하면을 관통하는 관통 홀(111Y)을 형성한다. 도 17c를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 제3 배선층(131) 및 제1 배선층(112)을 형성한다. 또한, 관통 홀(111Y)을 도전성 물질로 채워 내부 비아(115)를 형성한다. 도 17d를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 도 17e를 참조하면, 제1 절연층(111A) 및 제2 절연층(111B)을 관통하는 관통 홀(110X)을 형성한다. 또한, 제2 절연층(111B)을 관통하는 비아 홀(113Y)을 형성한다. 도 17f를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 이와 함께, 관통 홀(110X)의 내면에 금속층(135)을 형성한다. 그 결과, 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도면에 도시한 바와 달리 텐팅(tenting) 공법 등으로 제1 절연층(111A)의 하면에만 먼저 제1 배선층(112)을 형성하고, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한 후, 비아 홀(113Y), 관통 홀(111Y), 관통 홀(110X)을 형성하고, 그 후에 비아 홀(113Y) 및 관통 홀(111Y)을 도전성 물질로 채워 비아(113)와 내부 비아(115)를 형성하면서, 관통 홀(110X) 내벽에 금속층(135)을 형성하고, 동시에 제1 절연층(111A)의 상면 및 제2 절연층(111B)의 하면에 제3 및 제2 배선층(131, 132)을 형성할 수도 있다.
도 17g를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 도 17h를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 도 17i를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 도 17j를 참조하면, 점착 필름(190)을 박리한다. 도 17k를 참조하면, 재배선부 절연층(141), 재배선부 배선층(142), 재배선부 비아(143)를 포함하는 재배선부(140)를 형성한다. 그 후, 재배선부 절연층(151), 재배선부 배선층(152), 재배선부 비아(153)를 포함하는 재배선부(150)를 형성한다. 도 17l을 참조하면, 재배선부(140, 150)와 연결된 패시베이션층(170)을 형성한다. 도 17m을 참조하면, 패시베이션층(170)에 제1 개구부(171)를 형성하고, 제1 개구부(171)에 배치된 제1 외부접속단자(175)를 형성한다. 또한, 봉합재(160)의 외곽 면에 제3 배선층(131) 중 적어도 일부가 노출되도록 제2 개구부(161)를 형성하고, 제2 개구부(161)에 배치된 제2 외부접속단자(185)를 형성한다. 경우에 따라서는, 봉합재(160)의 제2 개구부(161)에 배치된 제2 외부접속단자(185) 만을 형성할 수 있으며, 패시베이션층(170)에는 제1 개구부(171) 만을 형성하고, 제1 개구부(171)에 배치된 제1 외부접속단자(175)는 패키지(100E) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 18은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 19는 도 18의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100F)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 전자부품(120)을 봉합하는 봉합재(160); 봉합재(160) 상에 배치된 외곽 배선층(162); 및 봉합재(160)를 관통하는 외곽 비아(163)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 제2 절연층(111B)의 하면에 배치된 제2 배선층(132), 및 관통 홀(110X)의 내면에 배치된 금속층(135)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100F)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
봉합재(160) 상에 배치된 외곽 배선층(162) 중 일부는 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴일 수 있다. 이때, 금속층(135)은 제3 배선층(131) 중 그라운드(GND) 패턴의 역할을 수행하는 재배선 패턴을 거쳐 봉합재(160) 상에 배치된 외곽 배선층(162)과도 연결될 수 있다. 이때, 봉합재(160) 상에 배치된 외곽 배선층(162)은 봉합재(160)에 의하여 봉합된 전자부품(120)의 상부에 판 형태로 배치될 수 있으며, 이 경우 전자부품(120)은 상부, 하부, 측부가 대부분 금속으로 가려지는바 우수한 방열 특성과 더불어 우수한 전자파 차단 효과를 가질 수 있다. 또는, 대류나 복수에 의해서도 열이 분산될 수 있다.
도 20은 전자부품 패키지(100F)의 개략적인 제조 공정 일례를 도시한다.
전자부품 패키지(100F)의 제조 일례에 대한 설명 중 상술한 설명과 중복되는 내용은 생략하고 차이점을 중심으로 서술하도록 한다.
도 20a를 참조하면, 제1 절연층(111A)을 준비한다. 도 20b를 참조하면, 제1 절연층(111A)의 상면 및 하면을 관통하는 관통 홀(111Y)을 형성한다. 도 20c를 참조하면, 제1 절연층(111A)의 상면 및 하면에 각각 제3 배선층(131) 및 제1 배선층(112)을 형성한다. 또한, 관통 홀(111Y)을 도전성 물질로 채워 내부 비아(115)를 형성한다. 도 20d를 참조하면, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한다. 도 20e를 참조하면, 제1 절연층(111A) 및 제2 절연층(111B)을 관통하는 관통 홀(110X)을 형성한다. 또한, 제2 절연층(111B)을 관통하는 비아 홀(113Y)을 형성한다. 도 20f를 참조하면, 제2 절연층(111B)에 제2 배선층(132) 및 비아(113)를 형성한다. 이와 함께, 관통 홀(110X)의 내면에 금속층(135)을 형성한다. 그 결과, 관통 홀(110X)을 갖는 프레임(110)이 형성된다.
도면에 도시한 바와 달리 텐팅(tenting) 공법 등으로 제1 절연층(111A)의 하면에만 먼저 제1 배선층(112)을 형성하고, 제1 절연층(111A)의 하면에 제2 절연층(111B)을 형성한 후, 비아 홀(113Y), 관통 홀(111Y), 관통 홀(110X)을 형성하고, 그 후에 비아 홀(113Y) 및 관통 홀(111Y)을 도전성 물질로 채워 비아(113)와 내부 비아(115)를 형성하면서, 관통 홀(110X) 내벽에 금속층(135)을 형성하고, 동시에 제1 절연층(111A)의 상면 및 제2 절연층(111B)의 하면에 제3 및 제2 배선층(131, 132)을 형성할 수도 있다.
도 20g를 참조하면, 제2 배선층(132)에 점착 필름(190)을 부착한다. 도 20h를 참조하면, 관통 홀(110X) 내에 전자부품(120)을 배치한다. 도 20i를 참조하면, 봉합재(160)를 이용하여 전자부품(120)을 봉합한다. 도 20j를 참조하면, 점착 필름(190)을 박리한다. 도 20k를 참조하면, 재배선부 절연층(141), 재배선부 배선층(142), 재배선부 비아(143)를 포함하는 재배선부(140)를 형성한다. 그 후, 재배선부 절연층(151), 재배선부 배선층(152), 재배선부 비아(153)를 포함하는 재배선부(150)를 형성한다. 도 20l을 참조하면, 재배선부(140, 150)와 연결된 패시베이션층(170) 및 봉합재(160)와 연결된 커버층(180)을 형성한다. 도 20m을 참조하면, 커버층(180)의 외곽 면에 외곽 배선층(162) 중 적어도 일부가 노출되도록 제3 개구부(181)를 형성하고, 제3 개구부(181)에 배치된 제2 외부접속단자(185)를 형성한다. 이와 함께, 패시베이션층(170)의 제1 개구부(171) 및 이에 배치된 제1 외부접속단자(175)를 형성한다. 경우에 따라서는, 커버층(180)의 제3 개구부(181)에 배치된 제2 외부접속단자(185) 만을 형성할 수 있으며, 패시베이션층(170)에는 제1 개구부(171) 만을 형성하고, 제1 개구부(171)에 배치된 제1 외부접속단자(175)는 패키지(100F) 구매 고객 社에서 별도의 공정으로 필요에 따라 형성할 수 있다.
도 21은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 22는 도 21의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100G)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 복수의 전자부품(120, 122); 프레임(110) 및 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 및 복수의 전자부품(120, 122)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A) 상면에 배치된 금속층(135), 제2 절연층(111B) 하면에 배치된 제2 배선층(132), 및 제2 절연층(111B)을 관통하는 비아(113)를 포함한다.
관통 홀(110X)은 금속층(135), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 금속층(135)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 금속층(135)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100G)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 전자부품(120, 122)은 서로 동일하거나 또는 서로 다를 수 있다. 복수의 전자부품(120, 122)은 각각 프레임(110), 재배선부(140, 150) 등과 전기적으로 연결된 전극패드(120P, 122P)를 가진다. 전극패드(120P, 122P)는 각각 프레임(110), 재배선부(140, 150) 등에 의하여 재배선 된다. 복수의 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 전자부품(120, 122)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상 더 배치될 수 있음은 물론이다. 필요에 따라, 관통 홀(110X)의 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100G)의 제조방법은 전자부품 패키지(100A, 100D)의 제조방법에 있어서 복수의 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 23은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 24는 도 23의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100H)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 복수의 전자부품(120, 122); 프레임(110) 및 복수의 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 및 복수의 전자부품(120, 122)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100H)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 전자부품(120, 122)이 배치된 경우에도, 프레임(110)의 상면(110A) 및 하면(110B)에 각각 배치된 제3 및 제2 배선층(131, 132)과, 제1 절연층(111A)을 관통하는 내부 비아(115)가 적용될 수 있다. 마찬가지로, 봉합재(160)는 프레임(110)의 상면(110A)에 배치된 제3 배선층(131) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있으며, 봉합재(160)의 외곽 면을 통하여 외부로 노출되는 제2 외부접속단자(185)를 포함할 수 있다. 필요에 따라, 관통 홀(110X)의 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100H)의 제조방법은 전자부품 패키지(100B, 100E)의 제조방법에 있어서 복수의 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 25는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 26은 도 25의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100I)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 복수의 전자부품(120, 122); 프레임(110) 및 복수의 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 복수의 전자부품(120, 122)을 봉합하는 봉합재(160); 봉합재(160) 상에 배치된 외곽 배선층(162); 및 봉합재(160)를 관통하는 외곽 비아(163)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100I)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 전자부품(120, 122)이 배치된 경우에도, 봉합재(160) 상에 배치된 외곽 배선층(162)과, 봉합재(160)를 관통하는 외곽 비아(163)가 적용될 수 있다. 마찬가지로, 봉합재(160)와 연결된 커버층(180)을 더 포함할 수 있으며, 커버층(180)은 봉합재(160) 상에 배치된 외곽 배선층(162) 중 적어도 일부를 노출시키는 제3 개구부(181)를 가질 수 있다. 또한, 커버층(180)의 상면을 통하여 외부로 노출되는 제2 외부접속단자(185)를 더 포함할 수 있다. 필요에 따라, 관통 홀(110X)의 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100I)의 제조방법은 전자부품 패키지(100C, 100F)의 제조방법에 있어서 복수의 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 27은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도 28은 도 27의 전자부품 패키지의 개략적인 ?-?' 면 절단 평면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100J)는 복수의 관통 홀(110X1, 110X2)을 갖는 프레임(110); 프레임(110)의 복수의 관통 홀(110X1, 110X2) 내에 각각 배치된 복수의 전자부품(120, 122); 프레임(110) 및 복수의 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 및 복수의 전자부품(120, 122)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A) 상면에 배치된 금속층(135), 제2 절연층(111B) 하면에 배치된 제2 배선층(132), 및 제2 절연층(111B)을 관통하는 비아(113)를 포함한다.
복수의 관통 홀(110X1, 110X2) 각각은 금속층(135), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 금속층(135)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 금속층(135)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100J)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 관통 홀(110X1, 110X2)의 면적이나 모양 등은 서로 동일하거나 또는 서로 다를 수 있으며, 각각의 관통 홀(110X1, 110X2)에 배치된 전자부품(120, 122) 역시 서로 동일하거나 또는 서로 다를 수 있다. 복수의 관통 홀(110X1, 110X2) 및 이에 각각 배치된 전자부품(120, 122)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 복수의 관통 홀(110X1, 110X2)의 개수는 도면에서와 같이 2개일 수 있으나, 이에 한정되는 것은 아니며, 3개, 4개 등 그 이상일 수 있음은 물론이다. 또한, 각각의 관통 홀(110X1, 110X2) 내에 배치된 전자부품(120, 122)은 도면에서와 같이 1개일 수 있으나, 이에 한정되는 것은 아니며, 2개, 3개 등 그 이상일 수 있음은 물론이다. 필요에 따라, 복수의 관통 홀(110X1, 110X2)의 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100J)의 제조방법은 전자부품 패키지(100A, 100D)의 제조방법에 있어서 복수의 관통 홀(110X1, 110X2)을 형성하고, 복수의 관통 홀(110X1, 110X2) 내에 각각 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 29는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 30은 도 29의 전자부품 패키지의 개략적 ??-??' 면 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100K)는 복수의 관통 홀(110X1, 110X2)을 갖는 프레임(110); 프레임(110)의 복수의 관통 홀(110X1, 110X2) 내에 각각 배치된 복수의 전자부품(120, 122); 프레임(110) 및 복수의 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 및 복수의 전자부품(120, 122)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
복수의 관통 홀(110X1, 110X2) 각각은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100K)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 관통 홀(110X1, 110X2)를 형성하고, 복수의 관통 홀(110X1, 110X2) 내에 각각 전자부품(120, 122)을 배치하는 경우에도, 프레임(110)의 상면(110A) 및 하면(110B)에 각각 배치된 제3 및 제2 배선층(131, 132)과, 제1 절연층(111A)을 관통하는 내부 비아(115)가 적용될 수 있다. 이들은 복수의 관통 홀(110X1, 110X2)을 구분하는 프레임(110)의 제1 절연층(111A) 중앙 부분에도 형성될 수 있다. 마찬가지로, 봉합재(160)는 프레임(110)의 상면(110A)에 배치된 배선층(112A) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있으며, 봉합재(160)의 외곽 면을 통하여 외부로 노출되는 제2 외부접속단자(185)를 포함할 수 있다. 이들 역시 복수의 관통 홀(110X1, 110X2)을 구분하는 프레임(110)의 제1 절연층(111A) 중앙 부분에도 형성될 수 있다. 필요에 따라, 복수의 관통 홀(110X) 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100K)의 제조방법은 전자부품 패키지(100B, 100E)의 제조방법에 있어서 복수의 관통 홀(110X1, 110X2)를 형성하고, 복수의 관통 홀(110X1, 110X2) 내에 각각 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 31은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 32는 도 31의 전자부품 패키지의 개략적 ??-??' 면 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100L)는 복수의 관통 홀(110X1, 110X2)을 갖는 프레임(110); 프레임(110)의 복수의 관통 홀(110X1, 110X2) 내에 각각 배치된 복수의 전자부품(120, 122); 프레임(110) 및 복수의 전자부품(120, 122)의 하부에 배치된 재배선부(140, 150); 복수의 전자부품(120, 122)을 봉합하는 봉합재(160); 봉합재(160) 상에 배치된 외곽 배선층(162); 및 봉합재(160)를 관통하는 외곽 비아(163)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
복수의 관통 홀(110X1, 110X2) 각각은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 122)의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 122)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 122)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100L)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
복수의 관통 홀(110X1, 110X2)을 형성하고, 복수의 관통 홀(110X1, 110X2) 내에 각각 전자부품(120, 122)을 배치하는 경우에도, 봉합재(160) 상에 배치된 외곽 배선층(162)과, 봉합재(160)를 관통하는 외곽 비아(163)가 적용될 수 있다. 이들은 복수의 관통 홀(110X1, 110X2)를 구분하는 프레임(110)의 제1 절연층(111A) 중앙 부분에도 형성될 수 있다. 마찬가지로, 봉합재(160)와 연결된 커버층(180)을 더 포함할 수 있으며, 커버층(180)은 봉합재(160) 상에 배치된 외곽 배선층(162) 중 적어도 일부를 노출시키는 제3 개구부(181)를 가질 수 있다. 또한, 커버층(180)의 상면을 통하여 외부로 노출되는 제2 외부접속단자(185)를 더 포함할 수 있다. 이들 역시 복수의 관통 홀(110X1, 110X2)를 구분하는 프레임(110)의 제1 절연층(111A) 중앙 부분에도 형성될 수 있다. 필요에 따라, 복수의 관통 홀(110X1, 110X2)의 내면에 금속층(135)이 더 배치될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100L)의 제조방법은 전자부품 패키지(100C, 100F)의 제조방법에 있어서 복수의 관통 홀(110X1, 110X2)를 형성하고, 복수의 관통 홀(110X1, 110X2) 내에 각각 전자부품(120, 122)을 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 33은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도 34는 도 33의 전자부품 패키지의 개략적인 ??-??' 면 절단 평면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100M)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 복수의 전자부품(120, 124); 프레임(110) 및 복수의 전자부품(120, 124)의 하부에 배치된 재배선부(140, 150); 및 복수의 전자부품(120, 124)을 봉합하는 봉합재(160); 를 포함하되, 복수의 전자부품(120, 124) 중 적어도 하나는 집적회로(120)고, 다른 적어도 하나는 수동 부품(124)이다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 복수의 전자부품(120, 124) 중 하나의 상면 및 하면 사이에 배치될 수 있다. 복수의 전자부품(120, 124)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 전자부품(120, 124)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다. 복수의 전자부품(120, 124)의 두께가 서로 다른 경우에는 이들의 상면이 서로 다른 위치에 존재할 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100M)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
집적회로(120)는 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 칩을 말하며, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 수동 부품(124)은, 예를 들면, 인덕터, 콘덴서, 저항기 등일 수 있으나, 이에 한정되는 것은 아니다. 집적회로(120)는 전극패드(120P)를 통하여 프레임(110), 재배선부(140, 150) 등과 전기적으로 연결된다. 수동 부품(124)은 전극패드(미도시), 예를 들면, 외부 전극을 통하여 프레임(110), 재배선부(140, 150) 등과 전기적으로 연결된다.
집적회로(120) 및 수동 부품(124)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 집적회로(120)는 관통 홀(110X)의 중앙 부근에 배치될 수 있으며, 수동 부품(124)은 관통 홀(110X)의 내벽 부근에 배치될 수 있으나, 이에 한정되는 것은 아니다. 또한, 집적회로(120)는 하나만 배치되고, 수동 부품(124)은 복수개가 배치될 수 있으나, 역시 이에 한정되는 것은 아니며, 그 반대일 수도 있고, 모두 하나씩만 배치될 수도 있으며, 모두 복수개가 배치될 수도 있다. 필요에 따라, 금속층(135), 패시베이션층(170), 커버층(180), 개구부(161, 171, 181), 외부접속단자(175, 185), 외곽 배선층(162), 외곽 비아(163) 등도 적용될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100M)의 제조방법은 전자부품 패키지(100A ~ 100F)의 제조방법에 있어서 집적회로(120)와 수동 부품(124)을 함께 배치하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 35는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100N)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 및 제2 절연층(111B)을 관통하는 비아(113)를 포함하되, 제2 절연층(111B)이 제1 절연층(111A) 상부에 배치된다. 프레임(110)은 또한 제2 절연층(111B)의 상면(110A)에 배치된 제3 배선층(131) 및 프레임(110)의 하면(110B)에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제2 절연층(111B), 제1 배선층(112), 제1 절연층(111A), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제1 절연층(111A) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100N)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
다른 일례에 따른 전자부품 패키지(100N)는 제2 절연층(111B)이 제1 절연층(111A) 상부에 배치되며, 그 외에는 상술한 전자부품 패키지(100A ~ 100M)에 대한 내용이 유사하게 적용될 수 있다. 예컨대, 필요에 따라, 금속층(135), 패시베이션층(170), 커버층(180), 개구부(161, 171, 181), 외부접속단자(175, 185), 외곽 배선층(162), 외곽 비아(163) 등도 적용될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100N)의 제조방법은 전자부품 패키지(100A ~ 100F)의 제조방법에 있어서 제2 절연층(111B)을 제1 절연층(111A) 상부에 형성하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 36은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100O)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제3 절연층(111C), 제1 및 제2 절연층(111A, 111B) 사이 및 제1 및 제3 절연층(111A, 111C) 사이에 각각 배치된 복수의 제1 배선층(112A, 112B), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 제1 비아(113A), 및 제3 절연층(111C)을 관통하는 제2 비아(113B)를 포함한다. 프레임(110)은 또한 제3 절연층(111C)의 상면(110A)에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제3 절연층(111C), 제1 배선층(112B), 제1 절연층(111A), 제1 배선층(112A), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100O)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
제1 절연층(111A), 제2 절연층(111B) 및 제3 절연층(111C)은, 제2 절연층(111B), 제1 절연층(111A), 제3 절연층(111C)의 순서로 하부에서 상부로 적층된다. 제2 절연층(111B)과 제3 절연층(111C)은 재질이 동일할 수 있으며, 서로 대응되는 두께를 가질 수 있다. 대응되는 두께를 가진다는 것은 양자의 두께가 실질적으로 동일한 것을 의미한다. 즉, 완전히 동일한 것은 물론이며, 워피지 관점에서 무시할 수 있을 정도의 두께 차이가 있는 경우를 포함하는 개념이다.
제1 배선층(111A, 112B)은 각각 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등의 역할을 수행할 수 있다. 또한, 패드 패턴으로써 비아 패드 등의 역할을 수행할 수 있다. 이와 같이 제1 배선층(112A, 112B)은 재배선 기능을 역할을 수행할 수 있는바, 재배선부(140, 150)의 재배선 기능을 분담할 수 있다. 필요에 따라, 금속층(135), 패시베이션층(170), 커버층(180), 개구부(161, 171, 181), 외부접속단자(175, 185), 외곽 배선층(162), 외곽 비아(163) 등도 적용될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100O)의 제조방법은 전자부품 패키지(100A ~ 100F)의 제조방법에 있어서 제1 절연층(111A)의 상부에 제3 절연층(111C) 및 그 사이에 제1 배선층(1112B) 등을 형성하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 37은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100P)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 복수의 제2 절연층(111B1, 111B2), 제1 및 제2 절연층(111B2) 사이 또는 복수의 제2 절연층(111B1, 111B2) 사이에 각각 배치된 복수의 제1 배선층(112A1, 112A2), 제1 절연층(111A)을 관통하는 내부 비아(115), 및 제2 절연층(111B1, 111B2)을 각각 관통하는 복수의 비아(113A1, 113A2)를 포함한다. 프레임(110)은 또한 제1 절연층(111A)의 상면에 배치된 제3 배선층(131) 및 제2 절연층(111B2) 하면(110B)에 배치된 제2 배선층(132)을 포함한다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112A1), 제2 절연층(111B1), 제1 배선층(112A2), 제2 절연층(111B2), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 복수의 제1 배선층(112A1, 112A2) 및 복수의 제2 절연층(111B1, 111B2) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100P)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
제2 절연층(111B1, 111B2)이 복수의 층으로 구성되는 경우, 복수의 제2 절연층(111B1, 111B2) 사이에도 제1 배선층(112A2)이 배치될 수 있으며, 그 결과 재배선부(140, 150)의 재배선 기능을 보다 많이 대신할 수 있다. 제2 절연층(111B1, 111B2)의 층수나, 제1 배선층(112A1, 112A2)의 층수는 특별히 제한되지 않으며, 설계 사항에 따라서 더 많은 복수의 층으로 구성될 수 있음은 물론이다. 필요에 따라, 금속층(135), 패시베이션층(170), 커버층(180), 개구부(161, 171, 181), 외부접속단자(175, 185), 외곽 배선층(162), 외곽 비아(163) 등도 적용될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100P)의 제조방법은 전자부품 패키지(100A ~ 100F)의 제조방법에 있어서 제2 절연층(111B1, 111B2)을 복수의 층으로 구성하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 38은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100Q)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제3 절연층(111C), 제1 및 제2 절연층(111A, 111B) 사이 및 제1 및 제3 절연층(111A, 111C) 사이에 배치된 복수의 제1 배선층(112A, 112B), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 제1 비아(113A), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다. 이때, 봉합재(160)와 제3 절연층(111C)은 제4 개구부(165)를 가지며, 제1 및 제3 절연층(111A, 111C) 사이에 배치된 제1 배선층(112B)의 일부는 제4 개구부(165)에 의하여 외부로 노출된다.
관통 홀(110X)은 제3 절연층(111C), 제1 배선층(112B), 제1 절연층(111A), 제1 배선층(112A), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 복수의 제1 배선층(112A, 112B) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에 위치하도록 배치될 수 있다.
이하, 다른 일례에 따른 전자부품 패키지(100Q)에 포함되는 각각의 구성에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
제1 배선층(112B)은 제1 및 제3 절연층(111A, 111C) 사이에 배치된다. 예를 들면, 제1 배선층(112B)은 제4 개구부(165)를 통하여 외부로 노출되는 일부 패턴을 제외하고는 제1 절연층(111A) 상면 상에 배치되어 제3 절연층(111C) 내에 매립될 수 있다. 즉, 제1 배선층(112B)은 프레임(110)의 내부에 배치된다. 여기서, 프레임(110)의 내부에 배치된다는 것은 프레임(110) 기준으로 상면(110A) 및 하면(110B) 사이에 배치됨을 의미한다. 제1 배선층(112B)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 재배선 패턴으로써 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등의 역할을 수행할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 패드 패턴으로써 비아 패드, 내부 비아 패드 등의 역할을 수행할 수 있다. 이와 같이 제1 배선층(112B)은 재배선 기능을 역할을 수행할 수 있는바, 재배선부(140, 150)의 재배선 기능을 분담할 수 있다. 제1 배선층(112B)의 형성 재료로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 또는 이들의 합금 등의 도전성 물질을 사용할 수 있다. 제1 배선층(112B)의 두께 역시 특별히 한정되지 않으며, 예를 들면, 각각 10㎛ 내지 50㎛ 정도일 수 있다. 제1 배선층(112B) 중 제4 개구부(165)를 통하여 외부로 노출되는 패턴은 전자부품 패키지(100Q) 상에 배치된 다른 전자부품이나 패키지 등과의 연결을 위한 와이어 본딩용 패드일 수 있다. 제2 절연층(111B)과 제3 절연층(111C)은 재질이 동일할 수 있으며, 서로 대응되는 두께를 가질 수 있다. 대응되는 두께를 가진다는 것은 양자의 두께가 실질적으로 동일한 것을 의미한다. 즉, 완전히 동일한 것은 물론이며, 워피지 관점에서 무시할 수 있을 정도의 두께 차이가 있는 경우를 포함하는 개념이다. 필요에 따라, 금속층(135), 패시베이션층(170), 개구부(171), 외부접속단자(175) 등도 적용될 수 있음은 물론이다.
다른 일례에 따른 전자부품 패키지(100Q)의 제조방법은 전자부품 패키지(100B, 100E)의 제조방법에 있어서 제1 절연층(111A)의 상부에 제3 절연층(111C) 및 제1 배선층(112B)을 형성하고, 제4 개구부(165)를 형성하는 것을 제외하고는 상술한 바와 동일한바 생략한다.
도 39는 전자부품 패키지의 신호 전달의 일례를 개략적으로 도시한다.
전자부품 패키지로는 상술한 전자부품 패키지(100B)를 적용하여 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
일례에서는, 제2 배선층(132, M1)은 대부분이 그라운드(GND) 패턴, 예를 들면 그라운드 플레인(ground plane)으로 구성된다. 전자부품(120) 배치 전에 형성할 수 있는 제2 배선층(132, M1)의 대부분이 그라운드(GND) 패턴으로 구성되는바, 재배선부 배선층(142, 152, M2, M3)의 그라운드(GND) 패턴을 최소화할 수 있다. 따라서, 두 층(M2, M3)으로도 다른 필요한 재배선 패턴(R) 및/또는 패드 패턴(P)을 충분히 설계할 수 있으며, 그 결과 전자부품(120) 배치 후에 재배선부를 형성하는 공정을 최소화할 수 있다. 여기서, 대부분이 그라운드(GND) 패턴이라는 것은 평면 면적을 기준으로 그라운드 패턴(GND)의 면적이 과반 이상인 것을 의미한다.
제2 배선층(132, M1)을 구성하는 그라운드 패턴(GND)은 제1 배선층(112, C2), 재배선부 배선층(142, M2) 등에 설계된 각종 신호(S) 패턴 등의 신호 전송을 위한 리턴 패스(RP) 역할을 수행한다. 제2 배선층(132, M1)의 그라운드(GND) 패턴이 이와 같이 상하층에 형성된 각종 신호(S) 패턴의 리턴 패스(RP) 역할을 충분히 수행하여 주는바, 전자부품 패키지(100B)가 외부와 전기적으로 연결된 후, 원활하게 동작될 수 있다.
제2 배선층(132, M1)과 제1 배선층(112, C2) 사이의 거리는, 제2 배선층(132, M1)과 재배선부 배선층(142, M2) 사이의 거리보다 작을 수 있다. 거리는 단면의 두께 방향을 기준으로 판단한다. 이와 같이, 제2 배선층(132, M1)과 제1 배선층(112, C2) 사이의 거리가 작은 경우 제2 배선층(132, M1)의 재배선 패턴(R) 중 그라운드(GND) 패턴이 리턴 패스(RP) 역할을 보다 효과적으로 수행할 수 있다.
도 40은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지는 복수의 전자부품 패키지가 적층된 형태이다. 상술한 다양한 예시에 따른 전자부품 패키지(100A ~ 100Q)는 이에 다양한 형태로 적용될 수 있다. 예를 들면, 상술한 전자부품 패키지(100B) 상에 다른 전자부품 패키지(200A)가 배치된 형태일 수 있다.
전자부품 패키지(100B)는 상술한 바와 같이, 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다. 각 구성에 대한 내용은 상술한 바와 동일한바 생략한다.
전자부품 패키지(200A)는 배선 기판(210), 배선 기판(210)에 플립칩 형태로 실장된 제1 전자부품(222), 및 제1 전자부품(222) 상에 적층된 제2 전자부품(224)을 포함한다. 또한, 제1 전자부품(222) 및 배선 기판(210) 사이의 틈새를 채우는 언더필 수지(240), 및 제1 및 제2 전자부품(222, 224) 등을 봉합하는 봉합 수지(230)를 포함한다.
제1 및 제2 전자부품(222, 224)은 집적회로 칩일 수 있으며, 예를 들면, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩일 수 있다. 제1 전자부품(222)의 평면 형상은 제2 전자부품(224)의 평면 형상보다 클 수 있다.
배선 기판(210)의 상면에는 본딩용 패드(212A)와 플립칩용 패드(212B)가 배치된다. 배선 기판(210)은 복수의 절연층(미도시)과 복수의 절연층에 형성된 비아 패턴(미도시) 및 배선 패턴(미도시) 등으로 구성되어 있다. 배선 기판(210)의 비아 패턴(미도시) 및 배선 패턴(미도시)은 본딩용 패드(212A), 플립칩용 패드(212B) 등과 전기적으로 연결된다.
본딩용 패드(212A)는 본딩 와이어(252)를 통해서 제2 전자부품(224)의 상면에 형성된 전극패드(미도시)와 전기적으로 접속된다. 플립칩용 패드(212B)에는 제1 전자부품(222)의 범프(251)가 플립칩 형태로 접합된다. 본딩용 패드(212A) 및 플립칩용 패드(212B)의 재료로는 상술한 바와 같은 도전성 물질을 이용할 수 있다. 본딩용 패드(212A) 및 플립칩용 패드(212B)의 표면에는 Au, Ni/Au, Ni/Pd/Au 등의 금속층 처리를 할 수 있다.
봉합 수지(230)는 제1 전자부품(222) 및 제2 전자부품(224)을 보호하기 위한 것으로, 이들을 봉합한다. 봉합 수지(23)의 재료로는 공지의 절연 물질, 예를 들면, 에폭시계 절연 수지 등을 이용할 수 있다.
언더필 수지(240)는 제1 전자부품(222)의 범프(251)와 플립칩용 패드(212B) 사이의 접속 부분의 접속 강도를 향상시키기 위한 수지이다. 언더필 수지(240)는 배선 기판(210)과 제1 전자부품(222) 사이의 틈새를 충전한다. 언더필 수지(240)의 재료로는 마찬가지로 공지의 절연 물질, 예를 들면, 에폭시계 절연 수지 등을 이용할 수 있다.
접속 단자(191)는 전자부품 패키지(200A)를 전자부품 패키지(100B)에 접속시키기 위한 구성이다. 접속 단자(191)에 의하여 전자부품 패키지(200A)와 전자부품 패키지(100B)가 적층 접합된다. 접속 단자(191)는 전자부품 패키지(100B)의 상부에 형성된 제2 외부접속단자(185)일 수 있다. 또는, 전자부품 패키지(200A)의 하부에 형성된 외부접속단자(미도시)일 수 있다. 또는, 전자부품 패키지(100B)의 상부에 형성된 제2 외부접속단자(185)와 전자부품 패키지(200A)의 하부에 형성된 외부접속단자(미도시)가 일체화된 것일 수 있다. 접속 단자(191)의 재료로는 마찬가지, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등의 도전성 물질을 사용할 수 있다. 접속 단자(191)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자(191)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
도 41은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지는 상술한 전자부품 패키지(100C) 상에 상술한 전자부품 패키지(100A)가 적층된 형태이다.
전자부품 패키지(100C)는 상술한 바와 같이, 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 전자부품(120)을 봉합하는 봉합재(160); 봉합재(160) 상에 배치된 외곽 배선층(162); 및 봉합재(160)를 관통하는 외곽 비아(163)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다. 각 구성에 대한 내용은 상술한 바와 동일한바 생략한다.
전자부품 패키지(100A)는 상술한 바와 같이 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A) 상면에 배치된 금속층(135), 제2 절연층(111B) 하면에 배치된 제2 배선층(132), 및 제2 절연층(111B)을 관통하는 비아(113)를 포함한다. 각 구성에 대한 내용은 상술한 바와 동일한바 생략한다.
전자부품 패키지(100C)와 전자부품 패키지(100A)는 접속 단자(191)에 의하여 적층 접합된다. 접속 단자(191)는 전자부품 패키지(100C)의 상부에 형성된 제2 외부접속단자(185)일 수 있다. 또는, 전자부품 패키지(100A)의 하부에 형성된 제1 외부접속단자(175)일 수 있다. 또는, 전자부품 패키지(100C)의 상부에 형성된 제2 외부접속단자(185)와 전자부품 패키지(100A)의 하부에 형성된 제1 외부접속단자(175)가 일체화된 것일 수 있다. 접속 단자(191)의 재료로는 마찬가지, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 솔더(solder) 등의 도전성 물질을 사용할 수 있다. 접속 단자(191)는 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 접속 단자(191)는 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
도 42는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100R)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150, 155); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
재배선부(155)는 재배선부 절연층(156), 재배선부 절연층(156) 상에 배치된 재배선부 배선층(157), 및 재배선부 절연층(156)을 관통하며 재배선부 배선층(157)과 전기적으로 연결된 재배선부 비아(158)를 포함한다. 봉합재(160)는 프레임(110)의 상면(110A)에 배치된 제3 배선층(131) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있다. 또한, 봉합재(160)의 제2 개구부(161)에는 외부로 노출되는 제2 외부접속단자(185)가 배치될 수 있다. 제2 외부접속단자(185)는 제2 개구부(161)를 통하여 노출된 제3 배선층(131)과 연결될 수 있다. 재배선부(155) 하부에는 제1 개구부(171)를 갖는 패시베이션층(170)이 배치될 수 있고, 제1 개구부(171)에는 언더범프금속층(172)이 배치될 수 있으며, 언더범프금속층(172) 상에는 제1 외부접속단자(175)가 배치될 수 있다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100R)에서의 신호 이동 경로 및 그에 따른 그라운드의 배치에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
전자부품(120)은 신호용 전극패드(120P 중 S' 경로를 따르는 적어도 하나)를 가지며, 신호용 전극패드(120P 중 S' 경로를 따르는 적어도 하나)는 재배선부(140)의 제1 신호용 비아(143 중 S' 경로를 따르는 적어도 하나)를 통하여 재배선부(140)의 배선층(142)의 신호 패턴(142 중 S' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 재배선부(140)의 배선층(142)의 신호 패턴(142 중 S' 경로를 따르는 적어도 하나)은 재배선부(140)의 제2 신호용 비아(143 중 S' 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S' 경로를 따르는 적어도 하나)은 프레임(110)의 신호용 비아(113 중 S' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제1 배선층(112)의 신호 패턴(132 중 S' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제1 배선층(112)의 신호 패턴(112 중 S' 경로를 따르는 적어도 하나)은 프레임(110)의 신호용 내부 비아(115 중 S' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S' 경로를 따르는 적어도 하나)은 프레임(110) 상부의 팬-아웃 영역에 배치된 신호용 외부접속단자(185 중 S' 경로를 따르는 적어도 하나)와 전기적으로 연결되며, 프레임(110)의 제2 및 제3 배선층(131, 132)은 신호(S')의 리턴 경로를 제공하는 그라운드 패턴(131 중 G' 경로를 따르는 적어도 하나, 132 중 G' 경로를 따르는 적어도 하나)을 가질 수 있다.
예를 들면, 전자부품(120)의 전극패드(120P) 중 일부는 신호(S') 연결을 위한 것일 수 있고, 다른 일부는 그라운드(G') 연결을 위한 것일 수 있다. 일부 신호(S')의 경우, 신호 연결을 위한 전극패드(120P 중 S' 경로를 따르는 적어도 하나)에서 출발하여 재배선부의 신호용 비아(143 중 S' 경로를 따르는 적어도 하나)를 통하여 재배선부의 배선층(142)의 신호 패턴(142 중 S' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 재배선부의 신호용 비아(143)를 통하여 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 신호용 비아(113 중 S' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제1 배선층(112)의 신호 패턴(112 중 S' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 신호용 내부 비아(115 중 S' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 신호용 제2 외부접속단자(185 중 S' 경로를 따르는 적어도 하나)를 통하여 외부로 이동할 수 있다.
상술한 이동 경로를 따르는 신호(S')의 리턴 경로를 제공하기 위하여 상술한 이동 경로 상부 및 하부에는 그라운드 패턴(G')이 형성될 수 있다. 그라운드 패턴(G')은 재배선부 배선층(142, 152)뿐만 아니라, 프레임(110)의 제2 배선층(132) 및 제3 배선층(131)에도 형성될 수 있다. 프레임(110)의 제1 배선층(112)이 대부분 신호 패턴(S')이 형성된 경우라면, 그 하부 및/또는 상부에 해당하는 제2 배선층(132) 및 제3 배선층(131)은 대부분이 그라운드 패턴(G')이 형성된 것일 수 있다. 또한, 재배선부 배선층(142)은 대부분이 신호 패턴(S')이 형성된 것일 수 있으며, 재배선부 배선층(152)은 대부분이 그라운드 패턴(G')이 형성된 것일 수 있다. 이와 같이, 프레임(110)을 신호 패턴(S') 및 그라운드 패턴(G') 등을 위한 재배선 영역으로 활용할 수 있으며, 프레임(110)은 전자부품(120) 배치 전에 형성할 수 있기 때문에, 공정 수율 등을 개선할 수 있다. 그라운드 패턴(G')은 판 형상 등일 수 있으나, 이에 한정되는 것은 아니다.
도 43은 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100S)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150, 155); 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제3 절연층(111C), 제1 및 제2 절연층(111A, 111B) 사이 및 제1 및 제3 절연층(111A, 111C) 사이에 각각 배치된 복수의 제1 배선층(112A, 112B), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 제1 비아(113A), 및 제3 절연층(111C)을 관통하는 제2 비아(113B)를 포함한다. 프레임(110)은 또한 제3 절연층(111C)의 상면(110A)에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
재배선부(155)는 재배선부 절연층(156), 재배선부 절연층(156) 상에 배치된 재배선부 배선층(157), 및 재배선부 절연층(156)을 관통하며 재배선부 배선층(157)과 전기적으로 연결된 재배선부 비아(158)를 포함한다. 봉합재(160)는 프레임(110)의 상면(110A)에 배치된 제3 배선층(131) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있다. 또한, 봉합재(160)의 제2 개구부(161)에는 외부로 노출되는 제2 외부접속단자(185)가 배치될 수 있다. 제2 외부접속단자(185)는 제2 개구부(161)를 통하여 노출된 제3 배선층(131)과 연결될 수 있다. 재배선부(155) 하부에는 제1 개구부(171)를 갖는 패시베이션층(170)이 배치될 수 있고, 제1 개구부(171)에는 언더범프금속층(172)이 배치될 수 있으며, 언더범프금속층(172) 상에는 제1 외부접속단자(175)가 배치될 수 있다.
관통 홀(110X)은 제3 배선층(131), 제3 절연층(111C), 제1 배선층(112B), 제1 절연층(111A), 제1 배선층(112A), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100S)에서의 신호 이동 경로 및 그에 따른 그라운드의 배치에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
전자부품(120)은 신호용 전극패드(120P 중 S" 경로를 따르는 적어도 하나)를 가지며, 신호용 전극패드(120P 중 S" 경로를 따르는 적어도 하나)는 재배선부(140)의 제1 신호용 비아(143 중 S" 경로를 따르는 적어도 하나)를 통하여 재배선부(140)의 배선층(142)의 신호 패턴(142 중 S" 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 재배선부(140)의 배선층(142)의 신호 패턴(142 중 S" 경로를 따르는 적어도 하나)은 재배선부(140)의 제2 신호용 비아(143 중 S" 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S" 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S" 경로를 따르는 적어도 하나)은 프레임(110)의 하부 신호용 비아(113A 중 S" 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 하부 제1 배선층(112A)의 신호 패턴(112A 중 S" 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 하부 제1 배선층(112A)의 신호 패턴(112A 중 S" 경로를 따르는 적어도 하나)은 프레임(110)의 신호용 내부 비아(115 중 S" 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 상부 제1 배선층(112B)의 신호 패턴(112B 중 S" 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 상부 제2 배선층(112B)의 신호 패턴(112B 중 S" 경로를 따르는 적어도 하나)은 프레임(110)의 상부 신호용 비아(113B)를 통하여 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S" 경로를 따르는 적어도 하나)와 전기적으로 연결되고, 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S" 경로를 따르는 적어도 하나)은 프레임(110) 상부의 팬-아웃 영역에 배치된 신호용 외부접속단자(185 중 S" 경로를 따르는 적어도 하나)와 전기적으로 연결되며, 프레임(110)의 제2 배선층(131) 및 상부 제1 배선층112B)은 신호(S")의 리턴 경로를 제공하는 그라운드 패턴(131 중 G" 경로를 따르는 적어도 하나, 112B 중 G" 경로를 따르는 적어도 하나)을 가질 수 있다.
예를 들면, 전자부품(120)의 전극패드(120P) 중 일부는 신호(S") 연결을 위한 것일 수 있고, 다른 일부는 그라운드(G") 연결을 위한 것일 수 있다. 일부 신호(S")의 경우, 신호 연결을 위한 전극패드(120P 중 S" 경로를 따르는 적어도 하나)에서 출발하여 재배선부의 제1 신호용 비아(143 중 S" 경로를 따르는 적어도 하나)를 통하여 재배선부 배선층(142)의 신호 패턴(142 중 S" 경로를 따르는 적어도 하나)으로 이동하고, 그 후 재배선부의 제2 신호용 비아(143 중 S" 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S" 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 하부 신호용 비아(113A 중 S" 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 하부 제1 배선층(112A)의 신호 패턴(112A 중 S" 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 신호용 내부 비아(115 중 S" 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 상부 제1 배선층(112B)의 신호 패턴(112B 중 S" 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 상부 신호용 비아(113B 중 S" 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제3 배선층(131)의 신호 패턴(131 중 S" 경로를 따르는 적어도 하나)으로 이동하고, 그 후 신호용 제2 외부접속단자(185 중 S" 경로를 따르는 적어도 하나)를 통하여 외부로 이동할 수 있다.
상술한 이동 경로를 따르는 신호(S")의 리턴 경로를 제공하기 위하여 상술한 이동 경로 상부 및 하부에는 그라운드 패턴(G")이 형성될 수 있다. 그라운드 패턴(G")은 재배선부 배선층(142, 152)뿐만 아니라, 프레임(110)의 제2 배선층(132) 및 상부 제1 배선층(112B)에도 형성될 수 있다. 프레임(110)의 하부 제1 배선층(112A)이 대부분 신호 패턴(S")이 형성된 경우라면, 그 하부 및/또는 상부에 해당하는 제2 배선층(132) 및 상부 제1 배선층(112B)은 대부분이 그라운드 패턴(G")으로 이루어질 수 있다. 또한, 재배선부 배선층(142)은 대부분이 신호 패턴(S')이 형성된 것일 수 있으며, 재배선부 배선층(152)은 대부분이 그라운드 패턴(G')이 형성된 것일 수 있다. 이와 같이, 프레임(110)을 신호 패턴(S") 및 그라운드 패턴(G") 등을 위한 재배선 영역으로 활용할 수 있으며, 프레임(110)은 상술한 바와 같이 전자부품(120) 배치 전에 형성할 수 있기 때문에, 공정 수율 등을 개선할 수 있다. 그라운드 패턴(G")은 판 형상 등일 수 있으나, 이에 한정되는 것은 아니다.
도 44는 전자부품 패키지의 다른 일례를 개략적으로 나타내는 단면도이다.
도면을 참조하면, 다른 일례에 따른 전자부품 패키지(100T)는 관통 홀(110X)을 갖는 프레임(110); 프레임(110)의 관통 홀(110X) 내에 배치된 전자부품(120); 프레임(110) 및 전자부품(120)의 하부에 배치된 재배선부(140, 150, 155); 및 전자부품(120)을 봉합하는 봉합재(160)를 포함한다. 프레임(110)은 제1 절연층(111A), 제2 절연층(111B), 제1 및 제2 절연층(111A, 111B) 사이에 배치된 제1 배선층(112), 제1 절연층(111A)을 관통하는 내부 비아(115), 제2 절연층(111B)을 관통하는 비아(113), 제1 절연층(111A)의 상면에 배치된 제3 배선층(131), 및 제2 절연층(111B)의 하면에 배치된 제2 배선층(132)을 포함한다.
재배선부(155)는 재배선부 절연층(156), 재배선부 절연층(156) 상에 배치된 재배선부 배선층(157), 및 재배선부 절연층(156)을 관통하며 재배선부 배선층(157)과 전기적으로 연결된 재배선부 비아(158)를 포함한다. 봉합재(160)는 프레임(110)의 상면(110A)에 배치된 제3 배선층(131) 중 적어도 일부를 노출시키는 제2 개구부(161)를 가질 수 있다. 또한, 봉합재(160)의 제2 개구부(161)에는 외부로 노출되는 제2 외부접속단자(185)가 배치될 수 있다. 제2 외부접속단자(185)는 제2 개구부(161)를 통하여 노출된 제3 배선층(131)과 연결될 수 있다. 재배선부(155) 하부에는 제1 개구부(171)를 갖는 패시베이션층(170)이 배치될 수 있고, 제1 개구부(171)에는 언더범프금속층(172)이 배치될 수 있으며, 언더범프금속층(172) 상에는 제1 외부접속단자(175)가 배치될 수 있다.
관통 홀(110X)은 제3 배선층(131), 제1 절연층(111A), 제1 배선층(112), 제2 절연층(111B), 및 제2 배선층(132)을 순차적으로 관통할 수 있다. 제1 배선층(112) 및 제2 절연층(111B) 중 적어도 하나는 전자부품(120)의 상면 및 하면 사이에 배치될 수 있다. 전자부품(120)은 상면이 프레임(110)의 상면(110A) 보다 하부에 위치하도록 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 전자부품(120)은 상면이 프레임(110)의 상면(110A)과 동일 또는 상부에, 그리고 제3 배선층(131)의 상면 보다는 하부에 위치하도록 배치될 수 있다. 또는, 제3 배선층(131)의 상면과 동일 또는 그보다 상부에 위치하도록 배치될 수도 있다.
이하, 다른 일례에 따른 전자부품 패키지(100T)에서의 신호 이동 경로 및 그에 따른 그라운드의 배치에 대하여 보다 자세히 설명하되, 상술한 내용과 중복되는 내용은 생략하고, 차이점을 중심으로 서술하도록 한다.
전자부품(120)은 신호용 전극패드(120P 중 S''' 경로를 따르는 적어도 하나)를 가지며, 신호용 전극패드(120P 중 S''' 경로를 따르는 적어도 하나)는 재배선부(140)의 제1 신호용 비아(143 중 S''' 경로를 따르는 적어도 하나)를 통하여 재배선부(140)의 배선층(142)의 제1 신호 패턴(142 중 S''' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 재배선부(140)의 배선층(142)의 제1 신호 패턴(142 중 S''' 경로를 따르는 적어도 하나)은 재배선부(140)의 제2 신호용 비아(143 중 S''' 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 제1 신호 패턴(132 중 S''' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제2 배선층(132)의 제1 신호 패턴(132 중 S''' 경로를 따르는 적어도 하나)은 프레임(110)의 제1 신호용 비아(113 중 S''' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제1 배선층(112)의 신호 패턴(112 중 S''' 경로를 따르는 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제1 배선층(112)의 신호 패턴(112 중 S''' 경로를 따르는 적어도 하나)은 프레임(110)의 제2 신호용 비아(113 중 S''' 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 제2 신호 패턴(132 중 S''' 경로를 따르는 다른 적어도 하나)과 전기적으로 연결되고, 프레임(110)의 제2 배선층(132)의 제2 신호 패턴(132 중 S''' 경로를 따르는 다른 적어도 하나)은 재배선부(140)의 제3 신호용 비아(143 중 S''' 경로를 따르는 또 다른 적어도 하나)를 통하여 재배선부(140)의 배선층(142)의 제2 신호 패턴(142 중 S''' 경로를 따르는 다른 적어도 하나)과 전기적으로 연결되고, 재배선부(140)의 배선층(142)의 제2 신호 패턴(142 중 S''' 경로를 따르는 다른 적어도 하나)은 재배선부(150, 155)의 신호용 비아(153 중 S''' 경로를 따르는 적어도 하나, 158 중 S''' 경로를 따르는 적어도 하나) 및 배선층(152, 157)의 신호 패턴(152 중 S''' 경로를 따르는 적어도 하나, 157 중 S''' 경로를 따르는 적어도 하나) 등을 통하여 재배선부(140, 150, 155) 일측의 팬-아웃 영역에 배치된 신호용 외부접속단자(175 중 S''' 경로를 따르는 적어도 하나)와 전기적으로 연결되며, 프레임(110)의 제2 및 제3 배선층(131, 132)은 신호(S')의 리턴 경로를 제공하는 그라운드 패턴(131 중 G' 경로를 따르는 적어도 하나, 132 중 G' 경로를 따르는 적어도 하나)을 가질 수 있다.
예를 들면, 전자부품(120)의 전극패드(120P) 중 일부는 신호(S''') 연결을 위한 것일 수 있고, 다른 일부는 그라운드(G''') 연결을 위한 것일 수 있다. 일부 신호(S''')의 경우, 신호(S''') 연결을 위한 전극패드(120P)에서 출발하여 재배선부(140) 제1 신호용 비아(143 중 S''' 경로를 따르는 적어도 하나)를 통하여 재배선부 배선층(142)의 신호 패턴(142 중 S''' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 재배선부(140)의 제2 신호용 비아(143 중 S''' 경로를 따르는 다른 적어도 하나)를 통하여 프레임(110)의 제2 배선층(132)의 제1 신호 패턴(132 중 S''' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 제1 신호용 비아(113 중 S''' 경로를 따르는 적어도 하나)를 통하여 프레임(110)의 제1 배선층(112)의 신호 패턴(112 중 S''' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 프레임(110)의 제2 신호용 비아(113 중 S''' 경로를 따르는 다른 적어도 하나)를 통하여 다시 프레임(110)의 제2 배선층(132)의 신호 패턴(132 중 S''' 경로를 따르는 다른 적어도 하나)으로 이동하고, 그 후 재배선부(140)의 제3 신호용 비아(143 중 S''' 경로를 따르는 또 다른 적어도 하나)를 통하여 다시 재배선부(140) 배선층(142)의 제2 신호 패턴(142 중 S''' 경로를 따르는 다른 적어도 하나)으로 이동하고, 그 후 재배선부(150)의 신호용 비아(153 중 S''' 경로를 따르는 적어도 하나)를 통하여 재배선부(150) 배선층(152)의 신호 패턴(152 중 S''' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 재배선부(155)의 신호용 비아(158 중 S''' 경로를 따르는 적어도 하나)를 통하여 재배선부(155) 배선층(157)의 신호 패턴(157 중 S''' 경로를 따르는 적어도 하나)으로 이동하고, 그 후 신호용 언더범프금속층(172 중 S''' 경로를 따르는 적어도 하나)을 거쳐 팬-아웃 영역에 배치된 신호용 제1 외부접속단자(175 중 S''' 경로를 따르는 적어도 하나)를 통하여 외부로 이동할 수 있다.
상술한 이동 경로를 따르는 신호(S''')의 리턴 경로를 제공하기 위하여 상술한 이동 경로 상부 및 하부에는 그라운드 패턴(G''')이 형성될 수 있다. 그라운드 패턴(G''')은 재배선부 배선층(142, 152)뿐만 아니라, 프레임(110)의 제2 배선층(132) 및 제3 배선층(131)에도 형성될 수 있다. 프레임(110)의 제1 배선층(112)이 대부분 신호 패턴(S''')이 형성된 경우라면, 그 하부 및/또는 상부에 해당하는 제2 배선층(132) 및 제3 배선층(131)은 대부분이 그라운드 패턴(G''')이 형성된 것일 수 있다. 또한, 재배선부 배선층(142)은 대부분이 신호 패턴(S''')이 형성된 것일 수 있으며, 재배선부 배선층(152)은 대부분이 그라운드 패턴(G''')이 형성된 것일 수 있다. 이와 같이, 프레임(110)을 신호 패턴(S''') 및 그라운드 패턴(G''') 등을 위한 재배선 영역으로 활용할 수 있으며, 프레임(110)은 상술한 바와 같이 전자부품(120) 배치 전에 형성할 수 있기 때문에, 공정 수율 등을 개선할 수 있다. 그라운드 패턴(G''')은 판 형상 등일 수 있으나, 이에 한정되는 것은 아니다.
복수의 패키지가 적층된 형태가 상술한 예시들에 한정되는 것은 아니며, 이 외에도 상술한, 또는 다양한 예시에 따른 전자부품 패키지(100A ~ 100T)가 서로 조합된 형태, 또는 상술한 다양한 예시에 따른 전자부품 패키지(100A ~ 100T) 상에 다른 형태의 패키지가 배치된 형태, 또는 다른 형태의 패키지 상에 상술한 다양한 예시에 따른 전자부품 패키지(100A ~ 100T)가 배치된 형태 등일 수 있다.
본 개시의 전자부품 패키지(100A ~ 100T) 및 그 변형 예들은 그 외에도 다양한 형태로 전자제품에 적용될 수 있다. 예를 들면, 전자부품 패키지의 변형 예들 중 내부 비아, 커버층, 외곽 배선층 및 외곽 비아를 갖는 변형 예가 하부 패키지로 배치되고, 그 표면 상에 다양한 별도의 표면 실장형(SMT) 수동 부품(미도시)이 배치될 수 있다. 더불어, 여러 형태의 전자부품 패키지 또는 도면에 도시하지 않은 다른 여러 가지 형태의 전자부품 패키지가 상부 패키지로 수동 부품과 함께 배치될 수 있음은 물론이다. 수동 부품 역시 개구부 내에 배치되며, 이를 통하여 노출된 각종 배선층들과 물리적 및/또는 전기적으로 연결될 수 있다.
한편, 하부는 편의상 도면의 단면을 기준으로 전자부품 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상부는 하부의 반대 방향으로 사용하였으며, 측부는 상부 및 하부와 수직하는 방향으로 사용하였다. 더불어, 하부, 상부, 또는 측부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
한편, 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
한편, 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
한편, 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
1000: 전자 기기 1010: 마더 보드
1020: 칩 관련 부품 1030: 네트워크 관련 부품
1040: 기타 부품 1050: 카메라
1060: 안테나 1070: 디스플레이
1080: 배터리 1090: 신호 라인
1100: 스마트 폰 1101: 스마트 폰 바디
1110: 스마트 폰 마더 보드 1120: 스마트 폰 내장 전자부품
1130: 스마트 폰 카메라 100: 전자부품 패키지
100A ~ 100T: 전자부품 패키지 110: 프레임
111Y: 내부 비아용 홀 113Y: 비아 홀
110X: 관통 홀 111A, 111B, 111C: 절연층
112, 112A, 112B, 131, 132: 배선층 113, 113A, 113B: 비아
115: 내부 비아 120, 122, 124: 전자부품
120P, 122P: 전극패드 140, 150, 155: 재배선부
141, 151, 156: 재배선부 절연층 142, 152, 157: 재배선부 배선층
143, 153, 158: 재배선부 비아 160: 봉합재
161, 165, 171, 181: 개구부 175, 185, 191: 외부접속단자
170: 패시베이션층 180: 커버층
190: 점착 필름 200A: 전자부품 패키지
210: 배선 기판 222, 224: 전자부품
212A, 212B: 패드 230: 봉합 수지
240: 언더필 수지 251: 범프
252: 본딩 와이어

Claims (30)

  1. 관통 홀을 갖는 프레임;
    상기 프레임의 관통 홀에 배치된 전자부품; 및
    상기 프레임 및 상기 전자부품의 일측에 배치된 재배선부; 를 포함하며,
    상기 프레임의 내부에는 상기 재배선부를 통하여 상기 전자부품과 전기적으로 연결된 하나 이상의 제1 배선층이 배치된,
    전자부품 패키지.
  2. 제 1 항에 있어서,
    상기 하나 이상의 제1 배선층 중 적어도 하나는 상기 전자부품의 상면 및 하면 사이에 배치된,
    전자부품 패키지.
  3. 제 1 항에 있어서,
    상기 프레임은, 복수의 절연층,
    상기 복수의 절연층 사이에 배치된 상기 하나 이상의 제1 배선층, 및
    상기 복수의 절연층 일측에 배치된 제2 배선층, 을 포함하는,
    전자부품 패키지.
  4. 제 3 항에 있어서,
    상기 프레임은,
    상기 복수의 절연층 타측에 배치된 제3 배선층을 더 포함하는,
    전자부품 패키지.
  5. 제 4 항에 있어서,
    상기 전자부품은 신호용 전극패드를 가지며, 상기 신호용 전극패드는 상기 재배선부의 제1 신호용 비아를 통하여 상기 재배선부의 배선층의 신호 패턴과 전기적으로 연결되고, 상기 재배선부의 배선층의 신호 패턴은 상기 재배선부의 제2 신호용 비아를 통하여 상기 프레임의 제2 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제2 배선층의 신호 패턴은 상기 프레임의 신호용 비아를 통하여 상기 프레임의 제1 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제1 배선층의 신호 패턴은 상기 프레임의 신호용 내부 비아를 통하여 상기 프레임의 제3 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제3 배선층의 신호 패턴은 상기 프레임 타측의 팬-아웃 영역에 배치된 신호용 외부접속단자와 전기적으로 연결되며,
    상기 프레임의 제2 및 제3 배선층은 그라운드 패턴을 가지는,
    전자부품 패키지.
  6. 제 4 항에 있어서,
    상기 전자부품은 신호용 전극패드를 가지며, 상기 신호용 전극패드는 상기 재배선부의 제1 신호용 비아를 통하여 상기 재배선부의 배선층의 제1 신호 패턴과 전기적으로 연결되고, 상기 재배선부의 배선층의 제1 신호 패턴은 상기 재배선부의 제2 신호용 비아를 통하여 상기 프레임의 제2 배선층의 제1 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제2 배선층의 제1 신호 패턴은 상기 프레임의 제1 신호용 비아를 통하여 상기 프레임의 제1 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제1 배선층의 신호 패턴은 상기 프레임의 제2 신호용 비아를 통하여 상기 프레임의 제2 배선층의 제2 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제2 배선층의 제2 신호 패턴은 상기 재배선부의 제3 신호용 비아를 통하여 상기 재배선부의 배선층의 제2 신호 패턴과 전기적으로 연결되고, 상기 재배선부의 배선층의 제2 신호 패턴은 상기 재배선부 일측의 팬-아웃 영역에 배치된 신호용 외부접속단자와 전기적으로 연결되며,
    상기 프레임의 제2 및 제3 배선층은 그라운드 패턴을 가지는,
    전자부품 패키지.
  7. 제 4 항에 있어서,
    상기 하나 이상의 제1 배선층은 상기 복수의 절연층 사이에 각각 배치된 일측 제1 배선층 및 타측 제1 배선층을 포함하고, 상기 전자부품은 신호용 전극패드를 가지며, 상기 신호용 전극패드는 상기 재배선부의 제1 신호용 비아를 통하여 상기 재배선부의 배선층의 신호 패턴과 전기적으로 연결되고, 상기 재배선부의 배선층의 신호 패턴은 상기 재배선부의 제2 신호용 비아를 통하여 상기 프레임의 제2 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제2 배선층의 신호 패턴은 상기 프레임의 일측 신호용 비아를 통하여 상기 프레임의 일측 제1 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 일측 제1 배선층의 신호 패턴은 상기 프레임의 신호용 내부 비아를 통하여 상기 프레임의 타측 제1 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 타측 제1 배선층의 신호 패턴은 상기 프레임의 타측 신호용 비아를 통하여 상기 프레임의 제3 배선층의 신호 패턴과 전기적으로 연결되고, 상기 프레임의 제3 배선층의 신호 패턴은 상기 프레임 타측의 팬-아웃 영역에 배치된 신호용 외부접속단자와 전기적으로 연결되며,
    상기 프레임의 제2 배선층 및 타측 제1 배선층은 그라운드 패턴을 가지는,
    전자부품 패키지.
  8. 제 3 항에 있어서,
    상기 제1 배선층은 상기 복수의 절연층 사이에 각각 배치된 복수의 층인,
    전자부품 패키지.
  9. 제 8 항에 있어서,
    상기 복수의 제1 배선층 중 하나는 와이어 본딩용 패드를 가지며,
    상기 와이어 본딩용 패드는 외부로 노출되는,
    전자부품 패키지.
  10. 제 3 항에 있어서,
    상기 프레임은,
    상기 복수의 절연층 중 하나를 관통하는 내부 비아, 및
    상기 복수의 절연층 중 나머지를 관통하는 비아, 를 더 포함하고,
    상기 내부 비아는 상기 비아 보다 직경이 큰,
    전자부품 패키지.
  11. 제 10 항에 있어서,
    상기 복수의 절연층 중 내부 비아가 관통하는 절연층은,
    나머지 절연층 보다 두께가 두꺼우며 엘라스틱 모듈러스가 큰,
    전자부품 패키지.
  12. 제 3 항에 있어서,
    상기 프레임은,
    상기 관통 홀의 내면에 배치된 금속층을 더 포함하는,
    전자부품 패키지.
  13. 제 12 항에 있어서,
    상기 금속층은 상기 하나 이상의 제1 배선층 및 제2 배선층 중 적어도 하나와 전기적으로 연결된,
    전자부품 패키지.
  14. 제 1 항에 있어서,
    상기 전자부품은 전극패드를 가지는 집적회로를 포함하며,
    상기 집적회로는 상기 전극패드가 상기 재배선부를 향하도록 배치된,
    전자부품 패키지.
  15. 제 1 항에 있어서,
    상기 프레임의 관통 홀 내에 배치된 다른 전자부품; 을 더 포함하며,
    상기 다른 전자부품은 상기 재배선부와 전기적으로 연결되며,
    상기 다른 전자부품은 집적회로 및 수동부품 중 적어도 하나인,
    전자부품 패키지.
  16. 제 1 항에 있어서,
    상기 프레임 및 상기 전자부품의 적어도 일부를 봉합하는 봉합재; 를 더 포함하는,
    전자부품 패키지.
  17. 제 16 항에 있어서,
    상기 봉합재는 적어도 상기 전자부품의 전극패드가 형성된 일면을 제외한 모든 면을 덮는,
    전자부품 패키지.
  18. 제 16 항에 있어서,
    상기 봉합재는 유리 섬유, 무기 필러, 및 절연 수지를 포함하는,
    전자부품 패키지.
  19. 제 1 항에 있어서,
    상기 재배선부의 일측에 배치되며 제1 개구부를 가지는 패시베이션층; 및
    상기 제1 개구부에 배치된 제1 외부접속단자; 를 더 포함하며,
    상기 제1 외부접속단자 중 적어도 하나는 팬-아웃 영역에 위치하는,
    전자부품 패키지.
  20. 제 19 항에 있어서,
    상기 프레임 및 상기 전자부품의 적어도 일부를 봉합하며 제2 개구부를 가지는 봉합재;
    상기 제2 개구부에 배치된 제2 외부접속단자; 를 더 포함하며,
    상기 제2 외부접속단자는 상기 전자부품과 전기적으로 연결된,
    전자부품 패키지.
  21. 제 19 항에 있어서,
    상기 프레임 및 상기 전자부품의 적어도 일부를 봉합하는 봉합재;
    상기 봉합재 일측에 배치되며 제3 개구부를 가지는 커버층; 및
    상기 제3 개구부에 배치된 제2 외부접속단자; 를 더 포함하며,
    상기 제2 외부접속단자는 상기 전자부품과 전기적으로 연결된,
    전자부품 패키지.
  22. 제1 전자부품 패키지;
    상기 제1 전자부품 패키지 상에 적층된 제2 전자부품 패키지; 및
    상기 제1 전자부품 및 제2 전자부품을 연결시키는 접속단자; 를 포함하며,
    상기 제1 전자부품 패키지는 제 1 항 내지 제 21 항 중 어느 한 항의 전자부품 패키지이며, 어플리케이션 프로세서 칩을 포함하고,
    상기 제2 전자부품 패키지는 메모리 칩을 포함하는,
    전자부품 패키지.
  23. 제1 절연층을 준비하는 단계, 상기 제1 절연층의 일측에 제1 배선층을 형성하는 단계, 상기 제1 절연층의 일측에 상기 제1 배선층을 매립하는 제2 절연층을 형성하는 단계, 및 상기 제1 및 제2 절연층을 관통하는 관통 홀을 형성하는 단계, 를 포함하는 프레임을 형성하는 단계;
    상기 프레임의 관통 홀 내에 전자부품을 배치하는 단계; 및
    상기 프레임 및 상기 전자부품의 일측에 재배선부를 형성하는 단계; 를 포함하며,
    상기 제1 배선층은 상기 전자부품의 배치 전에 형성된,
    전자부품 패키지의 제조방법.
  24. 제 23 항에 있어서,
    상기 프레임을 형성하는 단계는,
    상기 제2 절연층의 일측에 제2 배선층을 형성하는 단계; 를 더 포함하며,
    상기 제2 배선층은 상기 전자부품의 배치 전에 형성된,
    전자부품 패키지의 제조방법.
  25. 제 23 항에 있어서,
    상기 프레임을 형성하는 단계는,
    상기 제1 절연층의 타측에 제3 배선층을 형성하는 단계; 를 더 포함하며,
    상기 제3 배선층은 상기 전자부품의 배치 전에 형성된,
    전자부품 패키지의 제조방법.
  26. 제 23 항에 있어서,
    상기 전자부품을 배치하는 단계는,
    상기 프레임의 일측에 점착 필름을 부착하고, 상기 프레임의 관통 홀을 통해 노출된 상기 점착 필름에 상기 전자부품을 부착하여 배치하는 것인,
    전자부품 패키지의 제조방법.
  27. 제1 절연층, 상기 제1 절연층 하부에 형성된 둘 이상의 배선층, 및 상기 둘 이상의 배선층 사이에 배치된 제2 절연층, 을 포함하는 프레임;
    상기 프레임을 관통하는 관통 홀 내에 배치된 전자부품; 및
    상기 둘 이상의 배선층 및 상기 전자부품과 전기적으로 연결되며, 상기 프레임 및 상기 전자부품 상에 배치된 재배선부; 를 포함하며,
    상기 둘 이상의 배선층 및 상기 제2 절연층은 상기 재배선부 및 상기 제1 절연층 사이에 배치된,
    전자부품 패키지.
  28. 제 27 항에 있어서,
    상기 둘 이상의 배선층 중 적어도 하나는 상기 전자부품의 상면 및 하면 사이에 배치된,
    전자부품 패키지.
  29. 복수의 절연층 및 복수의 배선층을 포함하는 프레임을 준비하는 단계;
    상기 프레임 전체를 관통하는 관통 홀을 형성하는 단계;
    상기 프레임 및 상기 프레임의 관통 홀 내에 배치되는 전자부품을 임시 기판 상에 부착하는 단계;
    상기 프레임의 관통 홀을 적어도 봉합재로 채워 상기 전자부품을 봉합하는 단계;
    상기 프레임, 상기 봉합재, 및 상기 전자부품의 일면에서 상기 임시 기판을 분리하는 단계; 및
    상기 프레임, 상기 봉합재, 및 상기 전자부품의 일면에 상기 전자부품과 상기 복수의 배선층을 전기적으로 연결시키는 재배선부를 형성하는 단계; 를 포함하는,
    전자부품 패키지의 제조방법.
  30. 제 29 항에 있어서,
    상기 프레임의 복수의 배선층 중 적어도 하나는 상기 전자부품의 상면 및 하면 사이에 형성된,
    전자부품 패키지의 제조방법.
KR1020160047455A 2015-05-11 2016-04-19 팬-아웃 반도체 패키지 및 그 제조방법 KR102002071B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US15/144,162 US10199337B2 (en) 2015-05-11 2016-05-02 Electronic component package and method of manufacturing the same
TW105114045A TWI682692B (zh) 2015-05-11 2016-05-06 扇出半導體封裝及其製造方法
JP2016093940A JP6478943B2 (ja) 2015-05-11 2016-05-09 ファンアウト半導体パッケージ及びその製造方法
US15/297,831 US9984979B2 (en) 2015-05-11 2016-10-19 Fan-out semiconductor package and method of manufacturing the same
US15/877,021 US10256200B2 (en) 2015-05-11 2018-01-22 Electronic component package and method of manufacturing the same
US15/944,321 US10262949B2 (en) 2015-05-11 2018-04-03 Fan-out semiconductor package and method of manufacturing the same
JP2018166145A JP6683780B2 (ja) 2015-05-11 2018-09-05 ファンアウト半導体パッケージ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150065177 2015-05-11
KR20150065177 2015-05-11
KR1020150139682 2015-10-05
KR1020150139682A KR20160132751A (ko) 2015-05-11 2015-10-05 전자부품 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160132763A true KR20160132763A (ko) 2016-11-21
KR102002071B1 KR102002071B1 (ko) 2019-07-22

Family

ID=57537841

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150139682A KR20160132751A (ko) 2015-05-11 2015-10-05 전자부품 패키지 및 그 제조방법
KR1020160047455A KR102002071B1 (ko) 2015-05-11 2016-04-19 팬-아웃 반도체 패키지 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150139682A KR20160132751A (ko) 2015-05-11 2015-10-05 전자부품 패키지 및 그 제조방법

Country Status (3)

Country Link
JP (2) JP6478943B2 (ko)
KR (2) KR20160132751A (ko)
TW (1) TWI682692B (ko)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180113885A (ko) * 2017-04-07 2018-10-17 삼성전기주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
KR20180125872A (ko) * 2017-05-16 2018-11-26 삼성전기주식회사 팬-아웃 전자부품 패키지
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
KR20190017266A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20190019804A (ko) * 2017-08-18 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN109686723A (zh) * 2017-10-19 2019-04-26 三星电机株式会社 半导体封装件
KR20190049411A (ko) * 2017-10-31 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬 아웃 구조물을 갖는 패키지
KR20190066940A (ko) * 2017-12-06 2019-06-14 삼성전자주식회사 안테나 모듈
KR20190090180A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 팬-아웃 센서 패키지
US10431550B2 (en) 2017-05-16 2019-10-01 Samsung EIectro-Mechanics Co., Ltd. Fan-out electronic component package
US10467450B2 (en) 2017-11-28 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Fan-out sensor package
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
KR20190136240A (ko) * 2018-05-30 2019-12-10 삼성전기주식회사 패키지 기판 및 그 제조방법
US10504825B2 (en) 2017-11-03 2019-12-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10504855B2 (en) 2018-05-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package
US10644046B2 (en) 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR20200099806A (ko) * 2019-02-15 2020-08-25 삼성전기주식회사 반도체 패키지
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
US10833041B2 (en) 2017-07-31 2020-11-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10840225B1 (en) 2019-05-09 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Package-on-package and package connection system comprising the same
US10930593B2 (en) 2019-03-13 2021-02-23 Samsung Electronics Co., Ltd. Package on package and package connection system comprising the same
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
US11355465B2 (en) 2017-10-11 2022-06-07 Sony Semiconductor Solutions Corporation Semiconductor device including glass substrate having improved reliability and method of manufacturing the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US20190006305A1 (en) * 2017-06-29 2019-01-03 Powertech Technology Inc. Semiconductor package structure and manufacturing method thereof
KR102077455B1 (ko) * 2017-07-04 2020-02-14 삼성전자주식회사 반도체 장치
KR102018616B1 (ko) * 2017-07-04 2019-09-06 삼성전자주식회사 반도체 장치
KR102081086B1 (ko) * 2017-07-07 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10453821B2 (en) 2017-08-04 2019-10-22 Samsung Electronics Co., Ltd. Connection system of semiconductor packages
KR101982054B1 (ko) * 2017-08-10 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102008343B1 (ko) 2017-09-27 2019-08-07 삼성전자주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) * 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101901712B1 (ko) 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
WO2019111874A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
WO2019111873A1 (ja) * 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
KR101982058B1 (ko) * 2017-12-06 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
WO2019230243A1 (ja) * 2018-05-28 2019-12-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10790162B2 (en) 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR102226190B1 (ko) * 2018-09-28 2021-03-11 주식회사 네패스 반도체 패키지 및 그 제조 방법
WO2020067732A1 (ko) * 2018-09-28 2020-04-02 주식회사 네패스 반도체 패키지
US20210358883A1 (en) * 2018-10-11 2021-11-18 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method employing combined process
JP6777136B2 (ja) * 2018-11-20 2020-10-28 Tdk株式会社 アンテナモジュール
WO2020166567A1 (ja) * 2019-02-15 2020-08-20 株式会社村田製作所 電子モジュール及び電子モジュールの製造方法
WO2020185020A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
KR102314986B1 (ko) 2019-03-29 2021-10-19 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
KR20210020673A (ko) * 2019-08-16 2021-02-24 삼성전기주식회사 인쇄회로기판
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
WO2021117191A1 (ja) * 2019-12-12 2021-06-17 太陽誘電株式会社 部品モジュールおよびその製造方法
WO2021205926A1 (ja) * 2020-04-08 2021-10-14 ローム株式会社 半導体装置
US11183446B1 (en) * 2020-08-17 2021-11-23 Qualcomm Incorporated X.5 layer substrate
WO2022131072A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 電子部品パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098844A (ko) * 2009-12-29 2012-09-05 인텔 코포레이션 임베디드 다이를 가진 반도체 패키지 및 그 제조 방법
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US20150016078A1 (en) * 2013-07-15 2015-01-15 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned Hybrid Substrate for Radio Frequency Applications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
JP4167001B2 (ja) * 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
JP2006049457A (ja) * 2004-08-03 2006-02-16 Dt Circuit Technology Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
TW200917446A (en) * 2007-10-01 2009-04-16 Phoenix Prec Technology Corp Packaging substrate structure having electronic component embedded therein and fabricating method thereof
WO2010101167A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体装置及びその製造方法
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120098844A (ko) * 2009-12-29 2012-09-05 인텔 코포레이션 임베디드 다이를 가진 반도체 패키지 및 그 제조 방법
JP2014056925A (ja) * 2012-09-12 2014-03-27 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP2014192452A (ja) * 2013-03-28 2014-10-06 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US20150016078A1 (en) * 2013-07-15 2015-01-15 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned Hybrid Substrate for Radio Frequency Applications

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037971B2 (en) 2017-04-07 2021-06-15 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR20180113885A (ko) * 2017-04-07 2018-10-17 삼성전기주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
US10644046B2 (en) 2017-04-07 2020-05-05 Samsung Electronics Co., Ltd. Fan-out sensor package and optical fingerprint sensor module including the same
KR20180125872A (ko) * 2017-05-16 2018-11-26 삼성전기주식회사 팬-아웃 전자부품 패키지
US10431550B2 (en) 2017-05-16 2019-10-01 Samsung EIectro-Mechanics Co., Ltd. Fan-out electronic component package
US10833041B2 (en) 2017-07-31 2020-11-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20190017266A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20190019804A (ko) * 2017-08-18 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
US11355465B2 (en) 2017-10-11 2022-06-07 Sony Semiconductor Solutions Corporation Semiconductor device including glass substrate having improved reliability and method of manufacturing the same
CN109686723A (zh) * 2017-10-19 2019-04-26 三星电机株式会社 半导体封装件
KR20190043913A (ko) * 2017-10-19 2019-04-29 삼성전기주식회사 반도체 패키지
US10756023B2 (en) 2017-10-19 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor package
CN109686723B (zh) * 2017-10-19 2023-04-07 三星电子株式会社 半导体封装件
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10475748B2 (en) 2017-10-31 2019-11-12 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11764159B2 (en) 2017-10-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with fan-out structures
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
US10522497B2 (en) 2017-10-31 2019-12-31 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20190049411A (ko) * 2017-10-31 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬 아웃 구조물을 갖는 패키지
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
US10985127B2 (en) 2017-10-31 2021-04-20 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN109755189B (zh) * 2017-11-01 2023-04-07 三星电子株式会社 扇出型半导体封装件
US11862574B2 (en) 2017-11-01 2024-01-02 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN109755189A (zh) * 2017-11-01 2019-05-14 三星电机株式会社 扇出型半导体封装件
US11075171B2 (en) 2017-11-01 2021-07-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101963293B1 (ko) * 2017-11-01 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10504825B2 (en) 2017-11-03 2019-12-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10467450B2 (en) 2017-11-28 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Fan-out sensor package
US11038279B2 (en) 2017-12-06 2021-06-15 Samsung Electronics Co., Ltd. Antenna module
US10547119B2 (en) 2017-12-06 2020-01-28 Samsung Electronics Co., Ltd. Antenna Module
KR20190066940A (ko) * 2017-12-06 2019-06-14 삼성전자주식회사 안테나 모듈
US10483197B2 (en) 2017-12-18 2019-11-19 Samsung Electronics Co., Ltd. Semiconductor package
TWI704663B (zh) * 2018-01-19 2020-09-11 南韓商三星電子股份有限公司 扇出型半導體封裝
KR20190090180A (ko) * 2018-01-24 2019-08-01 삼성전자주식회사 팬-아웃 센서 패키지
US10504855B2 (en) 2018-05-03 2019-12-10 Samsung Electronics Co., Ltd. Semiconductor package
KR20190136240A (ko) * 2018-05-30 2019-12-10 삼성전기주식회사 패키지 기판 및 그 제조방법
KR20200099806A (ko) * 2019-02-15 2020-08-25 삼성전기주식회사 반도체 패키지
US10930593B2 (en) 2019-03-13 2021-02-23 Samsung Electronics Co., Ltd. Package on package and package connection system comprising the same
US10840225B1 (en) 2019-05-09 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Package-on-package and package connection system comprising the same

Also Published As

Publication number Publication date
JP2018198333A (ja) 2018-12-13
KR20160132751A (ko) 2016-11-21
TWI682692B (zh) 2020-01-11
TW201709777A (zh) 2017-03-01
KR102002071B1 (ko) 2019-07-22
JP6478943B2 (ja) 2019-03-06
JP6683780B2 (ja) 2020-04-22
JP2016213466A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
KR102002071B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
US10256200B2 (en) Electronic component package and method of manufacturing the same
KR102012443B1 (ko) 팬-아웃 반도체 패키지
KR101922884B1 (ko) 팬-아웃 반도체 패키지
KR101982044B1 (ko) 팬-아웃 반도체 패키지
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR102052900B1 (ko) 팬-아웃 반도체 패키지
KR101983186B1 (ko) 팬-아웃 반도체 패키지
KR20170112363A (ko) 전자부품 패키지 및 그 제조방법
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR20170107318A (ko) 전자부품 패키지 및 그 제조방법
JP2017076790A (ja) ファンアウト半導体パッケージ及びその製造方法
KR20160134435A (ko) 전자부품 패키지 및 패키지 온 패키지 구조
KR101982047B1 (ko) 팬-아웃 반도체 패키지
KR20160132749A (ko) 전자부품 패키지 및 그 제조방법
KR20170105809A (ko) 전자부품 패키지 및 그 제조방법
KR101999625B1 (ko) 팬-아웃 반도체 패키지
KR20180020849A (ko) 팬-아웃 반도체 패키지
KR20170112343A (ko) 전자부품 패키지
KR20200023808A (ko) 팬-아웃 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
KR20190052598A (ko) 팬-아웃 반도체 패키지
KR101963278B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
KR101892903B1 (ko) 팬-아웃 반도체 패키지
KR102029544B1 (ko) 팬-아웃 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant