KR20190066940A - 안테나 모듈 - Google Patents

안테나 모듈 Download PDF

Info

Publication number
KR20190066940A
KR20190066940A KR1020170166856A KR20170166856A KR20190066940A KR 20190066940 A KR20190066940 A KR 20190066940A KR 1020170166856 A KR1020170166856 A KR 1020170166856A KR 20170166856 A KR20170166856 A KR 20170166856A KR 20190066940 A KR20190066940 A KR 20190066940A
Authority
KR
South Korea
Prior art keywords
core
package
disposed
electrically connected
wiring layer
Prior art date
Application number
KR1020170166856A
Other languages
English (en)
Other versions
KR102025906B1 (ko
Inventor
김두일
조정현
소원욱
허영식
백용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170166856A priority Critical patent/KR102025906B1/ko
Priority to US15/972,905 priority patent/US10547119B2/en
Priority to TW107115556A priority patent/TWI672864B/zh
Publication of KR20190066940A publication Critical patent/KR20190066940A/ko
Application granted granted Critical
Publication of KR102025906B1 publication Critical patent/KR102025906B1/ko
Priority to US16/746,064 priority patent/US11038279B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과 적어도 하나의 절연층을 포함하는 연결 부재와, 연결 부재의 제1 면 상에 배치된 IC 패키지와, RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와 일단이 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아와 복수의 관통 비아 각각의 측면의 포위하도록 배치되고 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층을 포함하고 연결 부재의 제2 면 상에 배치된 안테나 패키지를 포함하고, IC 패키지는, 적어도 하나의 배선층에 전기적으로 연결되는 활성면과 활성면의 반대측에 배치된 비활성면을 갖고 RF 신호를 생성하는 IC와, IC의 비활성면 상에 배치된 방열 부재와, IC와 방열 부재의 적어도 일부를 봉합하는 봉합재를 포함할 수 있다.

Description

안테나 모듈{Antenna module}
본 발명은 안테나 모듈에 관한 것이다.
최근 5세대(5G) 통신을 포함하는 밀리미터웨이브(mmWave) 통신이 활발하게 연구되고 있으며, 이를 원활히 구현하는 안테나 모듈의 상용화를 위한 연구도 활발히 진행되고 있다.
전통적으로 밀리미터웨이브 통신환경을 제공하는 안테나 모듈은 높은 주파수에 따른 높은 수준의 안테나 성능(예: 송수신율, 이득, 직진성(directivity) 등)을 만족시키기 위해 IC와 안테나를 기판상에 배치시켜서 동축케이블로 연결하는 구조를 사용하여왔다.
그러나, 이러한 구조는 안테나 배치공간 부족, 안테나 형태 자유도 제한, 안테나와 IC간의 간섭 증가, 안테나 모듈의 사이즈/비용 증가를 유발할 수 있다.
공개특허공보 제10-2004-0036270호
본 발명은 높은 수준의 안테나 성능을 가지면서 소형화에 용이한 구조를 가지는 안테나 모듈을 제공한다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재; 상기 연결 부재의 제1 면 상에 배치된 IC 패키지; 및 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아와, 상기 복수의 관통 비아 각각의 측면의 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치된 안테나 패키지; 를 포함하고, 상기 IC 패키지는, 상기 적어도 하나의 배선층에 전기적으로 연결되는 활성면과 상기 활성면의 반대측에 배치된 비활성면을 갖고 상기 RF 신호를 생성하는 IC; 상기 IC의 비활성면 상에 배치된 방열 부재; 및 상기 IC와 상기 방열 부재의 적어도 일부를 봉합하는 봉합재; 를 포함할 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재; 상기 연결 부재의 제1 면 상에 배치된 IC 패키지; 및 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아와, 상기 복수의 관통 비아 각각의 측면의 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치된 안테나 패키지; 를 포함하고, 상기 IC 패키지는, 상기 적어도 하나의 배선층에 전기적으로 연결되는 제1 활성면과 상기 제1 활성면의 반대측에 배치된 제1 비활성면을 갖고 상기 RF 신호를 생성하는 제1 IC; 상기 제1 IC의 제1 비활성면을 마주보는 제2 비활성면과 상기 제2 비활성면의 반대측에 배치되고 상기 적어도 하나의 배선층에 전기적으로 연결되는 제2 활성면을 갖고 베이스 신호 또는 전원을 생성하는 제2 IC; 상기 제1 및 제2 IC의 측면에 배치되고 일단이 상기 적어도 하나의 배선층에 전기적으로 연결되고 타단이 상기 제2 활성면에 전기적으로 연결된 코어 비아; 및 상기 제1 및 제2 IC와 상기 코어 비아의 적어도 일부를 봉합하는 봉합재; 를 포함할 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 높은 수준의 안테나 성능을 가지면서 소형화에 용이한 구조를 가질 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, IC에서 발생한 열을 방열 부재에 집중시켜서 열을 효율적으로 방출할 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 복수의 IC를 함께 사용하면서도 복수의 IC가 서로간에 주는 부정적 영향(예: 열, 잡음)을 감소시키고 소형화될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 안테나 모듈과 방열 부재의 제1 배치관계를 나타낸 도면이다.
도 2는 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제1 배치관계를 나타낸 도면이다.
도 3은 본 발명의 안테나 모듈에 포함된 IC 패키지의 다른 일례를 나타낸 도면이다.
도 4는 본 발명의 안테나 모듈에 포함된 IC 패키지의 다른 일례를 나타낸 도면이다.
도 5는 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계를 나타낸 도면이다.
도 6은 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계와 방열 부재의 제2 배치관계를 나타낸 도면이다.
도 7은 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계와 방열 부재의 제3 배치관계를 나타낸 도면이다.
도 8a 내지 도 8g는 본 발명의 안테나 모듈에 포함된 IC 패키지에 대한 제1 제조과정을 나타낸 도면이다.
도 9a 내지 도 9g는 본 발명의 안테나 모듈에 포함된 IC 패키지에 대한 제2 제조과정을 나타낸 도면이다.
도 10은 본 발명의 일 실시 예에 따른 안테나 모듈의 상면을 나타낸 도면이다.
도 11은 본 발명의 일 실시 예에 따른 안테나 모듈의 상면을 나타낸 도면이다.
도 12a 내지 도 12c는 본 발명의 안테나 패키지의 캐비티(cavity)의 일례를 각각 나타낸 사시도이다.
도 13은 본 발명의 안테나 패키지의 일례를 나타낸 사시도이다.
도 14는 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 15는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 16은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 17은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 18은 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 19는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 20은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 21은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 안테나 모듈과 방열 부재의 제1 배치관계를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은, 안테나 패키지(100), 연결 부재(200) 및 IC 패키지를 포함할 수 있다.
도 1을 참조하면, 안테나 패키지(100)는 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재(115a, 115b, 115c, 115d)와, 일단이 복수의 안테나 부재(115a, 115b, 115c, 115d)에 각각 전기적으로 연결되고 타단이 적어도 하나의 배선층(210a)의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아(120a, 120b, 120c, 120d)와, 상기 적어도 하나의 절연층의 두께보다 두꺼운 두께를 가지는 유전층(140a, 145a)을 포함할 수 있으며, 연결 부재(200)의 상단에 배치될 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 안테나 모듈은, 상면 방향으로 방사패턴을 형성하여 RF 신호를 송수신할 수 있다.
관통 비아(120a, 120b, 120c, 120d)의 길이와 유전층(140a, 145a)의 두께로 인해, 복수의 안테나 부재(115a, 115b, 115c, 115d)의 RF신호 송수신 동작을 위한 경계조건은 자유롭게 설계될 수 있으며, 불필요한 경계조건(예: 층간 간격, 층간 삽입물 등)은 제거될 수 있다. 이에 따라, 관통 비아(120a, 120b, 120c, 120d)와 유전층(140a, 145a)은 복수의 안테나 부재(115a, 115b, 115c, 115d)의 RF신호 송수신 동작에 유리한 경계조건(예: 작은 제조공차, 짧은 전기적 길이, 매끄러운 표면, 큰 여유공간, 유전상수 조절 등)을 제공할 수 있으므로, 복수의 안테나 부재(115a, 115b, 115c, 115d)의 안테나 성능을 향상시킬 수 있다.
상기 유전층(140a, 145a)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등으로 구현될 수 있으며, 설계에 따라 감광성 절연(Photo Imagable Dielectric: PID) 수지로 구현될 수도 있다. 예를 들면, 상기 유전층(140a, 145a)은 요구되는 자재 특성에 따라 일반 동박 적층판(Copper Clad Laminate, CCL) 또는 글래스나 세라믹 (ceramic) 계열의 절연재로 구현될 수 있다. 설계에 따라, 상기 유전층(140a, 145a)은 연결 부재(200)의 적어도 하나의 절연층(220a)보다 높은 유전상수(Dk)를 가지는 재료로 구현될 수 있다.
설계에 따라, 상기 안테나 패키지(100)는 복수의 안테나 부재(115a, 115b, 115c, 115d) 상에 배치되어 복수의 안테나 부재(115a, 115b, 115c, 115d)과 함께 제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 디렉터(director) 부재(110a, 110b, 110c, 110d)를 더 포함할 수 있다. 상기 복수의 디렉터 부재(110a, 110b, 110c, 110d)가 형성된 층의 개수는 안테나 모듈의 이득(gain)과 높이의 설계조건에 따라 결정될 수 있다. 따라서, 상기 층의 개수는 1개로 한정되지 않는다.
설계에 따라, 상기 안테나 패키지(100)는 관통 비아(120a, 120b, 120c, 120d) 각각의 측면을 둘러싸도록 배치되어 복수의 캐비티(130a, 130b, 130c, 130d)를 이루는 도금 부재를 포함할 수 있다. 상기 복수의 캐비티(130a, 130b, 130c, 130d)는 복수의 안테나 부재(115a, 115b, 115c, 115d)의 방사패턴 형성에 유리한 경계조건(예: 작은 제조공차, 짧은 전기적 길이, 매끄러운 표면, (예: 작은 제조공차, 짧은 전기적 길이, 매끄러운 표면, 큰 여유공간, 유전상수 조절 등)을 제공할 수 있으며, 복수의 안테나 부재(115a, 115b, 115c, 115d)간의 격리도를 향상시킬 수 있다.
설계에 따라, 상기 안테나 패키지(100)는 복수의 안테나 부재(115a, 115b, 115c, 115d) 상에 배치되는 마감(encapsulation) 부재(150a)를 더 포함할 수 있다. 상기 마감 부재(150a)는 액체 상태에서 아래로 일부 스며든 상태에서 고체 상태로 변할 수 있다. 이에 따라, 안테나 패키지(100)의 구조적 안정성은 향상될 수 있다. 또한, 상기 마감 부재(150a)는 형성과정에서 복수의 디렉터 부재(110a, 110b, 110c, 110d)와 함께 형성될 수 있다. 상기 마감 부재(150a)는 PIE(Photo Imageable Encapsulant), ABF (Ajinomoto Build-up Film), 에폭시몰딩컴파운드(epoxy molding compound, EMC) 등으로 구현될 수 있으나, 이에 한정되지 않는다
설계에 따라, 상기 안테나 패키지(100a)는 적어도 하나의 배선층(210a)의 대응되는 위치에서 안테나 패키지(100a)를 향하는 방향으로 연장되도록 세워져서 RF 신호를 송신 또는 수신하도록 구성된 적어도 하나의 제2 방향 안테나 부재(170a)를 더 포함할 수 있다. 즉, 본 발명의 일 실시 예에 따른 안테나 모듈은 상면뿐만 아니라 측면으로도 RF신호를 송수신할 수 있다.
한편, 안테나 부재(115a, 115b, 115c, 115d), 관통 비아(120a, 120b, 120c, 120d) 및 도금 부재 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.
도 1을 참조하면, 연결 부재(200)는 적어도 하나의 배선층(210a), 적어도 하나의 절연층(220a), 배선비아(230a), 접속패드(240a), 패시베이션층(250a) 및 전기연결구조체(290a)를 포함할 수 있으며, 구리 재배선 층(Redistribution Layer, RDL)과 유사한 구조를 가질 수 있다.
예를 들어, 상기 연결 부재(200)에 포함된 적어도 하나의 배선층(210a), 적어도 하나의 절연층(220a) 및 배선비아(230a) 각각의 일부와 나머지는 독립적으로 제조된 후에 접속패드(240a), 패시베이션층(250a) 및 전기연결구조체(290a)를 통해 서로 연결될 수 있다. 설계에 따라, 적어도 하나의 배선층(210a), 적어도 하나의 절연층(220a) 및 배선비아(230a)는 통합적으로 제조될 수 있으므로, 상기 접속패드(240a), 패시베이션층(250a) 및 전기연결구조체(290a)는 생략될 수 있다.
도 1을 참조하면, IC 패키지는 IC(300a), 봉합재(306a) 및 방열 부재(390a)를 포함할 수 있다.
IC(300a)는 적어도 하나의 배선층(210a)에 전기적으로 연결되는 활성면(예: 상면)과 상기 활성면의 반대측에 배치된 비활성면(예: 하면)을 갖고, RF 신호를 안테나 패키지(100)로 전달하고 안테나 패키지(100)로부터 RF 신호를 전달받을 수 있다.
상기 활성면은 상단 배선층(310a)에 접속됨으로써, RF 신호의 전달 경로를 확보할 수 있다. 여기서, 상기 상단 배선층(310a)과 절연층(280a)은 연결 부재(200)에 병합될 수 있다.
상기 IC(300a)는 RF 신호를 생성 및/또는 처리하는 과정에서 많은 열을 발생시킬 수 있다. 상기 열은 안테나 패키지(100)나 연결 부재(200)에서 잡음으로 작용할 수 있다.
봉합재(306a)는 IC(300a)와 방열 부재(390a) 중 적어도 일부를 봉합할 수 있다. 상기 봉합재(306a)는 외부의 전기적/물리적/화학적 충격으로부터 보호할 수 있으며, PIE(Photo Imageable Encapsulant), ABF(Ajinomoto Build-up Film), 에폭시몰딩컴파운드(epoxy molding compound, EMC) 등으로 구현될 수 있으나, 이에 한정되지 않는다.
방열 부재(390a)는 IC(300a)의 비활성면(예: 하단) 상에 배치될 수 있다. 봉합재(306a)와 방열 부재(390a)에 의해, IC(300a)에서 발생된 열은 방열 부재(390a)로 더욱 집중될 수 있으며, 상기 방열 부재(390a)는 전달받은 열을 IC 패키지의 외부로 방출할 수 있다.
이에 따라, IC(300a)에서 발생된 열 중에서 안테나 패키지(100)나 연결 부재(200)로 전달되는 비중은 감소할 수 있으며, 본 발명의 일 실시 예에 따른 안테나 모듈은 더욱 개선된 안테나 성능을 가질 수 있다.
또한, 방열 부재(390a)는 IC(300a)의 비활성면 상에 배치되므로, IC(300a)에 인접하여 배치될 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 안테나 모듈의 높이는 짧아질 수 있으므로, 상기 안테나 모듈은 소형화될 수 있다.
설계에 따라, IC 패키지는 IC(300a) 및 방열 부재(390a)의 측면에 배치되고 봉합재(306a)에 의해 적어도 일부 봉합되는 지지 부재(355a)를 더 포함할 수 있다. 상기 지지 부재(355a)는 IC(300a)에서 발생되는 열을 방열 부재(390a)로 더욱 집중시킬 수 있다.
설계에 따라, 상기 지지 부재(355a)는 IC(300a)의 높이보다 긴 높이를 가지고, 상기 방열 부재(390a)는 IC(300a)를 보는 방향으로 돌출된 형태를 가질 수 있다. 이에 따라, IC(300a)에서 발생되는 열은 방열 부재(390a)로 더욱 집중될 수 있으며, 방열 부재(390a)는 전달받은 열을 IC 패키지의 외부로 더욱 신속하게 방출할 수 있다.
설계에 따라, IC 패키지는 지지 부재(355a)에서 IC(300a) 및 방열 부재(390a)를 향하는 측면에 배치된 코어 도금 부재(365a)를 더 포함할 수 있다. 상기 코어 도금 부재(365a)는 IC(300a)에서 발생된 열과 잡음을 흡수할 수 있으며, 흡수한 열을 IC 패키지의 외부로 방출할 수 있다.
여기서, 방열 부재(390a)는 코어 도금 부재(365a)에 전기적으로 연결될 수 있다. 이에 따라, 상기 코어 도금 부재(365a)는 흡수한 열을 더욱 신속하게 IC 패키지의 외부로 방출할 수 있다.
한편, 상기 지지 부재(355a)는 상기 상단 배선층(310a)에 접하는 코어 유전층(356a)과, 코어 유전층(356a)의 상면 및/또는 하면에 배치된 코어 배선층(359a)과, 코어 유전층(356a)을 관통하며 코어 배선층(359a)을 전기적으로 연결하고 접속패드(330a)에 전기적으로 연결되는 적어도 하나의 코어 비아(360a)를 포함할 수 있다. 상기 적어도 하나의 코어 비아(360a)는 솔더볼(solder ball), 핀(pin), 랜드(land)와 같은 전기연결구조체(340a)에 전기적으로 연결될 수 있다.
상기 코어 비아(360a)는 전기연결구조체(340a)를 통해 베이스 신호 및/또는 전원을 전달받고 상기 베이스 신호 및/또는 전원을 상단 배선층(310a)을 통해 IC(300a)의 활성면으로 전달할 수 있다.
여기서, IC(300a)는 상기 베이스 신호 및/또는 전원에 기초하여 밀리미터웨이브(mmWave) 대역(예: 28GHz)의 RF 신호를 생성하고, RF 신호를 상기 활성면을 통해 안테나 패키지(100)로 전달할 수 있다. 예를 들어, 상기 IC(300a)는 저주파수의 베이스 신호를 전달받고 상기 베이스 신호의 주파수 변환, 증폭, 필터링 위상제어 및 전원생성을 수행할 수 있다.
한편, 상기 IC 패키지는 상단 배선층(310a)의 대응되는 배선에 전기적으로 연결되는 수동부품(351a, 352a)을 더 포함할 수 있다. 상기 수동부품(351a, 352a)은 지지 부재(355a)가 제공하는 수용공간(307a)에 배치될 수 있으며, IC(300a)로 임피던스를 제공할 수 있다. 예를 들어, 상기 수동부품(351a, 352a)은 세라믹 캐패시터(Multi Layer Ceramic Capacitor, MLCC)나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.
또한, 상기 지지 부재(355a)는 수용공간(307a)의 내부에서 수동부품(351a, 352a)을 포위하도록 배치되는 코어내부 도금 부재(367a, 368a)를 더 포함할 수 있다.
상기 수동부품(351a, 352a)은 코어 도금 부재(365a) 및/또는 코어내부 도금 부재(367a, 368a)에 의해 IC(300a)로부터 격리될 수 있다. 이에 따라, 상기 수동부품(351a, 352a)이 IC(300a)와 안테나 패키지(100)와 연결 부재(200)에 주는 부정적 영향(예: 열, 잡음)은 감소할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제1 배치관계를 나타낸 도면이다.
도 2를 참조하면, IC 패키지는 제1 IC(301a), 제2 IC(302a), 봉합재(305a), 제1 방열 부재(391a) 및 제2 방열 부재(392a)를 포함할 수 있다.
제1 IC(301a)는 적어도 하나의 배선층(210a)에 전기적으로 연결되는 제1 활성면(예: 상면)과 상기 제1 활성면의 반대측에 배치된 제1 비활성면(예: 하면)을 갖고, RF 신호를 안테나 패키지(100)로 전달하고 안테나 패키지(100)로부터 RF 신호를 전달받을 수 있다.
제2 IC(302a)는 적어도 하나의 배선층(210a)에 전기적으로 연결되는 제2 활성면(예: 상면)과 상기 제2 활성면의 반대측에 배치된 제2 비활성면(예: 하면)을 갖고, 베이스 신호 또는 전원을 생성하고 상기 베이스 신호 또는 전원을 제1 IC(301a)로 전달할 수 있다.
이에 따라, 제1 IC(301a)와 제2 IC(302a) 간의 전기적 거리는 인접해질 수 있으므로, 제2 IC(302a)는 베이스 신호 또는 전원을 더욱 효율적으로 제1 IC(301a)로 전달할 수 있다.
봉합재(305a)는 제1 IC(301a), 제2 IC(302a), 제1 방열 부재(391a) 및 제2 방열 부재(392a) 각각의 적어도 일부를 봉합할 수 있다.
제1 방열 부재(391a)는 제1 IC(301a)의 제1 비활성면 상에 배치될 수 있다.
제2 방열 부재(392a)는 제2 IC(302a)의 제2 비활성면 상에 배치될 수 있다.
제2 IC(302a)는 베이스 신호 또는 전원을 생성 및/또는 처리하는 과정에서 많은 열을 발생시킬 수 있다. 상기 열은 안테나 패키지(100)나 연결 부재(200)에서 잡음으로 작용할 수 있으며, 제1 IC(301a)에서도 잡음으로 작용할 수 있다.
즉, 상기 제2 방열 부재(392a)는 제2 IC(302a)에서 발생된 열이 제2 방열 부재(392a)로 더욱 집중되도록 배치될 수 있으며, 상기 제2 방열 부재(392a)는 전달받은 열을 IC 패키지의 외부로 방출할 수 있다.
이에 따라, 제2 IC(302a)에서 발생된 열 중에서 안테나 패키지(100)나 연결 부재(200)나 제1 IC(301a)로 전달되는 비중은 감소할 수 있다.
설계에 따라, IC 패키지는 제1 IC(301a)와 제2 IC(302a)의 사이에 배치된 지지 부재(355a)를 더 포함할 수 있다. 이에 따라, 제1 IC(301a)와 제2 IC(302a)가 서로간에 주는 부정적 영향(예: 열, 잡음)은 감소할 수 있다.
또한, 상기 IC 패키지는 지지 부재(355a)에서 제1 IC(301a)를 보는 방향의 측면과 제2 IC(302a)를 보는 방향의 측면 중 적어도 하나에 배치된 코어 도금 부재(365a)를 더 포함할 수 있다. 이에 따라, 제1 IC(301a)와 제2 IC(302a)가 서로간에 주는 부정적 영향은 더욱 감소할 수 있으며, 제1 IC(301a)와 제2 IC(302a)에서 발생된 열은 더욱 효율적으로 IC 패키지의 외부로 방출될 수 있다.
여기서, 상기 코어 도금 부재(365a)는 제1 방열 부재(391a)와 제2 방열 부재(392a) 중 적어도 하나에 전기적으로 연결될 수 있다. 이에 따라, 이에 따라, 상기 코어 도금 부재(365a)는 흡수한 열을 더욱 신속하게 IC 패키지의 외부로 방출할 수 있다.
도 3은 본 발명의 안테나 모듈에 포함된 IC 패키지의 다른 일례를 나타낸 도면이다.
도 3을 참조하면, IC 패키지는 제1 IC(401a), 제2 IC(402a), 접착 부재(403a), 봉합재(405a), 상단 배선층(410a), 하단 배선층(420a), 패시베이션층(430a), 지지 부재(455a), 유전층(456a), 코어 배선층(459a) 및 코어 비아(460a) 중 적어도 일부를 포함할 수 있다.
제1 IC(401a)는 상단 배선층(410a)에 전기적으로 연결되는 제1 활성면과 상기 제1 활성면의 반대측에 배치된 제1 비활성면을 갖고 RF 신호를 생성할 수 있다.
제2 IC(402a)는 제1 IC(401a)의 제1 비활성면을 마주보는 제2 비활성면과 상기 제2 비활성면의 반대측에 배치되고 하단 배선층(420a)에 전기적으로 연결되는 제2 활성면을 갖고 베이스 신호 또는 전원을 생성할 수 있다.
코어 비아(460a)는 상단 배선층(410a)과 하단 배선층(420a)에 전기적으로 연결될 수 있다. 이에 따라, 제2 IC(402a)에서 생성된 베이스 신호 또는 전원은 상기 코어 비아(460a)를 통해 제1 IC(401a)로 전달될 수 있다.
제1 IC(401a)의 제1 비활성면과 제2 IC(402a)의 제2 비활성면이 서로 인접하므로, IC 패키지는 소형화되거나 타 구성요소(예: 방열 부재, 수동부품)의 배치여유를 확보하여 안테나 성능을 향상시킬 수 있다.
도 4는 본 발명의 안테나 모듈에 포함된 IC 패키지의 다른 일례를 나타낸 도면이다.
도 4를 참조하면, 제1 IC(401a)는 와이어 본딩(wire bonding)을 통해 코어 비아(460a)에 전기적으로 연결될 수 있다.
도 5는 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계를 나타낸 도면이다.
도 5를 참조하면, IC 패키지는 제1 IC(301b), 제2 IC(302b), 접착 부재(303b), 봉합재(305b), 상단 배선층(310b), 하단 배선층(320b), 패시베이션층(330b) 및 지지 부재 중 적어도 일부를 포함할 수 있으며, 상기 지지 부재는 유전층(356b), 코어 배선층(359b), 코어 비아(360b) 및 코어 도금 부재(365b) 중 적어도 일부를 포함할 수 있다.
상기 IC 패키지는 도 3에 도시된 IC 패키지와 유사한 구조를 가질 수 있는데, 연결 부재(200)의 하면 상에 배치될 수 있다.
한편, 제1 IC(301b)는 제2 IC(302b)의 사이즈와 다른 사이즈를 가질 수 있으며, 접착 부재(303b)를 통해 제2 IC(302b)의 비활성면에 접착될 수 있다.
도 6은 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계와 방열 부재의 제2 배치관계를 나타낸 도면이다.
도 6을 참조하면, IC 패키지는 제1 IC(301b)의 사이즈와 제2 IC(302b)의 사이즈의 차이에 따라 발생된 공간의 적어도 일부를 차지하도록 배치된 제1 방열 부재(391b) 및 제2 방열 부재(392b)를 더 포함할 수 있다.
이에 따라, 제1 IC(301b)와 제2 IC(302b)에서 각각 발생되는 열은 효율적으로 제1 방열 부재(391b) 및 제2 방열 부재(392b)로 집중될 수 있으며, 제1 방열 부재(391b) 및 제2 방열 부재(392b)는 전달받은 열을 신속하게 방출할 수 있다.
또한, 제1 방열 부재(391b) 및 제2 방열 부재(392b)는 IC 패키지의 높이를 실질적으로 증가시키지 않으므로, 본 발명의 일 실시 예에 따른 안테나 모듈은 사이즈의 실질적 증가 없이도 안테나 성능을 향상시킬 수 있다.
도 7은 본 발명의 일 실시 예에 따른 안테나 모듈과 제1 및 제2 IC의 제2 배치관계와 방열 부재의 제3 배치관계를 나타낸 도면이다.
도 7을 참조하면, IC 패키지는 제1 IC(301c)의 비활성면과 제2 IC(302c)의 비활성면의 사이에 배치된 방열 부재(390c)를 포함할 수 있다.
예를 들어, 상기 방열 부재(390c)는 하단 배선층(320c) 및 전기연결구조체(340c)가 커버하지 않는 영역을 통해 제1 IC(301c)의 비활성면과 제2 IC(302c)의 비활성면의 사이에 삽입된 구조를 가질 수 있다.
이에 따라, 제1 IC(301c)와 제2 IC(302c)에서 각각 발생되는 열은 효율적으로 방열 부재(390c)로 집중될 수 있으며, 방열 부재(390c)는 전달받은 열을 신속하게 방출할 수 있다.
또한, 방열 부재(390c)는 IC 패키지의 높이를 실질적으로 증가시키지 않으므로, 본 발명의 일 실시 예에 따른 안테나 모듈은 사이즈의 실질적 증가 없이도 안테나 성능을 향상시킬 수 있다.
도 8a 내지 도 8g는 본 발명의 안테나 모듈에 포함된 IC 패키지에 대한 제1 제조과정을 나타낸 도면이다.
도 8a을 참조하면, 지지 부재(355h)는 적어도 하나의 홀을 가진 상태에서 필름(380h) 상에 제공될 수 있으며, 코어 비아(360h)는 지지 부재(355h)의 적어도 하나의 홀에 형성될 수 있다.
도 8b를 참조하면, 코어 유전층(356h)은 지지 부재(355h)의 상면 및 하면에 형성될 수 있으며, 방열 부재(390h)는 지지 부재(355h) 내에 형성될 수 있다.
도 8c를 참조하면, 지지 부재(355h)에서 적어도 하나의 IC(300h)가 배치될 영역은 제거될 수 있으며, 코어 도금 부재(365h)는 상기 영역의 측면에 형성될 수 있다.
도 8d를 참조하면, 적어도 하나의 IC(300h)는 상기 영역에 배치될 수 있으며, 상기 적어도 하나의 IC(300h)는 봉합재에 의해 봉합될 수 있다.
도 8e를 참조하면, 필름(380h)은 제거될 수 있으며, 절연층(280h)은 IC(300h)의 하면에 형성될 수 있다.
도 8f를 참조하면, 배선층(310h)은 절연층(280h)의 하면에 형성될 수 있으며, IC(300h)의 활성면에 전기적으로 연결될 수 있다.
도 8g를 참조하면, 접속패드(240h)와 패시베이션층(250h)는 배선층(310h) 상에 배치될 수 있으며, 방열 부재(390h)의 적어도 일부는 제거될 수 있다. 상기 방열 부재(390h)가 위치하던 영역에는 수동부품 및/또는 제2 IC가 배치될 수 있다.
도 9a 내지 도 9g는 본 발명의 안테나 모듈에 포함된 IC 패키지에 대한 제2 제조과정을 나타낸 도면이다.
도 9a을 참조하면, 지지 부재(355i)는 적어도 하나의 홀과 수용공간(306i)을 가진 상태에서 필름(380i) 상에 제공될 수 있으며, 코어 비아(360i)는 지지 부재(355i)의 적어도 하나의 홀에 형성될 수 있으며, 수동부품(350i)는 상기 수용공간(306i)에 배치될 수 있다.
도 9b를 참조하면, 코어 유전층(356i)은 지지 부재(355i)의 상면 및 하면에 형성될 수 있다.
도 9c를 참조하면, 지지 부재(355i)에서 적어도 하나의 IC(300i)와 방열 부재(390i)가 배치될 영역은 제거될 수 있으며, 코어 도금 부재(365i)는 상기 영역의 측면에 형성될 수 있으며, 적어도 하나의 IC(300i)와 방열 부재(390i)는 상기 영역에 배치될 수 있다.
도 9d를 참조하면, 상기 적어도 하나의 IC(300i)와 방열 부재(390i)는 봉합재(305i)에 의해 봉합될 수 있다. 이후, IC 패키지는 180도 회전될 수 있다.
도 9e를 참조하면, 필름(380i)은 제거될 수 있으며, 절연층(280i)은 IC(300i)의 상면에 형성될 수 있다.
도 9f를 참조하면, 배선층(310i)은 절연층(280i)의 상면에 형성될 수 있으며, IC(300i)의 활성면에 전기적으로 연결될 수 있다.
도 9g를 참조하면, 접속패드(240i)와 패시베이션층(250i)은 배선층(310i) 상에 배치될 수 있다.
한편, 도 8a 내지 도 9g에 도시된 코어 비아, 코어 도금 부재, 방열 부재 및 배선층은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 구현될 수 있으며, CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.
도 10은 본 발명의 일 실시 예에 따른 안테나 모듈의 상면을 나타낸 도면이다.
도 10을 참조하면, 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p) 각각은 패치(patch) 안테나의 형태를 가질 수 있으며, 복수의 도금 부재 중 대응되는 도금 부재(160a, 160b, 160c, 160d, 160e, 160f, 160g, 160h, 160i, 160j, 160k, 160l, 160m, 160n, 160o, 160p)에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 복수의 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p)는 복수의 안테나 부재로 대체될 수 있다.
도 11은 본 발명의 일 실시 예에 따른 안테나 모듈의 상면을 나타낸 도면이다.
도 11을 참조하면, 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9) 각각은 대응되는 도금 부재(160-1, 160-2, 160-3, 160-4, 160-5, 160-6, 160-7, 160-8, 160-9)와 복수의 차폐 비아(190-1, 190-2, 190-3, 190-4, 190-5, 190-6, 190-7, 190-8, 190-9) 중 적어도 하나에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 복수의 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9)는 복수의 안테나 부재로 대체될 수 있다.
한편, 도 10 및 도 11에 도시된 복수의 디렉터 부재 또는 복수의 안테나 부재의 개수와 배치와 형태는 특별히 한정되지 않는다. 예를 들어, 도 10에 도시된 복수의 디렉터 부재의 형태는 원일 수 있으며, 도 11에 도시된 복수의 안테나 부재의 개수는 4개일 수 있다.
도 12a 내지 도 12c는 본 발명의 안테나 패키지의 캐비티(cavity)의 일례를 각각 나타낸 사시도이다.
도 12a를 참조하면, 캐비티는 디렉터 부재(110e), 안테나 부재(115e), 관통 비아, 전기연결구조체, 유전층(130e) 및 도금 부재(160e) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160e)는 캐비티의 측면을 포위하도록 배치될 수 있다. 즉, 캐비티의 하면은 연결 부재의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.
도 12b를 참조하면, 캐비티는 디렉터 부재(110f), 안테나 부재(115f), 관통 비아(120f), 전기연결구조체(125f), 유전층(130f) 및 도금 부재(160f) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160f)는 캐비티의 하면의 일부를 커버하도록 배치될 수 있다. 즉, 캐비티의 측면은 연결 부재 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있다. 이에 따라, 안테나 패키지의 연결 부재 및 IC에 대한 격리도는 향상될 수 있다.
도 12c를 참조하면, 캐비티는 안테나 부재(110g), 관통 비아(120g), 전기연결구조체(125g) 및 유전층(130g) 중 적어도 일부를 포함할 수 있다. 즉, 캐비티의 측면은 연결 부재 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있으며, 캐비티의 하면은 연결 부재의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.
한편, 상기 전기연결구조체(125f, 125g)는 안테나 패키지와 연결 부재가 결합될 때 연결 부재의 적어도 하나의 배선층(210)의 대응되는 배선에 연결될 수 있다. 예를 들어, 상기 전기연결구조체(125f, 125g)는 전극, 핀(pin), 솔더볼(solder ball), 랜드(land) 등으로 구현될 수 있다.
도 13은 본 발명의 안테나 패키지의 일례를 나타낸 사시도이다.
도 13을 참조하면, 안테나 패키지는 복수의 디렉터 부재(110d), 캐비티(130d), 유전층(140d), 도금 부재(160d), 복수의 제2 방향 안테나 부재(170c, 170d) 및 복수의 다이폴 안테나(175c, 175d)를 포함할 수 있다.
복수의 디렉터 부재(110d)는 대응되는 안테나 부재와 함께 z축 방향으로 RF 신호를 송수신할 수 있다.
복수의 제2 방향 안테나 부재(170c, 170d)는 안테나 패키지의 가장자리에 인접하여 z축 방향으로 세워져 배치될 수 있으며, 복수의 제2 방향 안테나 부재(170c, 170d) 중 하나는 x축 방향으로 제2 RF 신호를 송수신하고, 다른 하나는 y축 방향으로 제2 RF 신호를 송수신할 수 있다.
복수의 다이폴 안테나(175c, 175d)는 안테나 패키지의 가장자리에 인접하여 유전층(140d)과 마감 부재의 사이에 배치될 수 있으며, 복수의 다이폴 안테나(175c, 175d) 중 하나는 x축 방향으로 제3 RF 신호를 송수신하고, 다른 하나는 y축 방향으로 제3 RF 신호를 송수신할 수 있다. 설계에 따라, 상기 복수의 다이폴 안테나(175c, 175d) 중 적어도 일부는 모노폴(monopole) 안테나로 대체될 수 있다.
한편, 본 명세서에서 개진된 IC 패키지는 후술하는 팬-아웃 반도체 패키지에 따라 구현될 수 있다. 도 14 내지 도 21을 참조하여 상기 팬-아웃 반도체 패키지의 이해를 돕고자 부연 설명한다.
도 14는 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 14를 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 15는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 15를 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 전자부품 실장 패드의 크기 및 전자부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 16은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 17은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 16 및 도 17을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 18은 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 19는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 18 및 도 19을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 전기연결구조체(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
도 20는 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 20을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 전기연결구조체(2170)가 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 21은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 21을 참조하면, 팬-아웃 반도체 패키지(2100)는 전기연결구조체(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
100: 안테나 패키지
110: 디렉터(director) 부재
115: 안테나 부재
120: 관통 비아(through via)
130: 캐비티
140, 145: 유전층
150: 마감(encapsulation) 부재
160: 도금(plating) 부재
170: 제2 방향 안테나 부재
190: 차폐(shield) 비아
200: 연결 부재
210: 배선층
220, 280: 절연층
230: 배선비아
240: 접속패드
250, 330: 패시베이션층
290, 340: 전기연결구조체
300: IC
301: 제1 IC
302: 제2 IC
303: 접착 부재
305, 306: 봉합재
307: 수용공간
310: 상단 배선층
320: 하단 배선층
350, 351, 352: 수동부품
355: 지지 부재
356: 코어 유전층
359: 코어 배선층
360: 코어 비아
365: 코어 도금 부재
367, 368: 코어내부 도금 부재

Claims (16)

  1. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치된 IC 패키지; 및
    RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아와, 상기 복수의 관통 비아 각각의 측면의 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치된 안테나 패키지; 를 포함하고,
    상기 IC 패키지는,
    상기 적어도 하나의 배선층에 전기적으로 연결되는 활성면과 상기 활성면의 반대측에 배치된 비활성면을 갖고 상기 RF 신호를 생성하는 IC;
    상기 IC의 비활성면 상에 배치된 방열 부재; 및
    상기 IC와 상기 방열 부재의 적어도 일부를 봉합하는 봉합재; 를 포함하는 안테나 모듈.
  2. 제1항에 있어서, 상기 IC 패키지는,
    상기 IC 및 상기 방열 부재의 측면에 배치되고 상기 봉합재에 의해 적어도 일부 봉합되는 지지 부재; 및
    상기 지지 부재에서 상기 IC 및 상기 방열 부재를 향하는 측면에 배치된 코어 도금 부재; 를 더 포함하고,
    상기 방열 부재는 상기 코어 도금 부재에 전기적으로 연결된 안테나 모듈.
  3. 제2항에 있어서, 상기 지지 부재는,
    상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 코어 비아와, 상기 코어 비아의 측면을 둘러싸는 코어 절연층과, 상기 코어 절연층의 제1 면 또는 제2 면에 배치되고 상기 코어 비아에 전기적으로 연결된 코어 배선층을 포함하는 안테나 모듈.
  4. 제2항에 있어서,
    상기 IC 패키지는 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 수동부품을 더 포함하고,
    상기 지지 부재는 상기 수동부품을 수용하는 수용공간을 제공하는 안테나 모듈.
  5. 제4항에 있어서,
    상기 지지 부재는 상기 수용공간의 내부에서 상기 수동부품을 포위하도록 배치되는 코어내부 도금 부재를 더 포함하는 안테나 모듈.
  6. 제2항에 있어서,
    상기 지지 부재는 상기 IC의 높이보다 긴 높이를 가지고,
    상기 방열 부재는 상기 IC를 보는 방향으로 돌출된 형태를 가지는 안테나 모듈.
  7. 제1항에 있어서, 상기 IC 패키지는,
    일단이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 코어 비아; 및
    상기 코어 비아의 타단에 전기적으로 연결되는 전기연결구조체; 를 더 포함하는 안테나 모듈.
  8. 제7항에 있어서,
    상기 코어 비아는 상기 전기연결구조체를 통해 베이스 신호 또는 전원을 전달받고 상기 베이스 신호 또는 전원을 상기 IC의 활성면으로 전달하고,
    상기 IC는 상기 베이스 신호 또는 전원에 기초하여 밀리미터웨이브(mmWave) 대역의 상기 RF 신호를 생성하고, 상기 RF 신호를 상기 활성면을 통해 상기 복수의 안테나 부재로 전달하는 안테나 모듈.
  9. 제1항에 있어서, 상기 IC 패키지는,
    상기 적어도 하나의 배선층에 전기적으로 연결되는 제2 활성면과 상기 제2 활성면의 반대측에 배치된 제2 비활성면을 갖고 베이스 신호 또는 전원을 생성하고 상기 베이스 신호 또는 전원을 상기 IC로 전달하는 제2 IC; 및
    상기 제2 IC의 제2 비활성면 상에 배치된 제2 방열 부재; 를 더 포함하는 안테나 모듈.
  10. 제9항에 있어서, 상기 IC 패키지는,
    상기 IC와 상기 제2 IC의 사이에 배치된 지지 부재; 및
    상기 지지 부재에서 상기 IC를 보는 방향의 측면과 상기 제2 IC를 보는 방향의 측면 중 적어도 하나에 배치된 코어 도금 부재; 를 더 포함하고,
    상기 방열 부재 및 상기 제2 방열 부재 중 적어도 하나는 상기 코어 도금 부재에 전기적으로 연결된 안테나 모듈.
  11. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치된 IC 패키지; 및
    RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 관통 비아와, 상기 복수의 관통 비아 각각의 측면의 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치된 안테나 패키지; 를 포함하고,
    상기 IC 패키지는,
    상기 적어도 하나의 배선층에 전기적으로 연결되는 제1 활성면과 상기 제1 활성면의 반대측에 배치된 제1 비활성면을 갖고 상기 RF 신호를 생성하는 제1 IC;
    상기 제1 IC의 제1 비활성면을 마주보는 제2 비활성면과 상기 제2 비활성면의 반대측에 배치되고 상기 적어도 하나의 배선층에 전기적으로 연결되는 제2 활성면을 갖고 베이스 신호 또는 전원을 생성하는 제2 IC;
    상기 제1 및 제2 IC의 측면에 배치되고 일단이 상기 적어도 하나의 배선층에 전기적으로 연결되고 타단이 상기 제2 활성면에 전기적으로 연결된 코어 비아; 및
    상기 제1 및 제2 IC와 상기 코어 비아의 적어도 일부를 봉합하는 봉합재; 를 포함하는 안테나 모듈.
  12. 제11항에 있어서,
    상기 IC 패키지는 상기 제1 IC의 제1 비활성면과 상기 제2 IC의 제2 비활성면의 사이를 접합시키는 접착 부재를 더 포함하는 안테나 모듈.
  13. 제11항에 있어서,
    상기 제1 IC는 상기 제2 IC의 사이즈와 다른 사이즈를 가지고,
    상기 IC 패키지는 상기 제1 IC의 사이즈와 상기 제2 IC의 사이즈의 차이에 따라 발생된 공간의 적어도 일부를 차지하도록 배치된 방열 부재를 더 포함하는 안테나 모듈.
  14. 제11항에 있어서,
    상기 IC 패키지는 상기 제1 IC의 제1 비활성면과 상기 제2 IC의 제2 비활성면의 사이에 배치된 방열 부재를 더 포함하는 안테나 모듈.
  15. 제14항에 있어서, 상기 IC 패키지는,
    상기 코어 비아를 포함하는 지지 부재; 및
    상기 지지 부재에서 상기 제1 및 제2 IC를 향하는 측면에 배치된 코어 도금 부재; 를 더 포함하고,
    상기 방열 부재는 상기 코어 도금 부재에 전기적으로 연결된 안테나 모듈.
  16. 제15항에 있어서, 상기 지지 부재는,
    상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결된 코어 비아와, 상기 코어 비아의 측면을 둘러싸는 코어 절연층과, 상기 코어 절연층의 제1 면 또는 제2 면에 배치되고 상기 코어 비아에 전기적으로 연결된 코어 배선층을 포함하고,
    상기 코어 배선층은 상기 제1 및 제2 활성면 중 적어도 하나에 전기적으로 연결되는 안테나 모듈.
KR1020170166856A 2017-12-06 2017-12-06 안테나 모듈 KR102025906B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170166856A KR102025906B1 (ko) 2017-12-06 2017-12-06 안테나 모듈
US15/972,905 US10547119B2 (en) 2017-12-06 2018-05-07 Antenna Module
TW107115556A TWI672864B (zh) 2017-12-06 2018-05-08 天線模組
US16/746,064 US11038279B2 (en) 2017-12-06 2020-01-17 Antenna module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166856A KR102025906B1 (ko) 2017-12-06 2017-12-06 안테나 모듈

Publications (2)

Publication Number Publication Date
KR20190066940A true KR20190066940A (ko) 2019-06-14
KR102025906B1 KR102025906B1 (ko) 2019-11-04

Family

ID=66658179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166856A KR102025906B1 (ko) 2017-12-06 2017-12-06 안테나 모듈

Country Status (3)

Country Link
US (2) US10547119B2 (ko)
KR (1) KR102025906B1 (ko)
TW (1) TWI672864B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015231A (ko) * 2019-08-01 2021-02-10 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 시스템
US11133592B2 (en) 2020-02-05 2021-09-28 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869157B1 (ko) * 2015-09-23 2018-06-19 김훈래 색상 조절 및 전파 투과 가능한 차량용 센서 커버 적층체
WO2018168391A1 (ja) * 2017-03-13 2018-09-20 三菱電機株式会社 マイクロ波デバイス及び空中線
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
CN207517678U (zh) * 2017-12-07 2018-06-19 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
US10854951B2 (en) * 2018-03-16 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
KR102482195B1 (ko) 2018-10-26 2022-12-27 삼성전기주식회사 칩 안테나 모듈
KR102499038B1 (ko) * 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
US10872842B2 (en) * 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
US11374303B2 (en) * 2019-03-28 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
KR102656096B1 (ko) * 2019-06-14 2024-04-11 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR20210104364A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
TWI785503B (zh) * 2020-03-11 2022-12-01 日商村田製作所股份有限公司 Ｒｆ電路模組及其製造方法
US11837457B2 (en) * 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11990384B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
CN111541032B (zh) * 2020-04-30 2021-08-06 深圳市睿德通讯科技有限公司 一种毫米波与非毫米波天线整合模块系统和电子设备
KR20210152772A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 반도체 패키지
KR20220006785A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
KR20220006784A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
EP3993567A1 (en) * 2020-11-02 2022-05-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
US11735539B2 (en) 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
CN113194607B (zh) * 2021-03-26 2022-06-14 中国电子科技集团公司第二十九研究所 一种基于多层印制板盲插馈电的定位与散热结构
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
US20230062775A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same
EP4307023A1 (en) * 2022-07-11 2024-01-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package having component carrier and embedded optical and electric chips with horizontal signal path in between

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036270A (ko) 2002-10-24 2004-04-30 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
JP2007123506A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 回路モジュールの製造方法
JP2009038696A (ja) * 2007-08-03 2009-02-19 Toyota Central R&D Labs Inc アンテナ付き集積回路パッケージ
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP2011109066A (ja) * 2009-11-17 2011-06-02 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
KR20120075855A (ko) * 2010-12-29 2012-07-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120188138A1 (en) * 2011-01-21 2012-07-26 International Business Machines Corporation Laminated antenna structures for package applications
KR20130005811A (ko) * 2011-07-07 2013-01-16 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130018090A (ko) * 2011-08-10 2013-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티칩 웨이퍼 레벨 패키지
KR20130139601A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
JP2015032729A (ja) * 2013-08-05 2015-02-16 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
US20150325925A1 (en) * 2013-12-18 2015-11-12 Telesphor Teles Kamgaing Embedded millimeter-wave phased array module
US20160056544A1 (en) * 2013-09-11 2016-02-25 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
KR20160067961A (ko) * 2013-12-09 2016-06-14 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법
KR20170071826A (ko) * 2015-12-16 2017-06-26 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
KR20170088194A (ko) * 2016-01-22 2017-08-01 삼성전기주식회사 전자 부품 패키지 및 그 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US7692295B2 (en) 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
US7911388B2 (en) * 2007-12-12 2011-03-22 Broadcom Corporation Method and system for configurable antenna in an integrated circuit package
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US10403511B2 (en) * 2013-01-14 2019-09-03 Intel Corporation Backside redistribution layer patch antenna
US9922618B2 (en) * 2014-04-24 2018-03-20 Dell Products L.P. Systems and methods for embedding antenna array structures in an information handling system display
DE112015005575T5 (de) * 2014-12-12 2017-09-28 Sony Corporation Mikrowellenantennenvorrichtung, einheit und herstellungsverfahren
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
FR3040535B1 (fr) 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
US20170127567A1 (en) * 2015-10-28 2017-05-04 Stmicroelectronics (Grenoble 2) Sas Electronic device equipped with a heat sink
US10992022B2 (en) * 2016-04-01 2021-04-27 Sony Corporation Microwave antenna apparatus, packing and manufacturing method

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036270A (ko) 2002-10-24 2004-04-30 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
JP2007123506A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 回路モジュールの製造方法
JP2009038696A (ja) * 2007-08-03 2009-02-19 Toyota Central R&D Labs Inc アンテナ付き集積回路パッケージ
KR20100096513A (ko) * 2009-02-24 2010-09-02 삼성테크윈 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP2011109066A (ja) * 2009-11-17 2011-06-02 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法
WO2011122228A1 (ja) * 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
KR20120075855A (ko) * 2010-12-29 2012-07-09 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US20120188138A1 (en) * 2011-01-21 2012-07-26 International Business Machines Corporation Laminated antenna structures for package applications
KR20130005811A (ko) * 2011-07-07 2013-01-16 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130018090A (ko) * 2011-08-10 2013-02-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티칩 웨이퍼 레벨 패키지
KR20130139601A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
JP2015032729A (ja) * 2013-08-05 2015-02-16 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
US20160056544A1 (en) * 2013-09-11 2016-02-25 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
KR20160067961A (ko) * 2013-12-09 2016-06-14 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나
US20150325925A1 (en) * 2013-12-18 2015-11-12 Telesphor Teles Kamgaing Embedded millimeter-wave phased array module
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
KR20160132763A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 팬-아웃 반도체 패키지 및 그 제조방법
KR20170071826A (ko) * 2015-12-16 2017-06-26 삼성전기주식회사 전자 부품 패키지 및 그 제조방법
KR20170088194A (ko) * 2016-01-22 2017-08-01 삼성전기주식회사 전자 부품 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210015231A (ko) * 2019-08-01 2021-02-10 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 시스템
US11133592B2 (en) 2020-02-05 2021-09-28 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module

Also Published As

Publication number Publication date
US11038279B2 (en) 2021-06-15
US10547119B2 (en) 2020-01-28
US20190173195A1 (en) 2019-06-06
TWI672864B (zh) 2019-09-21
US20200153110A1 (en) 2020-05-14
TW201926796A (zh) 2019-07-01
KR102025906B1 (ko) 2019-11-04

Similar Documents

Publication Publication Date Title
KR102025906B1 (ko) 안테나 모듈
KR102003840B1 (ko) 안테나 모듈
KR102314698B1 (ko) 안테나 모듈 및 안테나 패키지
TWI700860B (zh) 天線模組
CN109273823B (zh) 天线模块及其制造方法
TWI688160B (zh) 天線模組及其製造方法
KR102019354B1 (ko) 안테나 모듈
KR102017159B1 (ko) 안테나 모듈
US11676907B2 (en) Semiconductor package and antenna module comprising the same
KR102089285B1 (ko) 안테나 모듈
KR20190017607A (ko) 안테나 모듈
KR102254877B1 (ko) 안테나 모듈
KR102034308B1 (ko) 안테나 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right