TWI672864B - 天線模組 - Google Patents

天線模組 Download PDF

Info

Publication number
TWI672864B
TWI672864B TW107115556A TW107115556A TWI672864B TW I672864 B TWI672864 B TW I672864B TW 107115556 A TW107115556 A TW 107115556A TW 107115556 A TW107115556 A TW 107115556A TW I672864 B TWI672864 B TW I672864B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
core
antenna
electrically connected
heat sink
Prior art date
Application number
TW107115556A
Other languages
English (en)
Other versions
TW201926796A (zh
Inventor
金斗一
曺正鉉
蘇源煜
許榮植
白龍浩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201926796A publication Critical patent/TW201926796A/zh
Application granted granted Critical
Publication of TWI672864B publication Critical patent/TWI672864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/521—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas
    • H01Q1/523—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure reducing the coupling between adjacent antennas between antennas of an array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Computer Networks & Wireless Communication (AREA)

Abstract

一種天線模組包含：連接構件，包含至少一個佈線層及至少一個絕緣層；積體電路（IC）封裝，配置在連接構件的第一表面上；以及天線封裝，包含多個天線構件及多個饋送通孔，且天線封裝配置於連接構件的第二表面上；其中積體電路封裝包含：積體電路，具有電連接至至少一個佈線層的主動面及與主動面相對的非主動面，且產生射頻信號；散熱片構件，配置在積體電路的非主動面上；以及包封體，包封積體電路及散熱片構件的至少部分。

Description

天線模組
本揭露是有關於一種天線模組。
[相關申請案的交叉參考]
本申請案主張2017年12月6日在韓國智慧財產局中申請的韓國專利申請案第10-2017-0166856號的優先權的權益，所述申請案的揭露內容以全文引用的方式併入本文中。
近來，已積極地研究包含第5代(5G)通信的毫米波(mmWave)通信，並且正積極地進行關於能夠平穩實施毫米波通信的天線模組的商業化的研究。
傳統上，提供毫米波通信環境的天線模組使用其中積體電路(integrated circuit，IC)及天線配置在板上並藉由同軸纜線彼此連接的結構，以滿足高頻率下高水準的天線效能(例如傳輸和接收速率、增益、指向性以及其類似者)。
然而，此類結構可能導致天線佈局空間不足，天線形狀的自由度受限，天線與積體電路之間的干擾增加，以及天線模組的大小/成本增加。
本揭露的一個態樣可提供一種天線模組，其能夠容易地小型化，同時具有高水準的天線效能。
根據本揭露的一個態樣，一種天線模組可包含：連接構件，包含至少一個佈線層及至少一個絕緣層；積體電路(IC)封裝，配置在連接構件的第一表面上；以及天線封裝，所述天線封裝包含：多個天線構件，經組態以傳輸及接收射頻(radio frequency，RF)信號；多個饋送通孔(feed via)，其中所述多個饋送通孔中的每一者的一端電連接至所述多個天線構件中的每一者，並且所述多個饋送通孔中的每一者的另一端電連接至所述至少一個佈線層的對應佈線；以及介電層，配置成包圍所述多個饋送通孔中的每一者的側表面且高度大於所述至少一個絕緣層的高度，並且所述介電層配置在所述連接構件的第二表面上；其中所述積體電路封裝包含：積體電路，具有電連接至所述至少一個佈線層的主動面及與所述主動面相對的非主動面，且所述積體電路經組態以產生射頻信號；散熱片構件，配置在所述積體電路的所述非主動面上；以及包封體(encapsulant)，包封所述積體電路及所述散熱片構件的至少部分。
根據本揭露的另一態樣，一種天線模組可包含：連接構件，包含至少一個佈線層及至少一個絕緣層；積體電路(IC)封裝，配置在連接構件的第一表面上；以及天線封裝，所述天線封裝包含：多個天線構件，經組態以傳輸及接收射頻(RF)信號；多個饋送通孔，其中所述多個饋送通孔中的每一者的一端電連接至所述多個天線構件中的每一者，並且所述多個饋送通孔中的每一者的 另一端電連接至所述至少一個佈線層的對應佈線；以及介電層，配置成包圍所述多個饋送通孔中的每一者的側表面且高度大於所述至少一個絕緣層的高度，並且所述介電層配置在所述連接構件的第二表面上；其中所述積體電路封裝包含：第一積體電路，具有電連接至所述至少一個佈線層的第一主動面及與所述第一主動面相對的第一非主動面，且所述第一積體電路經組態以產生射頻信號；第二積體電路，具有面向所述第一積體電路的所述第一非主動面的第二非主動面，以及與所述第二非主動面相對且電連接至所述至少一個佈線層的第二主動面，且所述第二積體電路經組態以產生基本信號或功率；核心通孔(core via)，配置在所述第一積體電路及所述第二積體電路的側表面上，且所述核心通孔的一端電連接至所述至少一個佈線層，並且所述核心通孔的另一端電連接至所述第二主動面；以及包封體，包封所述第一積體電路及所述第二積體電路以及所述核心通孔的至少部分。
100‧‧‧天線封裝
110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o、110p、110-1、110-2、110- 3、110-4、110-5、110-6、110-7、110-8、110-9‧‧‧指向器構件
115a、115b、115c、115d、115e、115f‧‧‧天線構件
120a、120b、120c、120d、120f、120g‧‧‧饋送通孔
125f、125g、290a、340a、340c、340i‧‧‧電連接結構
130a、130b、130c、130d‧‧‧空腔
130e、130f、130g、140a、140d、145a、356b、456a‧‧‧介電層
150a‧‧‧包封構件
160a、160b、160c、160d、160e、160f、160g、160h、160i、160j、160k、160l、160m、160n、160o、160p、160-1、160-2、160-3、160-4、160-5、160-6、160-7、160-8、160-9‧‧‧鍍覆構件
170a、170c、170d‧‧‧第二指向性天線構件
175c、175d‧‧‧偶極天線
190-1、190-2、190-3、190-4、190-5、190-6、190-7、190-8、190-9‧‧‧屏蔽構件
200、2140、2240‧‧‧連接構件
210a、310h、310i‧‧‧佈線層
220a、280a、280h、280i、2141、2241‧‧‧絕緣層
230a‧‧‧佈線通孔
240a、240h、240i、2122、2222‧‧‧連接墊
250a、250h、250i、330b、430a、2150、2223、2250‧‧‧鈍化層
300a、300h、300i‧‧‧積體電路
301a、301b、301c、401a‧‧‧第一積體電路
302a、302b、302c、402a‧‧‧第二積體電路
303a、303a1、303a2‧‧‧黏合層
303b、403a‧‧‧黏合構件
305a、305b、305i、405a、2130‧‧‧包封體
306i、306a‧‧‧容納空間
310a、310b、410a‧‧‧上端佈線層
320a、320b、320c、420a‧‧‧下端佈線層
350i、351a、352a‧‧‧被動組件
355a、355h、355i、455a‧‧‧支撐構件
355H‧‧‧貫穿孔
356a、356h、356i‧‧‧核心介電層
359a1‧‧‧上部核心佈線層
359a2‧‧‧下部核心佈線層
359b、459a‧‧‧核心佈線層
360a、360b、360h、360i、460a‧‧‧核心通孔
365a、365b、365h、365i、465a‧‧‧核心鍍覆構件
367a、368a‧‧‧核心內部鍍覆構件
380h、380i‧‧‧薄膜
390、390a、390b、390c、390h、390i‧‧‧散熱片構件
391a、391b‧‧‧第一散熱片構件
392a、392b‧‧‧第二散熱片構件
1000‧‧‧電子裝置
1010、2500‧‧‧主板
1020‧‧‧晶片相關組件
1030‧‧‧網路相關組件
1040‧‧‧其他組件
1050‧‧‧攝影機模組
1060‧‧‧天線
1070‧‧‧顯示器裝置
1080‧‧‧電池
1090‧‧‧信號線
1100‧‧‧智慧型電話
2100‧‧‧扇出型半導體封裝
2120、2220‧‧‧半導體晶片
2121、2221‧‧‧主體
2142‧‧‧重佈線層
2143、2243‧‧‧通孔
2160、2260‧‧‧凸塊下金屬層
2200‧‧‧扇入型半導體封裝
2242‧‧‧佈線圖案
2243h‧‧‧通孔孔洞
2251‧‧‧開口
2270‧‧‧焊球
2280‧‧‧底部填充樹脂
2290‧‧‧模塑材料
2301、2302‧‧‧中介基板
x、y、z‧‧‧方向
根據以下結合附圖的詳細說明，，將更清楚地瞭解本揭露的上述及其他態樣、特徵以及其他優點，其中：圖1為根據本揭露中的例示性實施例的具有散熱片構件的天線模組的剖面視圖。
圖2為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路的天線模組的剖面視圖。
圖3為說明在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的實例的視圖。
圖4為說明根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的另一實例的視圖。
圖5為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路的天線模組的剖面視圖。
圖6為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路以及散熱片構件的天線模組的剖面視圖。
圖7為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路以及散熱片構件的天線模組的剖面視圖。
圖8A至圖8G為說明製造在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的第一製程的視圖。
圖9A至圖9G為說明製造在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的第二製程的視圖。
圖10為說明根據本揭露中的例示性實施例的天線模組的上表面的視圖。
圖11為說明根據本揭露中的例示性實施例的天線模組的上表面的視圖。
圖12A至圖12C為分別說明根據本揭露中的例示性實施例的天線封裝的空腔(cavity)的實例的透視圖。
圖13為說明根據本揭露中的例示性實施例的天線封裝的實例的透視圖。
圖14為說明電子裝置系統的實例的示意性方塊圖。
圖15為說明電子裝置的實例的示意性透視圖。
圖16A以及圖16B為說明扇入型半導體封裝在被封裝之前以及之後的狀態的示意性剖面圖。
圖17為說明扇入型半導體封裝的封裝製程的示意性剖面圖。
圖18為說明扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上的情況的示意性剖面圖。
圖19為說明扇入型半導體封裝嵌入於中介基板中且最終安裝於電子裝置的主板上的情況的示意性剖面圖。
圖20為說明扇出型半導體封裝的示意性剖面圖。
圖21為說明扇出型半導體封裝安裝於電子裝置的主板上的情況的示意性剖面圖。
在下文中，現將參照附圖詳細描述本揭露的例示性實施例。
圖1為根據本揭露中的例示性實施例的具有散熱片構件的天線模組的剖面視圖。
參看圖1，根據本揭露中的例示性實施例的天線模組可包含天線封裝100、連接構件200以及積體電路(IC)封裝。
參看圖1，天線封裝100可包含：多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d，所述多個天線構件經組態以傳輸或接收射頻(RF)信號；多個饋送通孔120a、饋送通孔120b、饋送通孔120c以及饋送通孔120d，其中所述多個饋送通孔中的每一者的一端電連接至所述多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d中的每一者，且所述多個饋送通孔中的每一者的另一端電連接至至少一個佈線層210a的對應佈線；以及介電層140a及介電層145a，所述介電 層的厚度大於所述連接構件200的至少一個絕緣層220a的厚度，且所述介電層可配置在所述連接構件200上。因此，根據本揭露中的例示性實施例的天線模組可具有在上部方向上的輻射場型(radiation pattern)，以傳輸及接收射頻信號。
歸因於饋送通孔120a、饋送通孔120b、饋送通孔120c以及饋送通孔120d的長度及介電層140a以及介電層145a的厚度，所述多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d對射頻信號的傳輸及接收操作的邊界條件可自由地加以設計，並且可移除不必要的邊界條件(例如層間間距、層間植入或其類似者)。因此，由於饋送通孔120a、饋送通孔120b、饋送通孔120c以及饋送通孔120d及介電層140a以及介電層145a可提供對於所述多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d對射頻信號的傳輸及接收操作有利的邊界條件(例如，較小製造公差(manufacturing tolerance)、較短電子長度、平滑表面、較大裕度空間、介電常數調整以及其類似者)，因而所述多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d的天線效能可得以改良。
視設計而定，介電層140a及介電層145a可由以下樹脂形成：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺；熱固性樹脂或熱塑性樹脂與無機填料一起浸漬於例如玻璃纖維(或玻璃織布或玻璃織物)的芯材料中的樹脂，例如預浸體(prepreg)、味之素構成膜(Ajinomoto Build up Film，ABF)、FR-4、雙馬來醯亞胺三嗪(Bismaleimide Triazine，BT)或其類似者；且所述介電層可由感光介電(photo imagable dielectric，PID)樹脂 形成。舉例而言，視所需材料特性而定，介電層140a及介電層145a可由一般的覆銅層壓板(copper clad laminate，CCL)或者玻璃類或陶瓷類絕緣材料形成。視設計而定，介電層140a及介電層145a可由介電常數Dk比連接構件200的至少一個絕緣層220a的介電常數高的材料形成。
視設計而定，天線封裝100可更包含多個指向器構件110a、指向器構件110b、指向器構件110c以及指向器構件110d，其配置在多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d上，並且經組態以與所述多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d一起傳輸或接收第一射頻信號。其中形成有所述多個指向器構件110a、指向器構件110b、指向器構件110c以及指向器構件110d的層的數目可根據天線模組的增益及高度的設計條件而確定。因此，層的數目不限於一個。
視設計而定，天線封裝100可包含鍍覆構件，其配置成包圍饋送通孔120a、饋送通孔120b、饋送通孔120c以及饋送通孔120d中的每一者的側表面，並且形成多個空腔130a、空腔130b、空腔130c以及空腔130d。所述多個空腔130a、空腔130b、空腔130c以及空腔130d可提供有利於形成多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d的輻射場型的邊界條件(例如，較小製造公差、較短電子長度、平滑表面、較大裕度空間、介電常數調整以及其類似者)，並且可改良多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d之間的隔離。
視設計而定，天線封裝100可更包含配置在多個天線構件115a、天線構件115b、天線構件115c以及天線構件115d上的包封構件150a。包封構件150a可在部分地向下滲透的狀態下自液態變成固態。因此，天線封裝100的結構穩定性可得以改良。另外，在形成包封構件150a的過程中，包封構件150a可與多個指向器構件110a、指向器構件110b、指向器構件110c以及指向器構件110d一起形成。包封構件150a可由感光成像包封體(photo imageable encapsulant，PIE)、味之素構成膜(ABF)、環氧模塑化合物(epoxy molding compound，EMC)或其類似者(但不限於此)形成。
視設計而定，天線封裝100可更包含至少一個第二指向性天線構件170a，其經組態以在至少一個佈線層210a的對應位置處以朝向天線封裝100的方向延伸，並且經組態以傳輸或接收射頻信號。亦即，根據本揭露中的例示性實施例的天線模組可在側表面以及上表面中傳輸及接收射頻信號。
同時，天線構件115a、天線構件115b、天線構件115c以及天線構件115d，饋送通孔120a、饋送通孔120b、饋送通孔120c以及饋送通孔120d，以及鍍覆構件可藉由諸如以下的鍍覆方法形成：化學氣相沈積(chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition，PVD)、濺鍍、減成法(subtractive)、加成法(additive)、半加成製程(semi-additive process，SAP)、經修改半加成製程(modified semi-additive process，MSAP)或其類似者(但不限於此)。
參看圖1，連接構件200可包含至少一個佈線層210a、 至少一個絕緣層220a、佈線通孔230a、連接墊240a、鈍化層250a以及電連接結構290a，並且可具有類似於銅重佈層的結構。
舉例而言，包含在連接構件200中的至少一個佈線層210a、至少一個絕緣層220a以及佈線通孔230a中的每一者的一部分及其餘部分可彼此獨立地製造，並且隨後可經由連接墊240a、鈍化層250a以及電連接結構290a彼此連接。視設計而定，由於至少一個佈線層210a、至少一個絕緣層220以及佈線通孔230a可一體地製造，因此可省略連接墊240a、鈍化層250a以及電連接結構290a。
參看圖1，積體電路封裝可包含積體電路300a、包封體305a以及散熱片構件390a。
積體電路300a可具有電連接至至少一個佈線層210a的主動面(例如上表面)以及與所述主動面相對的非主動面(例如下表面)，並且可將射頻信號傳輸至天線封裝100且自天線封裝100接收射頻信號。
所述主動面可連接至上端佈線層310a，以確保射頻信號的傳遞路徑。此處，上端佈線層310a及絕緣層280a可與連接構件200整合。
積體電路300a在產生及/或處理射頻信號的過程中可產生大量熱量。所述熱量可成為天線封裝100或連接構件200中的雜訊。
包封體305a可包封積體電路300a及散熱片構件390a的至少一部分。包封體305a可保護積體電路300a及散熱片構件390a免受外部電子/物理/化學影響，且可由感光成像包封體(PIE)、 味之素構成膜(ABF)、環氧模塑化合物(EMC)或其類似者(但不限於此)形成。
散熱片構件390a可配置在積體電路300a的非主動面(例如下端)上。積體電路300a產生的熱量可被包封體305a及散熱片構件390a進一步集中在散熱片構件390a上，並且散熱片構件390a可將所傳遞的熱量排放至積體電路封裝外部。
因此，積體電路300a產生的熱量中傳遞至天線封裝100或連接構件200的熱量的比率可減少，且根據本揭露中的例示性實施例的天線模組可具有更佳的天線效能。
此外，由於散熱片構件390a配置在積體電路300a的非主動面上，因此散熱片構件390a可配置成鄰近於積體電路300a。因此，由於根據本揭露中的例示性實施例的天線模組的高度可縮短，因此天線模組可以被小型化。
視設計而定，積體電路封裝可更包含支撐構件355a，其配置在積體電路300a及散熱片構件390a的側表面上，且其至少一部分由包封體305a包封。支撐構件355a可具有其中配置有積體電路300a及散熱片構件390a的貫穿孔355H，且由此可包圍積體電路300a及散熱片構件390a的側表面。支撐構件355a可約束積體電路300a所產生的熱量，使得積體電路300a所產生的大部分熱量可傳遞至散熱片構件390a。
視設計而定，支撐構件355a的高度可高於積體電路300a的高度，且散熱片構件390a在觀看積體電路300a的方向上可具有突起的形狀。亦即，散熱片構件390a的下表面可低於支撐構件355a的下表面。因此，積體電路300a所產生的熱量可更有效地引 導至散熱片構件390a而非支撐構件355a，並且散熱片構件390a可更快速地將所傳遞的熱量排放至積體電路封裝外部。
視設計而定，積體電路封裝可更包含核心鍍覆構件365a，其配置在自支撐構件355a朝向積體電路300a及散熱片構件390a的側表面上。核心鍍覆構件365a可吸收積體電路300a所產生的熱量及雜訊，並且可將所吸收的熱量排放至積體電路封裝外部。
此處，散熱片構件390a可至少經由配置於支撐構件355a的下部核心佈線層359a2下方的下端佈線層320a而電連接至核心鍍覆構件365a。散熱片構件390a可包含例如金屬塊的散熱片構件，且可由例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金製成。散熱片構件390a可藉由黏合層303a而安裝至積體電路300a。散熱片構件390a可更包含所述散熱片構件上藉由用於形成下端佈線層320a的製程形成的鍍覆層。因此，下端佈線層320a及散熱片構件390a的下部部分可一體地形成，且可由用於鍍覆製程的導電材料製成。散熱片構件390a的厚度可大於下端佈線層320a的厚度。散熱片構件390a的下表面與下端佈線層320a的下表面可處於同一水平高度上，而散熱片構件390a的上表面可處於支撐構件355a的上表面與下表面之間的水平高度上。因此，核心鍍覆構件365a可更快速地將所吸收的熱量排放至積體電路封裝外部。然而，散熱片構件上的鍍覆層可省略，且在此情況下，散熱片構件390a可與下端佈線層320a間隔開。
同時，支撐構件355a可包含：核心介電層356a，與上 端佈線層310a接觸；上部核心佈線層359a1及下部核心佈線層359a2，配置於核心介電層356a的上表面及下表面上；以及至少一個核心通孔360a，貫穿核心介電層356a且使上部核心佈線層359a1與下部核心佈線層359a2彼此電連接。上部核心佈線層359a1可電連接至積體電路300a的連接墊。下端佈線層320a的至少部分可電連接至下部核心佈線層359a2及電連接結構340a，所述電連接結構諸如焊球、引腳及接腳(land)。
核心通孔360a可經由電連接結構340a接收基本信號及/或功率，且可經由上端佈線層310a將基本信號及/或功率傳輸至積體電路300a的主動面。
此處，積體電路300a可基於所述基本信號及/或功率產生毫米波頻帶(例如28GHz)的射頻信號，且可經由積體電路300a的主動面將所述射頻信號傳輸至天線封裝100。舉例而言，積體電路300a可接收低頻率的基本信號，且可執行所述基本信號的頻率轉換、放大、濾波相位控制以及功率產生(power generation)。
同時，積體電路封裝可更包含電連接至上端佈線層310a的對應佈線的被動組件351a及被動組件352a。被動組件351a及被動組件352a可配置於由支撐構件355a所提供的容納空間(accommodation space)306a中，且可向積體電路300a提供阻抗。舉例而言，被動組件351a及被動組件352a可包含多層陶瓷電容器(multilayer ceramic capacitor，MLCC)、電感器或晶片電阻器的至少一部分。
此外，支撐構件355a可更包含核心內部鍍覆構件367a及核心內部鍍覆構件368a，其設置成包圍容納空間306a中的被動 組件351a及被動組件352a。
被動組件351a及被動組件352a可藉由核心鍍覆構件365a及/或核心內部鍍覆構件367a及核心內部鍍覆構件368a而與積體電路300a分隔。因此，被動組件351a及被動組件352a對積體電路300a、天線封裝100以及連接構件200的不利影響(例如熱量及雜訊)可減少。
圖2為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路的天線模組的剖面視圖。
參考圖2，積體電路封裝可包含第一積體電路301a、第二積體電路302a、包封體305a、第一散熱片構件391a以及第二散熱片構件392a。
第一積體電路301a可具有電連接至至少一個佈線層210a的第一主動面(例如上表面)以及與所述第一主動面相對的第一非主動面(例如下表面)，並且可將射頻信號傳輸至天線封裝100及自天線封裝100接收射頻信號。
第二積體電路302a可具有電連接至至少一個佈線層210a的第二主動面(例如上表面)以及與所述第二主動面相對的第二非主動面(例如下表面)，並且可產生基本信號或功率且將所述基本信號或功率傳輸至第一積體電路301a。
因此，由於第一積體電路301a與第二積體電路302a之間的電距離可為靠近的，因此第二積體電路302a可更有效率地將基本信號或功率傳輸至第一積體電路301a。
包封體305a可包封第一積體電路301a、第二積體電路302a、第一散熱片構件391a以及第二散熱片構件392a中的每一 者的至少一部分。
第一散熱片構件391a可配置在第一積體電路301a的第一非主動面上。
第二散熱片構件392a可配置在第二積體電路302a的第二非主動面上。
第二積體電路302a在產生及/或處理基本信號或功率的過程中可產生大量熱量。所述熱量可成為天線封裝100或連接構件200中的雜訊，且亦可成為第一積體電路301a中的雜訊。
亦即，第二散熱片構件392a可配置成使得第二積體電路302a所產生的熱量更集中於第二散熱片構件392a上，且第二散熱片構件392a可將所傳遞的熱量排放至積體電路封裝外部。
因此，第二積體電路302a所產生的熱量中傳遞至天線封裝100、連接構件200或第一積體電路301a的熱量的比率可減少。
視設計而定，積體電路封裝可更包含具有第一積體電路空腔及第二積體電路空腔的支撐構件355a，所述空腔中分別配置有第一積體電路301a及第二積體電路302a。因此，第一積體電路301a與第二積體電路302a之間的不利影響(例如熱量及雜訊)可減少。
此外，積體電路封裝可更包含核心鍍覆構件365a，其配置於支撐構件355a朝向第一積體電路301a及第二積體電路302a的側表面上。因此，第一積體電路301a與第二積體電路302a之間的不利影響可進一步減少，且第一積體電路301a及第二積體電路302a所產生的熱量可更有效率地排放至積體電路封裝外部。
此處，核心鍍覆構件365a可至少經由配置在支撐構件355a的下部核心佈線層359a2下方的下端佈線層320a而電連接至第一散熱片構件391a及第二散熱片構件392a中的至少一者。第一散熱片構件391a及第二散熱片構件392a中的每一者可包含例如金屬塊的散熱片構件，且可由例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金製成。第一散熱片構件391a及第二散熱片構件392a可分別藉由黏合層303a1及黏合層303a2而安裝至第一積體電路301a及第二積體電路302a。散熱片構件391a及散熱片構件392a中的每一者可藉由用於形成下端佈線層320a的製程而在所述散熱片構件上更包含鍍覆層。由此，第一散熱片構件391a及第二散熱片構件392a的下端佈線層320a及下部部分可一體地形成，且可由用於鍍覆製程的導電材料製成。第一散熱片構件391a及第二散熱片構件392a的厚度可大於下端佈線層320a的厚度。第一散熱片構件391a及第二散熱片構件392a的下表面與下端佈線層320a的下表面可處於同一水平高度上，而第一散熱片構件391a及第二散熱片構件392a的上表面可處於支撐構件355a的上表面與下表面之間的的水平高度上。因此，核心鍍覆構件365a可更快速地將所吸收的熱量排放至積體電路封裝外部。然而，一個或兩個散熱片構件上的鍍覆層可省略，且在此情況下，第一散熱片構件391a及第二散熱片構件392a中的一者或兩者可與下端佈線層320a間隔開。
其他內容與上文所描述的內容重複，且因此省略其詳細描述。
圖3為說明根據本揭露中的例示性實施例的天線模組中 所包含的積體電路封裝的另一實例的視圖。
參看圖3，積體電路封裝可包含第一積體電路401a、第二積體電路402a、黏合構件403a、包封體405a、上端佈線層410a、下端佈線層420a、鈍化層430a、支撐構件455a、介電層456a、核心佈線層459a以及核心通孔460a的至少部分。
第一積體電路401a可具有第一主動面以及與所述第一主動面相對的第一非主動面，且可產生射頻信號。第一積體電路401a的第一主動面上的連接墊可至少經由上端佈線層410a而電連接至核心佈線層459a。
第二積體電路402a可產生基本信號或功率，且具有面向第一積體電路401a的第一非主動面的第二非主動面以及與所述第二非主動面相對的第二主動面。第二積體電路402a的第二主動面上的連接墊可電連接至下端佈線層420a，所述下端佈線層420a可至少經由核心通孔460a而連接至上端佈線層410a。
由於核心通孔460a及核心佈線層459a可電連接至上端佈線層410a或下端佈線層420a，因此第二積體電路402a所產生的基本信號或功率可經由核心通孔460a傳輸至第一積體電路401a。
積體電路封裝可更包含核心鍍覆構件465a，其配置在朝向第一積體電路401a及第二積體電路402a的側表面上。核心鍍覆構件465a可吸收第一積體電路401a及第二積體電路402a所產生的熱量及雜訊，且可將所吸收的熱量排放至積體電路封裝外部。
由於第一積體電路401a的第一非主動面及第二積體電路402a的第二非主動面彼此相鄰，因此積體電路封裝可以被小型 化或確保其他組件(例如散熱片構件及被動組件)的佈局裕度，從而改良天線效能。
圖4為說明在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的另一實例的視圖。
參看圖4，第一積體電路401a的連接墊可經由線接合(wire bonding)而電連接至核心通孔460a。其他內容與上文參看圖3所描述的內容重複，且因此省略其詳細描述。
圖5為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路的天線模組的剖面視圖。
參看圖5，積體電路封裝可包含第一積體電路301b、第二積體電路302b、黏合構件303b、包封體305b、上端佈線層310b、下端佈線層320b、鈍化層330b以及支撐構件的至少部分，且所述支撐構件可包含介電層356b、核心佈線層359b、核心通孔360b以及核心鍍覆構件365b的至少部分。
所述積體電路封裝的結構可類似於圖3中所示出的積體電路封裝，且可配置在連接構件200的下表面上。
同時，第一積體電路301b的大小可不同於第二積體電路302b的大小，且可經由黏合構件303b而接合至第二積體電路302b的非主動面。包封體305b可覆蓋第一積體電路301b自第二積體電路302b暴露出的非主動面。
此外，散熱片構件390b可延伸以覆蓋第一積體電路301b的非主動面的部分，且連接至連接墊240a。
圖5中本文未描述且以「xxxY」(其中「xxx」為數字且「Y」為字母)標記的其他元件對應於上文所描述的以「xxxZ」(其 中「xxx」為數字且「Z」為字母)標記的元件。由此省略與上文所描述的內容重複的內容的詳細描述。
圖6為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路以及散熱片構件的天線模組的剖面視圖。
參看圖6，積體電路封裝可更包含第一散熱片構件391b及第二散熱片構件392b，其配置成佔據根據第一積體電路301b的大小與第二積體電路302b的大小之間的差而產生的空間的至少一部分。在此情況下，包封體305b可能無法完全佔據根據第一積體電路301b的大小與第二積體電路302b的大小之間的差而產生的空間。
因此，第一積體電路301b及第二積體電路302b中的每一者所產生的熱量可有效率地集中在第一散熱片構件391b及第二散熱片構件392b上，且第一散熱片構件391b及第二散熱片構件392b可快速地排放所傳遞的熱量。
此外，由於第一散熱片構件391b及第二散熱片構件392b不會實質上增加積體電路封裝的高度，因此根據本揭露中的例示性實施例的天線模組可在不實質上增加天線模組大小的情況下改良天線效能。
圖6中本文未描述且以「xxxY」(其中「xxx」為數字且「Y」為字母)標記的其他元件對應於上文所描述的以「xxxZ」(其中「xxx」為數字且「Z」為字母)標記的元件。由此省略與上文所描述的內容重複的內容的詳細描述。
圖7為根據本揭露中的例示性實施例的具有第一積體電路及第二積體電路以及散熱片構件的天線模組的剖面視圖。
參看圖7，積體電路封裝可包含散熱片構件390c，其配置於第一積體電路301c的非主動面與第二積體電路302c的非主動面之間。
舉例而言，散熱片構件390c的結構可為：所述散熱片構件390c穿過下端佈線層320c及電連接結構340c未覆蓋的區域，插入於第一積體電路301c的非主動面與第二積體電路302c的非主動面之間。
因此，第一積體電路301c及第二積體電路302c中的每一者所產生的熱量可有效率地集中在散熱片構件390c上，且散熱片構件390c可快速地排放所傳遞的熱量。
此外，由於散熱片構件390c不會實質上增加積體電路封裝的高度，因此根據本揭露中的例示性實施例的天線模組可在不實質上增加天線模組大小的情況下改良天線效能。
圖7中本文未描述且以「xxxY」(其中「xxx」為數字且「Y」為字母)標記的其他元件對應於上文所描述的元件「xxxZ」(其中「xxx」為數字且「Z」為字母)。由此省略與上文所描述的內容重複的內容的詳細描述。
圖8A至圖8G為說明製造在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的第一製程的視圖。
參看圖8A，支撐構件355h可設置於薄膜380h上，所述支撐構件同時具有至少一個孔，且核心通孔360h可形成於支撐構件355h的至少一個孔中。
參看圖8B，核心介電層356h可形成於支撐構件355h的上表面及下表面上，且可自支撐構件355h卸除/移除的散熱片構件 390h(諸如金屬塊)可形成於支撐構件355h中。
參看圖8C，可將支撐構件355h中將配置至少一個積體電路300h的區域移除，且核心鍍覆構件365h可形成於所述區域的側表面上。
參看圖8D，至少一個積體電路300h可配置於所述區域中，且至少一個積體電路300h可由包封體包封。
參看圖8E，可移除薄膜380h，且絕緣層280h可形成於積體電路300h的下表面上。
參看圖8F，佈線層310h可形成於絕緣層280h的下表面上，且可電連接至積體電路300h的主動面。
參看圖8G，連接墊240h及鈍化層250h可配置於佈線層310h上，且可移除散熱片構件390h的至少一部分。被動組件及/或第二積體電路可配置於其中置放有散熱片構件390h的區域中。
圖9A至圖9G為說明製造在根據本揭露中的例示性實施例的天線模組中所包含的積體電路封裝的第二製程的視圖。
參看圖9A，支撐構件355i可設置於薄膜380i上，所述支撐構件同時具有至少一個孔及容納空間306i，核心通孔360i可形成於所述支撐構件355i的至少一個孔中，且被動組件350i可配置於容納空間306i中。
參看圖9B，核心介電層356i可形成於支撐構件355i的上表面及下表面上。
參看圖9C，可將支撐構件355i中將配置至少一個積體電路300i及散熱片構件390i的區域移除，核心鍍覆構件365i可 形成於所述區域的側表面上，且至少一個積體電路300i及散熱片構件390i可配置於所述區域中。
參看圖9D，至少一個積體電路300i及散熱片構件390i可由包封體305i包封。隨後可將積體電路封裝旋轉180°。
參看圖9E，可移除薄膜380i，且絕緣層280i可形成於積體電路300i的上表面上。
參看圖9F，佈線層310i可形成於絕緣層280i的上表面上，且可電連接至積體電路300i的主動面。
參看圖9G，連接墊240i及鈍化層250i可配置於佈線層310i上。
同時，鍍覆層/鍍覆構件、核心通孔、核心鍍覆構件、散熱片構件以及配線層可由諸如以下各者的導電材料形成：銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金；且可藉由諸如以下各者的鍍覆方法形成：化學氣相沈積(CVD)、物理氣相沈積(PVD)、濺鍍、減成法、加成法、半加成製程(SAP)、經修改半加成製程(MSAP)或其類似者(但不限於此)。
圖10為說明根據本揭露中的例示性實施例的天線模組的上表面的視圖。
參看圖10，多個指向器構件110a、指向器構件110b、指向器構件110c、指向器構件110d、指向器構件110e、指向器構件110f、指向器構件110g、指向器構件110h、指向器構件110i、指向器構件110j、指向器構件110k、指向器構件110l、指向器構件110m、指向器構件110n、指向器構件110o以及指向器構件110p 中的每一者可具有塊狀天線的形式，且可包圍有多個鍍覆構件160a、鍍覆構件160b、鍍覆構件160c、鍍覆構件160d、鍍覆構件160e、鍍覆構件160f、鍍覆構件160g、鍍覆構件160h、鍍覆構件160i、鍍覆構件160j、鍍覆構件160k、鍍覆構件160l、鍍覆構件160m、鍍覆構件160n、鍍覆構件160o以及鍍覆構件160p中的對應鍍覆構件。若天線模組不包含所述多個指向器構件，則所述多個指向器構件110a、指向器構件110b、指向器構件110c、指向器構件110d、指向器構件110e、指向器構件110f、指向器構件110g、指向器構件110h、指向器構件110i、指向器構件110j、指向器構件110k、指向器構件110l、指向器構件110m、指向器構件110n、指向器構件110o以及指向器構件110p可由多個天線構件替換。
圖11為說明根據本揭露中的例示性實施例的天線模組的上表面的視圖。
參看圖11，多個指向器構件110-1、指向器構件110-2、指向器構件110-3、指向器構件110-4、指向器構件110-5、指向器構件110-6、指向器構件110-7、指向器構件110-8以及指向器構件110-9中的每一者可包圍有對應的鍍覆構件160-1、鍍覆構件160-2、鍍覆構件160-3、鍍覆構件160-4、鍍覆構件160-5、鍍覆構件160-6、鍍覆構件160-7、鍍覆構件160-8以及鍍覆構件160-9以及多個屏蔽構件(shielding member)190-1、屏蔽構件190-2、屏蔽構件190-3、屏蔽構件190-4、屏蔽構件190-5、屏蔽構件190-6、屏蔽構件190-7、屏蔽構件190-8以及屏蔽構件190-9中的至少一者。若天線模組不包含所述多個指向器構件，則所述多個指向器構件110-1、指向器構件110-2、指向器構件110-3、指向器構件 110-4、指向器構件110-5、指向器構件110-6、指向器構件110-7、指向器構件110-8以及指向器構件110-9可由多個天線構件替換。
同時，圖10及圖11中示出的多個指向器構件或多個天線構件的數目、佈局以及形狀不受特別限制。舉例而言，圖10中所示出的多個指向器構件的形狀可為圓形形狀，且圖11中所示出的多個天線構件的數目可為四個。
圖12A至圖12C為分別說明根據本揭露中的例示性實施例的天線封裝的空腔的實例的透視圖。
參看圖12A，空腔可包含指向器構件110e、天線構件115e、饋送通孔、電連接結構、介電層130e以及鍍覆構件160e的至少部分。此處，鍍覆構件160e可配置成包圍所述空腔的側表面。亦即，空腔的下表面可覆蓋有配置在連接構件的上表面上的接地圖案(ground pattern)。
參看圖12B，空腔可包含指向器構件110f、天線構件115f、饋送通孔120f、電連接結構125f、介電層130f以及鍍覆構件160f的至少部分。此處，鍍覆構件160f可配置成覆蓋空腔的下表面的一部分。亦即，空腔的側表面可包圍有配置在連接構件上的絕緣構件的側表面上的鍍覆構件。因此，天線封裝的連接構件與積體電路之間的隔離可得以改良。
參看圖12C，空腔可包含天線構件110g、饋送通孔120g、電連接結構125g以及介電層130g的至少部分。亦即，空腔的側表面可包圍有配置在連接構件上的絕緣構件的側表面上的鍍覆構件，且空腔的下表面可覆蓋有配置在連接構件的上表面上的接地圖案。
同時，當天線封裝與連接構件彼此耦接時，電連接結構125f及電連接結構125g可連接至連接構件的至少一個佈線層210的對應佈線。舉例而言，電連接結構125f及電連接結構125g可呈電極、引腳、焊球、接腳以及其類似者實施。
圖13為說明根據本揭露中的例示性實施例的天線封裝的實例的透視圖。
參看圖13，天線封裝可包含多個指向器構件110d、空腔130d、介電層140d、鍍覆構件160d、多個指向性天線構件170c及指向性天線構件170d以及多個偶極天線175c及偶極天線175d。
所述多個指向器構件110d可與對應的天線構件一起在z軸方向上傳輸及接收射頻信號。
多個第二指向性天線構件170c及第二指向性天線構件170d可配置成鄰近於天線封裝的邊緣，且配置成豎立在z軸方向上，並且多個指向性天線170c及指向性天線170d中的一者可在x軸方向上傳輸及接收第二射頻信號，且另一者可在y軸方向上傳輸及接收第二射頻信號。
多個偶極天線175c及偶極天線175d可配置於介電層140d與包封構件之間而鄰近於天線封裝的邊緣，且多個偶極天線175c及偶極天線175d中的一者可在x軸方向上傳輸及接收第三射頻信號，且另一者可在y軸方向上傳輸及接收第三射頻信號。視設計而定，多個偶極天線175c及偶極天線175d的至少一部分可由單極天線替換。
同時，本文中所揭露的積體電路封裝可根據下文將描述的扇出型半導體封裝而實施。為了促進對扇出型半導體封裝的理 解，將參看圖14至圖21進行描述。
圖14為說明電子裝置系統的實例的示意性方塊圖。
參看圖14，電子裝置1000可在其中容納主板1010。主板1010可包含實體連接至或電連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040以及其類似者。此等組件可連接至下文將描述的其他組件以形成各種信號線1090。
晶片相關組件1020可包含記憶體晶片，諸如揮發性記憶體(例如，動態隨機存取記憶體(dynamic random access memory，DRAM))、非揮發性記憶體(例如，唯讀記憶體(read only memory，ROM))、快閃記憶體或其類似者；應用處理器晶片，諸如中央處理器(例如，中央處理單元(central processing unit，CPU))、圖形處理器(例如，圖形處理單元(graphics processing unit，GPU))、數位信號處理器、密碼編譯處理器、微處理器、微控制器或其類似者；以及邏輯晶片，諸如類比/數位(analog-to-digital，ADC)轉換器、應用專用積體電路(application-specific integrated circuit，ASIC)或其類似者。然而，晶片相關組件1020不限於此，而是亦可包含其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包含諸如以下各者的協定：無線保真(wireless fidelity，Wi-Fi)(電機電子工程師學會(Institute of Electrical and Electronics Engineers，IEEE)802.11家族或其類似者)、全球互通微波存取(worldwide interoperability for microwave access，WiMAX)(IEEE 802.16家族或其類似者)、IEEE 802.20、長期演進(long term evolution，LTE)、唯資料演進(evolution data only，Ev-DO)、高速封包存取+(high speed packet access +，HSPA+)、高速下行鏈路封包存取+(high speed downlink packet access +，HSDPA+)、高速上行鏈路封包存取+(high speed uplink packet access +，HSUPA+)、增強型資料GSM環境(enhanced data GSM environment，EDGE)、全球行動通信系統(global system for mobile communications，GSM)、全球定位系統(global positioning system，GPS)、通用封包無線電服務(general package radio service，GPRS)、分碼多重存取(code division multiple access，CDMA)、分時多重存取(time division multiple access，TDMA)、數位增強型無線電信(digital enhanced cordless telecommunications；DECT)、藍芽、3G協定、4G協定以及5G協定，以及在上述協定之後指定的任何其他無線及有線協定。然而，網路相關組件1030不限於此，而是亦可包含多種其他無線或有線標準或協定。另外，網路相關組件1030可與上文所描述的晶片相關組件1020一起彼此組合。
其他組件1040可包含高頻電感器、鐵氧體電感器、功率電感器、鐵氧體珠粒、低溫共燒陶瓷(low temperature co-fired ceramic，LTCC)、電磁干擾(electromagnetic interference，EMI)濾波器、多層陶瓷電容器(multilayer ceramic capacitor，MLCC)或其類似者。然而，其他組件1040不限於此，而是亦可包含出於各種其他目的而使用的被動組件或其類似者。另外，其他組件1040可與上文所描述的晶片相關組件1020或網路相關組件1030一起彼此組合。
取決於電子裝置1000的類型，電子裝置1000可包含可實體連接至或電連接至主板1010的其他組件或可不實體連接至 或電連接至主板1010的其他組件。此等其他組件可包含(例如)攝影機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器(未示出)、視訊編解碼器(未示出)、功率放大器(未示出)、羅盤(未示出)、加速計(未示出)、陀螺儀(未示出)、揚聲器(未示出)、大容量儲存單元(例如，硬碟機)(未示出)、光碟(compact disk，CD)驅動機(未示出)、數位多功能光碟(digital versatile disk，DVD)驅動機(未示出)或其類似者。然而，此等其他組件不限於此，而是取決於電子裝置1000的類型亦可包含出於各種目的而使用的其他組件，或其類似者。
電子裝置1000可為智慧型電話、個人數位助理(personal digital assistant，PDA)、數位視訊攝影機、數位靜態攝影機、網路系統、電腦、監視器、平板PC、膝上型PC、迷你筆記型PC、電視、視訊遊戲機、智慧型手錶、汽車組件或其類似者。然而，電子裝置1000不限於此，且可為處理資料的任何其他電子裝置。
圖15為說明電子裝置的實例的示意性透視圖。
參看圖15，電子裝置可為(例如)智慧型電話1100。在智慧型電話1100中，射頻積體電路(radio frequency integrated circuit，RFIC)可以半導體封裝形式使用，且天線可以基板或模組形式使用。RFIC與天線在智慧型電話1100中可彼此電連接，且天線信號在各種方向上的輻射R可由此成為可能。包含RFIC的半導體封裝及包含天線的基板或模組可以各種形式用於電子裝置中，所述電子裝置諸如智慧型電話或其類似者。
通常，大量精密電路整合於半導體晶片中。然而，半導 體晶片自身可能不能充當已完成的半導體產品，且可能歸因於外部物理或化學影響而受損。因此，半導體晶片不能夠單獨使用，而是可經封裝且在經封裝狀態下用於電子裝置或其類似者中。
此處，由於就電連接而言，半導體晶片與電子裝置的主板之間的電路寬度存在差異，因此需要進行半導體封裝。詳言之，半導體晶片的連接墊的大小以及半導體晶片的連接墊之間的間隔極精密，但電子裝置中所使用的主板的組件安裝接墊的大小以及主板的組件安裝接墊之間的間隔明顯大於半導體晶片的情況。因此，可能難以直接地將半導體晶片安裝於主板上，且需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。
由封裝技術製造的半導體封裝可取決於結構以及其目的而分類為扇入型半導體封裝或扇出型半導體封裝。
將在下文中參考圖式更詳細地描述扇入型半導體封裝及扇出型半導體封裝。
圖16A以及圖16B為說明在被封裝之前以及之後的扇入型半導體封裝的狀態的示意性剖面圖。
圖17為說明扇入型半導體封裝的封裝製程的示意性剖面圖。
參考圖16A、圖16B以及圖17，半導體晶片2220可為(例如)裸露狀態的積體電路(IC)，包含：主體2221，所述主體包含矽(Si)、鍺(Ge)、砷化鎵(GaAs)或其類似者；連接墊2222，所述連接墊形成於主體2221的一個表面上且包含諸如鋁(Al)或其類似者的導電材料；以及鈍化層2223，諸如氧化物薄膜、氮化物薄膜或其類似者，所述鈍化層形成於主體2221的一個表面上且 覆蓋連接墊2222的至少部分。在此情況下，由於連接墊2222明顯較小，因此難以將積體電路(IC)安裝在中級印刷電路板(printed circuit board，PCB)上以及電子裝置的主板上或其類似者上。
因此，可取決於半導體晶片2220的大小而在半導體晶片2220上形成連接構件2240，以便對連接墊2222進行重佈線。可藉由以下方式形成連接構件2240：使用諸如感光介電(PID)樹脂的絕緣材料在半導體晶片2220上形成絕緣層2241，形成敞開連接墊2222的通孔孔洞2243h，以及隨後形成佈線圖案2242以及通孔2243。隨後，可形成保護連接部件2240的鈍化層2250，可形成開口2251，且可形成凸塊下金屬層2260或其類似者。亦即，可經由一系列製程來製造包含(例如)半導體晶片2220、連接構件2240、鈍化層2250以及凸塊下金屬層2260的扇入型半導體封裝2200。
如上文所描述，扇入型半導體封裝可具有半導體晶片的所有連接墊(例如，輸入/輸出(input/output，I/O)端子)配置於半導體晶片內部的封裝形式，且可具有極佳的電特性，且可以低成本生產。因此，已以扇入型半導體封裝形式製造安裝於智慧型電話中的許多元件。詳言之，已開發出安裝於智慧型電話中的許多元件以實施快速信號傳送同時具有緊密大小。
然而，由於所有I/O端子需要配置於扇入型半導體封裝中的半導體晶片內部，因此扇入型半導體封裝具有大的空間限制。因此，難以將此結構應用於具有大量I/O端子的半導體晶片或具有緊密大小的半導體晶片。另外，歸因於上文所描述的缺點，扇入型半導體封裝不可直接地在電子裝置的主板上安裝並使用。原 因為，即使在藉由重佈線製程增加半導體晶片的I/O端子的大小以及半導體晶片的I/O端子之間的間隔的情況下，半導體晶片的I/O端子的大小以及半導體晶片的I/O端子之間的間隔也不能足以直接地將扇入型半導體封裝安裝於電子裝置的主板上。
圖18為說明扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上的情況的示意性剖面圖。
圖19為說明扇入型半導體封裝嵌入於中介基板中且最終安裝於電子裝置的主板上的情況的示意性剖面圖。
參看圖18及圖19，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222(亦即I/O端子)可經由中介基板2301進行重佈線，且扇入型半導體封裝2200可最終以安裝在中介基板2301上的狀態安裝於電子裝置的主板2500上。在此情況下，焊球2270及其類似者可藉由底部填充樹脂2280或其類似者固定，且半導體晶片2220的外側可覆蓋有模塑材料2290或其類似者。或者，扇入型半導體封裝2200可嵌入於單獨的中介基板2302中，半導體晶片2220的連接墊2222(亦即I/O端子)可在扇入型半導體封裝2200嵌入於中介基板2302中的狀態下經由中介基板2302進行重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上文所描述，可能難以直接地在電子裝置的主板上安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可經由封裝製程安裝於單獨的中介基板上且隨後安裝於電子裝置的主板上，或可在其嵌入於中介基板中的狀態下在電子裝置的主板上被安裝並使用。
圖20為示出扇出型半導體封裝的示意性剖面圖。
參看圖20，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140朝半導體晶片2120之外重佈線。在此情況下，鈍化層2150可進一步形成於連接構件2140上，且凸塊下金屬層2160可進一步形成於鈍化層2150的開口中。焊球2170可進一步形成於凸塊下金屬層2160上。半導體晶片2120可為包含主體2121、連接墊2122、鈍化層(未示出)以及其類似者的積體電路(IC)。連接構件2140可包含：絕緣層2141；重佈線層2142，其形成於絕緣層2141上；以及通孔2143，其將連接墊2122以及重佈線層2142電連接至彼此。
如上文所描述，扇出型半導體封裝可具有半導體晶片的I/O端子經由形成於半導體晶片上的連接構件朝半導體晶片之外重佈線且配置於半導體晶片之外的形式。如上文所描述，在扇入型半導體封裝中，半導體晶片的所有I/O端子需要配置於半導體晶片內部。因此，當半導體晶片的大小減小時，需要減少球的大小以及間距，使得標準化球佈局可能無法用於扇入型半導體封裝中。另一方面，扇出型半導體封裝具有半導體晶片的I/O端子經由形成於半導體晶片上的連接構件朝半導體晶片之外重佈線且配置於半導體晶片之外的形式，如上文所描述。因此，即使在半導體晶片的大小減小的情況下，標準化球佈局亦可按原樣用於扇出型半導體封裝中，使得扇出型半導體封裝可安裝在電子裝置的主板上而無需使用單獨的中介基板，如下文所描述。
圖21為說明扇出型半導體封裝安裝於電子裝置的主板 上的情況的示意性剖面圖。
參看圖21，扇出型半導體封裝2100可經由焊球2170或其類似者安裝於電子裝置的主板2500上。亦即，如上文所描述，扇出型半導體封裝2100包含連接構件2140，所述連接構件形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的大小範圍外部的扇出區，使得標準化球佈局可原樣用於扇出型半導體封裝2100中。結果，扇出型半導體封裝2100可安裝於電子裝置的主板2500上而無需使用單獨的中介基板或其類似者。
如上文所描述，由於扇出型半導體封裝可安裝於電子裝置的主板上而無需使用單獨的中介基板，因此可以小於使用中介基板的扇入型半導體封裝的厚度實施扇出型半導體封裝。因此，扇出型半導體封裝可被小型化以及薄化。另外，扇出型半導體封裝具有極佳的熱特性及電特性，使得其特別適合於行動產品。因此，可以比一般使用印刷電路板(PCB)的疊層封裝(package-on-package，POP)類型的形式更緊密的形式來實施扇出型半導體封裝，且扇出型半導體封裝可解決由於發生翹曲現象所引起的問題。
同時，扇出型半導體封裝指用於如上文所描述的將半導體晶片安裝於電子裝置的主板或類似者上且保護半導體晶片免受外部影響的封裝技術，且為與諸如中介基板或其類似者的印刷電路板(PCB)的概念不同的概念，印刷電路板具有與扇出型半導體封裝的規格、目的及類似者不同的規格、目的及類似者且其中嵌入有扇入型半導體封裝。
如上文所闡述，根據本揭露中的例示性實施例，天線模 組可容易地小型化，同時具有高水準的天線效能。
根據本揭露中的例示性實施例的天線模組可藉由將積體電路所產生的熱量集中在散熱片構件上而有效率地排放所述熱量。
根據本揭露中的例示性實施例的天線模組可減小使用多個積體電路時所述多個積體電路之間的不利影響(例如熱量、雜訊)，且可被小型化。
本文中所使用的術語「例示性實施例」並不是指同一例示性實施例，且提供所述例示性實施例以強調與另一例示性實施例的特定特徵或特性不同的特定特徵或特性。然而，本文中所提供的例示性實施例被認為能夠藉由整體或部分地將一個例示性實施例與另一例示性實施例組合來實施。舉例而言，特定例示性實施例中所描述的一個元件即使未描述於另一例示性實施例中，亦可理解為與另一例示性實施例有關的描述，除非其中提供相反或矛盾的描述。
雖然上文已繪示並描述了例示性實施例，但對於本領域的技術人員將顯而易見的是，可在不脫離如由所附申請專利範圍定義的本揭露的範疇的情況下進行修改及變化。

Claims (16)

  1. 一種天線模組，包括：連接構件，包含至少一個佈線層以及至少一個絕緣層；積體電路(IC)封裝，配置在所述連接構件的第一表面上；以及天線封裝，所述天線封裝包含：多個天線構件，經組態以傳輸及接收射頻(RF)信號；多個饋送通孔，其中所述多個饋送通孔中的每一者的一端電連接至所述多個天線構件中的每一者，且所述多個饋送通孔中的每一者的另一端電連接至所述連接構件的所述至少一個佈線層的對應佈線；以及介電層，配置成包圍所述多個饋送通孔中的每一者的側表面且高度大於所述連接構件的所述至少一個絕緣層的高度，並且所述介電層配置在所述連接構件的第二表面上，其中所述積體電路封裝包含：第一積體電路，具有電連接至所述至少一個佈線層的第一主動面以及與所述第一主動面相對的第一非主動面，且所述第一積體電路經組態以產生所述射頻信號；第一散熱片構件，配置於所述第一積體電路的所述第一非主動面上；以及包封體，包封所述第一積體電路以及所述第一散熱片構件的至少部分。
  2. 如申請專利範圍第1項所述的天線模組，其中所述積體電路封裝更包含：支撐構件，具有其中配置有所述第一積體電路以及所述第一散熱片構件的貫穿孔，且所述支撐構件的至少一部分由所述包封體包封；以及核心鍍覆構件，配置於所述支撐構件朝向所述第一積體電路及所述第一散熱片構件的側表面上，且所述第一散熱片構件電連接至所述核心鍍覆構件。
  3. 如申請專利範圍第2項所述的天線模組，其中所述支撐構件包含：核心絕緣層；核心通孔，貫穿所述核心絕緣層且電連接至所述至少一個佈線層的對應佈線；以及核心佈線層，配置於所述核心絕緣層的第一表面或第二表面上且電連接至所述核心通孔。
  4. 如申請專利範圍第2項所述的天線模組，其中所述積體電路封裝更包含電連接至所述至少一個佈線層的對應佈線的被動組件，且所述支撐構件提供容納所述被動組件的容納空間。
  5. 如申請專利範圍第4項所述的天線模組，其中所述支撐構件更包含配置成包圍所述容納空間中的所述被動組件的核心內部鍍覆構件。
  6. 如申請專利範圍第2項所述的天線模組，其中所述支撐構件的高度大於所述第一積體電路的高度，且所述第一散熱片構件自所述支撐構件的下表面的水平高度突起。
  7. 如申請專利範圍第1項所述的天線模組，其中所述積體電路封裝更包含：核心通孔，所述核心通孔的一端電連接至所述至少一個佈線層的對應佈線，且另一端電連接至電連接結構。
  8. 如申請專利範圍第7項所述的天線模組，其中所述核心通孔經由所述電連接結構接收基本信號或功率，並將所述基本信號或功率傳輸至所述第一積體電路的所述主動面，且所述第一積體電路基於所述基本信號或功率產生毫米波(mmWave)的所述射頻信號，並經由所述第一積體電路的所述主動面將所述射頻信號傳輸至所述多個天線構件。
  9. 如申請專利範圍第1項所述的天線模組，其中所述積體電路封裝更包含：第二積體電路，具有電連接至所述至少一個佈線層的第二主動面以及與所述第二主動面相對的第二非主動面，且所述第二積體電路經組態以產生基本信號或功率並將所述基本信號或功率傳輸至所述第一積體電路；以及第二散熱片構件，配置於所述第二積體電路的所述第二非主動面上。
  10. 如申請專利範圍第9項所述的天線模組，其中所述積體電路封裝更包含：支撐構件，具有其中分別配置有所述第一積體電路及所述第二積體電路的第一貫穿孔及第二貫穿孔；以及核心鍍覆構件，配置於所述支撐構件朝向所述第一積體電路及所述第二積體電路的側表面上，且所述第一散熱片構件及所述第二散熱片構件中的至少一者電連接至所述核心鍍覆構件。
  11. 一種天線模組，包括：連接構件，包含至少一個佈線層以及至少一個絕緣層；積體電路(IC)封裝，配置在所述連接構件的第一表面上；以及天線封裝，所述天線封裝包含：多個天線構件，經組態以傳輸及接收射頻(RF)信號；多個饋送通孔，其中所述多個饋送通孔中的每一者的一端電連接至所述多個天線構件中的每一者，且所述多個饋送通孔中的每一者的另一端電連接至所述連接構件的所述至少一個佈線層的對應佈線；以及介電層，配置成包圍所述多個饋送通孔中的每一者的側表面且高度大於所述連接構件的所述至少一個絕緣層的高度，並且所述介電層配置在所述連接構件的第二表面上，其中所述積體電路封裝包含：第一積體電路，具有電連接至所述至少一個佈線層的第一主動面以及與所述第一主動面相對的第一非主動面，且所述第一積體電路經組態以產生所述射頻信號；第二積體電路，具有面向所述第一積體電路的所述第一非主動面的第二非主動面，以及與所述第二非主動面相對且電連接至所述至少一個佈線層的第二主動面，且所述第二積體電路經組態以產生基本信號或功率；核心通孔，配置在所述第一積體電路及所述第二積體電路的側表面上，且所述核心通孔的一端電連接至所述至少一個佈線層，並且所述核心通孔的另一端電連接至所述第二主動面；以及包封體，包封所述第一積體電路及所述第二積體電路以及所述核心通孔的至少部分。
  12. 如申請專利範圍第11項所述的天線模組，其中所述積體電路封裝更包含接合在所述第一積體電路的所述第一非主動面與所述第二積體電路的所述第二非主動面之間的黏合構件。
  13. 如申請專利範圍第11項所述的天線模組，其中所述第一積體電路的大小不同於所述第二積體電路的大小，且所述積體電路封裝更包含散熱片構件，所述散熱片構件佔據根據所述第一積體電路的大小與所述第二積體電路的大小的差值產生的空間的至少一部分。
  14. 如申請專利範圍第11項所述的天線模組，其中所述積體電路封裝更包含配置在所述第一積體電路的所述第一非主動面與所述第二積體電路的所述第二非主動面之間的散熱片構件。
  15. 如申請專利範圍第14項所述的天線模組，其中所述積體電路封裝更包含：支撐構件，包含所述核心通孔，所述核心通孔具有其中配置有所述第一積體電路及所述第二積體電路的貫穿孔；以及核心鍍覆構件，配置在自所述支撐構件朝向所述第一積體電路及所述第二積體電路的側表面上，且所述散熱片構件電連接至所述核心鍍覆構件。
  16. 如申請專利範圍第15項所述的天線模組，其中所述支撐構件包含：核心通孔，電連接至所述至少一個佈線層的對應佈線，核心絕緣層，包圍所述核心通孔的側表面，以及核心佈線層，配置在所述核心絕緣層的第一表面或第二表面上且電連接至所述核心通孔，且所述核心佈線層電連接至所述第一主動面及所述第二主動面中的至少一者。
TW107115556A 2017-12-06 2018-05-08 天線模組 TWI672864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170166856A KR102025906B1 (ko) 2017-12-06 2017-12-06 안테나 모듈
??10-2017-0166856 2017-12-06

Publications (2)

Publication Number Publication Date
TW201926796A TW201926796A (zh) 2019-07-01
TWI672864B true TWI672864B (zh) 2019-09-21

Family

ID=66658179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115556A TWI672864B (zh) 2017-12-06 2018-05-08 天線模組

Country Status (3)

Country Link
US (2) US10547119B2 (zh)
KR (1) KR102025906B1 (zh)
TW (1) TWI672864B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101869157B1 (ko) * 2015-09-23 2018-06-19 김훈래 색상 조절 및 전파 투과 가능한 차량용 센서 커버 적층체
GB2574160B (en) * 2017-03-13 2022-04-27 Mitsubishi Electric Corp Microwave device and antenna
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
CN207517678U (zh) * 2017-12-07 2018-06-19 中芯长电半导体（江阴）有限公司 具有天线组件的半导体封装结构
US10886594B2 (en) * 2018-03-16 2021-01-05 Sj Semiconductor (Jiangyin) Corporation Packaging structure and packaging method for antenna
US10854951B2 (en) * 2018-03-16 2020-12-01 Sj Semiconductor (Jiangyin) Corporation Antenna package structure and antenna packaging method
KR102482195B1 (ko) * 2018-10-26 2022-12-27 삼성전기주식회사 칩 안테나 모듈
KR102499038B1 (ko) * 2018-12-06 2023-02-13 삼성전자주식회사 안테나 모듈
US10818588B2 (en) * 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
US10872842B2 (en) * 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102595865B1 (ko) * 2019-03-04 2023-10-30 삼성전자주식회사 하이브리드 인터포저를 갖는 반도체 패키지
US11374303B2 (en) * 2019-03-28 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
KR102656096B1 (ko) * 2019-06-14 2024-04-11 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
KR102627223B1 (ko) * 2019-08-01 2024-01-19 삼성전자주식회사 안테나 모듈 및 이를 포함하는 전자 시스템
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR20210099947A (ko) 2020-02-05 2021-08-13 삼성전기주식회사 칩 고주파 패키지 및 고주파 모듈
KR20210104364A (ko) 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
TWI785503B (zh) * 2020-03-11 2022-12-01 日商村田製作所股份有限公司 Ｒｆ電路模組及其製造方法
US11837457B2 (en) * 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11990384B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
CN111541032B (zh) * 2020-04-30 2021-08-06 深圳市睿德通讯科技有限公司 一种毫米波与非毫米波天线整合模块系统和电子设备
KR20210152772A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 반도체 패키지
KR20220006785A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
KR20220006784A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
EP3993567A1 (en) 2020-11-02 2022-05-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
US11735539B2 (en) 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
CN113194607B (zh) * 2021-03-26 2022-06-14 中国电子科技集团公司第二十九研究所 一种基于多层印制板盲插馈电的定位与散热结构
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
US20230062775A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same
EP4307023A1 (en) * 2022-07-11 2024-01-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Package having component carrier and embedded optical and electric chips with horizontal signal path in between

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014110273A1 (en) * 2013-01-14 2014-07-17 Intel Corporation Backside redistribution layer patch antenna
WO2016092084A1 (en) * 2014-12-12 2016-06-16 Sony Corporation Microwave antenna apparatus, packing and manufacturing method
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
WO2017167987A1 (en) * 2016-04-01 2017-10-05 Sony Corporation Microwave antenna apparatus, packing and manufacturing method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
KR100893028B1 (ko) 2002-10-24 2009-04-15 엘지이노텍 주식회사 반도체 소자 패키지 및 그 제조방법
JP2007123506A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 回路モジュールの製造方法
US7692295B2 (en) 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
JP2009038696A (ja) * 2007-08-03 2009-02-19 Toyota Central R&D Labs Inc アンテナ付き集積回路パッケージ
US7911388B2 (en) * 2007-12-12 2011-03-22 Broadcom Corporation Method and system for configurable antenna in an integrated circuit package
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
KR101582547B1 (ko) * 2009-02-24 2016-01-05 해성디에스 주식회사 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
KR20110054348A (ko) 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US20130127037A1 (en) 2010-03-31 2013-05-23 Nec Corporation Semiconductor device built-in substrate
KR101215271B1 (ko) * 2010-12-29 2012-12-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조물 및 반도체 패키지 구조물의 제조 방법
US8587482B2 (en) * 2011-01-21 2013-11-19 International Business Machines Corporation Laminated antenna structures for package applications
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
EP3080841A4 (en) * 2013-12-09 2017-08-23 Intel Corporation Antenna on ceramics for a packaged die
US9773742B2 (en) * 2013-12-18 2017-09-26 Intel Corporation Embedded millimeter-wave phased array module
US9922618B2 (en) * 2014-04-24 2018-03-20 Dell Products L.P. Systems and methods for embedding antenna array structures in an information handling system display
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof
KR20160132751A (ko) * 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
FR3040535B1 (fr) 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
US20170127567A1 (en) * 2015-10-28 2017-05-04 Stmicroelectronics (Grenoble 2) Sas Electronic device equipped with a heat sink
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
WO2014110273A1 (en) * 2013-01-14 2014-07-17 Intel Corporation Backside redistribution layer patch antenna
WO2016092084A1 (en) * 2014-12-12 2016-06-16 Sony Corporation Microwave antenna apparatus, packing and manufacturing method
WO2017167987A1 (en) * 2016-04-01 2017-10-05 Sony Corporation Microwave antenna apparatus, packing and manufacturing method

Also Published As

Publication number Publication date
US20200153110A1 (en) 2020-05-14
US20190173195A1 (en) 2019-06-06
US11038279B2 (en) 2021-06-15
TW201926796A (zh) 2019-07-01
KR20190066940A (ko) 2019-06-14
KR102025906B1 (ko) 2019-11-04
US10547119B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
TWI672864B (zh) 天線模組
KR102314698B1 (ko) 안테나 모듈 및 안테나 패키지
TWI700860B (zh) 天線模組
TWI732131B (zh) 天線模組
CN109273823B (zh) 天线模块及其制造方法
TWI702755B (zh) 天線模組
TWI688160B (zh) 天線模組及其製造方法
TWI720320B (zh) 天線模組
TWI699864B (zh) 天線模組
TW201913936A (zh) 扇出型半導體封裝
TWI668818B (zh) 扇出型半導體封裝