JP2011109066A - 電子素子内蔵型印刷回路基板及びその製造方法 - Google Patents
電子素子内蔵型印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2011109066A JP2011109066A JP2010192460A JP2010192460A JP2011109066A JP 2011109066 A JP2011109066 A JP 2011109066A JP 2010192460 A JP2010192460 A JP 2010192460A JP 2010192460 A JP2010192460 A JP 2010192460A JP 2011109066 A JP2011109066 A JP 2011109066A
- Authority
- JP
- Japan
- Prior art keywords
- electronic element
- substrate
- printed circuit
- circuit board
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 29
- 239000002390 adhesive tape Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000012779 reinforcing material Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229920000049 Carbon (fiber) Polymers 0.000 description 2
- 239000004917 carbon fiber Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電子素子内蔵型印刷回路基板及びその製造方法を提供する。
【解決手段】本発明に係る印刷回路基板は、キャビティが形成された第１基板と、キャビティにフェースダウン方式で内蔵された第１電子素子と、第１電子素子の上側に積層され、キャビティにフェースアップ方式で内蔵された第２電子素子と、第１基板の上下面にそれぞれ積層された第２基板と、を含むことを特徴とする。
【選択図】図１
【解決手段】本発明に係る印刷回路基板は、キャビティが形成された第１基板と、キャビティにフェースダウン方式で内蔵された第１電子素子と、第１電子素子の上側に積層され、キャビティにフェースアップ方式で内蔵された第２電子素子と、第１基板の上下面にそれぞれ積層された第２基板と、を含むことを特徴とする。
【選択図】図１
Description
本発明は、電子素子内蔵型印刷回路基板及びその製造方法に関する。
電子産業の発達に伴って電子部品の高機能化、小型化がますます求められる傾向にあり、特に個人携帯端末機の軽薄短小化への市場の動きが印刷回路基板の薄型化につながっている。
ここで、従来の素子実装方式とは異なる方式の素子実装方式が注目を浴びているが、ＩＣのような能動部品（Ａｃｔｉｖｅ ｄｅｖｉｃｅｓ）またはＭＬＣＣ形態のキャパシタなどの受動部品（Ｐａｓｓｉｖｅ ｄｅｖｉｃｅｓ）を印刷回路基板の内部に実装することにより、部品の高密度化及び信頼性の向上、またはこれらの有機的な結合によるパッケージ自体の性能向上などを求めるエンベデッド印刷回路基板がそれである。
通常、エンベデッド印刷回路基板は、予め製作されたコア基板に電子素子を挿入するための開口部（キャビティ）を形成し、当該位置に電子素子を内蔵した後、絶縁材料を内蔵部品とコア基板との間に満たすことにより、内蔵された部品を固定する構造を有する。
最近、素子を内蔵するにあたって、特に個人携帯端末機の軽薄短小化への市場の動きに対応するために印刷回路基板の小型化、印刷回路基板面の有効利用を実現する要求が高まっており、このような要求に応えるための研究が必要とされている。
本発明は、印刷回路基板のサイズをより小さくし、印刷回路基板の面積を最大限に活用して完成品の軽薄短小を実現できる電子素子内蔵型印刷回路基板及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、キャビティが形成された第１基板と、上記キャビティにフェースダウン（ｆａｃｅ−ｄｏｗｎ）方式で内蔵された第１電子素子と、上記第１電子素子の上側に積層され、上記キャビティにフェースアップ（ｆａｃｅ−ｕｐ）方式で内蔵された第２電子素子と、上記第１基板の上下面にそれぞれ積層された第２基板と、を含む電子素子内蔵型印刷回路基板が提供される。
上記第１電子素子と上記第２電子素子は、互いに大きさが異なってもよい。
また、上記第２基板には層間接続のためのビアが形成され、上記ビアは上記第１電子素子の電極または第２電子素子の電極に直接接触することができる。
本発明の他の実施形態によれば、第１基板にキャビティを形成する工程と、上記第１基板の下面に接着テープを貼り付ける工程と、上記接着テープに載置されるように、上記キャビティに第１電子素子をフェースダウン方式で内蔵する工程と、上記キャビティにフェースアップ方式で内蔵されるように、第２電子素子を上記第１電子素子の上側に積層する工程と、上記第１基板の上下面にそれぞれ第２基板を積層する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
上記第１電子素子と上記第２電子素子は、互いに大きさが異なってもよい。
また、上記第２基板に層間接続のためのビアを形成する工程をさらに含み、上記ビアは上記第１電子素子の電極または第２電子素子の電極に直接接触することができる。
本発明の好ましい実施例によれば、本発明は、キャビティに複数の電子素子を垂直に積層して内蔵することにより、印刷回路基板のサイズをより小さくすることができ、印刷回路基板の面積を最大限に活用できるので、完成品の軽薄短小化を実現することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、かかる公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」などの用語は、多様な構成要素を説明するために用いられるに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
以下、本発明に係る電子素子内蔵型印刷回路基板及びその製造方法の実施例を添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施例に係る電子素子内蔵型印刷回路基板を示す断面図である。図１に示すように、本実施例に係る印刷回路基板は、キャビティ１２が形成された第１基板１０と、上記キャビティ１２にフェースダウン方式で内蔵された第１電子素子３０と、上記第１電子素子３０の図中上側に積層され、上記キャビティ１２にフェースアップ方式で内蔵された第２電子素子４０と、上記第１基板１０の図中上下面にそれぞれ積層された第２基板５０ａ，５０ｂと、を含む。
キャビティ１２が形成される第１基板１０はコア基板であってもよい。すなわち、絶縁樹脂中にガラス繊維または炭素繊維のような補強材が含浸された構造を有することができる。このように、内部に剛性を補強する補強材が含浸されたコア基板を用いると、第１基板１０の反りを低減することができるため、製品の信頼度を向上させることができる。しかし、必ずしもこれに限定されるものではなく、メタルコアを第１基板１０として用いることもできるなど、その材質は様々である。
キャビティ１２は電子素子３０，４０を内蔵するために第１基板１０に設けられた空間であって、第１基板１０にドリル加工などで形成可能である。キャビティ１２には電子素子３０，４０が垂直に積層されて内蔵される。具体的に、図１に示すように、第１電子素子３０と、その上に積層される第２電子素子４０がキャビティ１２に内蔵される。このように１つのキャビティ１２に複数の電子素子３０，４０が垂直に積層されて内蔵されることにより、印刷回路基板のサイズをより小さくすることができるようになる。
ここで、相対的に図中下側に位置した第１電子素子３０はフェースダウン方式で内蔵され、相対的に図中上側に位置した第２電子素子４０はフェースアップ方式で内蔵される。このような構造から、第１電子素子３０は第１基板１０の下方へ信号を直接伝達し、第２電子素子４０は第１基板１０の上方へ信号を直接伝達するように回路を設計できるため、第１基板１０の図中上下方向の両方ともを効率的に活用でき、信号伝達経路を最小化することができる。その結果、印刷回路基板の面積を最大限に活用できるため、完成品の軽薄短小化を実現するのに有利である。
第１基板１０の図中上下面にはそれぞれ第２基板５０ａ，５０ｂが積層され、第１電子素子３０及び第２電子素子４０をカバーする。第２基板５０ａ，５０ｂには信号を伝達するための回路５６ａ，５６ｂと、層間接続のためのビア５４ａ、５４ｂが設けられる。このとき、上記ビア５４ａ、５４ｂは第１電子素子３０の電極３２または第２電子素子４０の電極４２に直接接触することができる。具体的に、第１基板１０の図中上側に積層される第２基板５０ａに設けられたビア５４ａは、フェースアップ方式で内蔵された第２電子素子４０の電極４２に直接接触することができ、第１基板１０の図中下側に積層される第２基板５０ｂに設けられたビア５４ｂは、フェースダウン方式で内蔵された第１電子素子３０の電極３２に直接接触することができる。ビア５４ａ、５４ｂと電極３２，４２が直接接続すると、再配線のための追加工程が不要となり、信号伝達経路を最小化できるため、製品の性能を向上させることができる。
その他、他のビア５８ａ，５８ｂを用いて第１基板１０に設けられた回路１４ａ，１４ｂと第２基板５０ａ，５０ｂに設けられた回路５６ａ，５６ｂとの間の層間接続を実現することができる。
一方、本実施例に係る印刷回路基板は、図１に示すように、第１電子素子３０と第２電子素子４０の大きさが互いに異なってもよい。本実施例によれば、第１電子素子３０と第２電子素子４０が垂直に積層されるとともに、第１電子素子３０はフェースダウン方式で内蔵され、第２電子素子４０はフェースアップ方式で内蔵されるため、これらの間に電気的接続が妨げられることはない。その結果、第１電子素子３０と第２電子素子４０とは種類、大きさ等が必ずしも同一である必要はなく、互いの種類や大きさが異なる電子素子を用いることができる。そのため、電子素子内蔵型印刷回路基板の機能をより多様化することができ、設計自由度も向上する。しかし、必要によって、第１電子素子３０と第２電子素子４０とが同一の種類及び同一の大きさを有してもよいことは明らかである。
以上では本発明の一実施例に係る電子素子内蔵型印刷回路基板の構造について説明したが、以下では上述した電子素子内蔵型印刷回路基板の製造方法について説明する。なお、ここでは、図１の電子素子内蔵型印刷回路基板に係る説明と重複する説明については省略する。
図２は、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図３から図９は、本発明の他の実施形態に係る電子素子内蔵型印刷回路基板の製造方法の各工程を示す図面である。
先ず、ステップＳ１１０で、図３に示すように、第１基板１０にキャビティ１２を形成する。キャビティ１２は、電子素子３０，４０を内蔵するために第１基板１０に設けられた空間であって、第１基板１０にドリル加工などで形成可能である。
一方、キャビティ１２が形成される第１基板１０が、絶縁樹脂中にガラス繊維または炭素繊維のような補強材が含浸された構造を有するコア基板またはメタルコア基板であってもよいことは上述した通りである。
次に、ステップＳ１２０で、図４に示すように、第１基板１０の図中下面に接着テープ２０を貼り付ける。第１基板１０の下面に接着テープ２０を貼り付けると、キャビティ１２の下側は接着テープ２０により閉鎖される。
次に、ステップＳ１３０で、図５に示すように、キャビティ１２に第１電子素子３０をフェースダウン方式で内蔵する。すなわち、第１電子素子３０の電極３２が図中下側に向かうように内蔵する。結果的に、第１電子素子３０の電極が形成された面は接着テープ２０に載置されて固定される。
次に、ステップＳ１４０で、図６に示すように、第２電子素子４０を第１電子素子３０の図中上側に積層する。ここで、キャビティ１２に第２電子素子４０をフェースアップ方式で内蔵する。すなわち、第２電子素子４０の電極４２が上側に向かうように内蔵する。第１電子素子３０と第２電子素子４０との間には接着剤３５を介在して、これらの間を接着してもよい。ここで、接着剤３５は、電子素子を製作する半導体工程において、ウェハーの裏面に塗布するＤＡＦ（ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ）であってもよい。この場合、第１電子素子３０の図中上側に第２電子素子４０を積層することに当たって、接着剤を塗布する別途の工程を行なわなくてもよい。ここで、第１電子素子３０と第２電子素子４０のうちの何れか１つにのみ接着剤３５を形成してもよく、両方ともに形成してもよい。
一方、第１電子素子３０と第２電子素子４０の大きさが互いに異なってもよいことは上述した通りである。
次に、ステップＳ１５０で、第１基板１０の図中上下面にそれぞれ第２基板５０ａ，５０ｂを積層する。具体的に、図７に示すように、第１基板１０の図中上側に１次積層工程を行った後、第１基板１０の下面に貼り付けられた接着テープ２０を除去し、その後、図８に示すように、第１基板１０の図中下側に２次積層工程を行う方法を用いてもよい。
次に、図９に示すように、第２基板５０ａ，５０ｂの表面に回路５６ａ，５６ｂをパターニングし、これと共に層間接続のためのビア５４ａ、５４ｂを形成する。上記ビア５４ａ、５４ｂは、第１電子素子３０の電極３２または第２電子素子４０の電極４２に直接接触することができる。具体的に、第１基板１０の図中上側に積層される第２基板５０ａに設けられたビア５４ａは、フェースアップ方式で内蔵された第２電子素子４０の電極４２に直接接触し、第１基板１０の図中下側に積層される第２基板５０ｂに設けられたビア５４ｂは、フェースダウン方式で内蔵された第１電子素子３０の電極３２に直接接触することができる。このように、ビア５４ａ、５４ｂと電極が直接接続すると、再配線のための追加工程が不要となり、信号伝達経路を最小化できるので、製品の性能を向上するのに有利である。
その他、他のビア５８ａ，５８ｂを用いて第１基板１０に設けられた回路１４ａ，１４ｂと第２基板５０ａ，５０ｂに設けられた回路５６ａ，５６ｂとの間の層間接続を実現することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０ 第１基板
１２ キャビティ
２０ 接着テープ
３０ 第１電子素子
３５ 接着剤
４０ 第２電子素子
１２ キャビティ
２０ 接着テープ
３０ 第１電子素子
３５ 接着剤
４０ 第２電子素子
Claims (6)
- キャビティが形成された第１基板と、
前記キャビティにフェースダウン方式で内蔵された第１電子素子と、
前記第１電子素子の上側に積層され、前記キャビティにフェースアップ方式で内蔵された第２電子素子と、
前記第１基板の上下面にそれぞれ積層された第２基板と、
を含むことを特徴とする電子素子内蔵型印刷回路基板。 - 前記第１電子素子と前記第２電子素子は、互いに大きさが異なることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板。
- 前記第２基板には層間接続のためのビアが形成され、
前記ビアは前記第１電子素子の電極または第２電子素子の電極に直接接触することを特徴とする請求項１または２に記載の電子素子内蔵型印刷回路基板。 - 第１基板にキャビティを形成する工程と、
前記第１基板の下面に接着テープを貼り付ける工程と、
前記接着テープに載置されるように、前記キャビティに第１電子素子をフェースダウン方式で内蔵する工程と、
前記キャビティにフェースアップ方式で内蔵されるように、第２電子素子を前記第１電子素子の上側に積層する工程と、
前記第１基板の上下面にそれぞれ第２基板を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。 - 前記第１電子素子と前記第２電子素子は、互いに大きさが異なることを特徴とする請求項４に記載の電子素子内蔵型印刷回路基板の製造方法。
- 前記第２基板に層間接続のためのビアを形成する工程をさらに含み、
前記ビアは前記第１電子素子の電極または第２電子素子の電極に直接接触することを特徴とする請求項４または５に記載の電子素子内蔵型印刷回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0110960 | 2009-11-17 | ||
| KR1020090110960A KR20110054348A (ko) | 2009-11-17 | 2009-11-17 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013013848A Division JP2013077848A (ja) | 2009-11-17 | 2013-01-29 | 電子素子内蔵型印刷回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011109066A true JP2011109066A (ja) | 2011-06-02 |
Family
ID=44000652
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010192460A Pending JP2011109066A (ja) | 2009-11-17 | 2010-08-30 | 電子素子内蔵型印刷回路基板及びその製造方法 |
| JP2013013848A Pending JP2013077848A (ja) | 2009-11-17 | 2013-01-29 | 電子素子内蔵型印刷回路基板及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013013848A Pending JP2013077848A (ja) | 2009-11-17 | 2013-01-29 | 電子素子内蔵型印刷回路基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20110116246A1 (ja) |
| JP (2) | JP2011109066A (ja) |
| KR (1) | KR20110054348A (ja) |
| CN (1) | CN102065638A (ja) |
| TW (1) | TW201119534A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099577A (ja) * | 2012-11-15 | 2014-05-29 | Samsung Electro-Mechanics Co Ltd | プリント回路基板の製造方法 |
| JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
| KR20190066940A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 안테나 모듈 |
| JP7324905B2 (ja) | 2021-08-10 | 2023-08-10 | 珠海越亜半導体股▲分▼有限公司 | 混合型埋め込みパッケージ構造及びその作製方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8304657B2 (en) * | 2010-03-25 | 2012-11-06 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| US20130044448A1 (en) * | 2011-08-18 | 2013-02-21 | Biotronik Se & Co. Kg | Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement |
| KR101905879B1 (ko) * | 2011-12-15 | 2018-11-28 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| US20130181359A1 (en) * | 2012-01-13 | 2013-07-18 | TW Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Thinner Package on Package Structures |
| US8879266B2 (en) * | 2012-05-24 | 2014-11-04 | Apple Inc. | Thin multi-layered structures providing rigidity and conductivity |
| US20140153204A1 (en) * | 2012-11-30 | 2014-06-05 | Samsung Electro-Mechanics Co., Ltd. | Electronic component embedded printing circuit board and method for manufacturing the same |
| TWI610606B (zh) * | 2013-02-21 | 2018-01-01 | 味之素股份有限公司 | 零件內建配線基板之製造方法及半導體裝置 |
| WO2014185204A1 (ja) * | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | 部品内蔵基板及び通信モジュール |
| KR101514518B1 (ko) * | 2013-05-24 | 2015-04-22 | 삼성전기주식회사 | 전자부품 내장 인쇄회로기판 및 그 제조방법 |
| CN104219883B (zh) * | 2013-05-29 | 2017-08-11 | 碁鼎科技秦皇岛有限公司 | 具有内埋元件的电路板及其制作方法 |
| US9642289B2 (en) | 2013-09-19 | 2017-05-02 | Infineon Technologies Austria Ag | Power supply and method |
| US9196554B2 (en) | 2013-10-01 | 2015-11-24 | Infineon Technologies Austria Ag | Electronic component, arrangement and method |
| CN105280575A (zh) * | 2014-07-17 | 2016-01-27 | 联华电子股份有限公司 | 半导体封装结构及其制造方法 |
| JP6742682B2 (ja) * | 2014-09-03 | 2020-08-19 | 太陽誘電株式会社 | 多層配線基板 |
| KR102157942B1 (ko) * | 2014-09-26 | 2020-09-21 | 인텔 코포레이션 | 플렉시블 패키징 아키텍처 |
| CN105657971B (zh) * | 2014-11-14 | 2018-11-20 | 欣兴电子股份有限公司 | 内埋式元件封装结构及其制作方法 |
| KR102346643B1 (ko) * | 2015-06-30 | 2022-01-03 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 발광 소자, 발광 소자 제조방법 및 발광 모듈 |
| US9839131B2 (en) | 2015-10-21 | 2017-12-05 | International Business Machines Corporation | Embedding a discrete electrical device in a printed circuit board |
| CN111199922A (zh) | 2018-11-20 | 2020-05-26 | 奥特斯科技(重庆)有限公司 | 部件承载件及其制造方法 |
| US20210005542A1 (en) * | 2019-07-03 | 2021-01-07 | Intel Corporation | Nested interposer package for ic chips |
| CN112233988B (zh) * | 2019-11-19 | 2023-10-03 | 江苏上达电子有限公司 | 一种封装基板工艺 |
| CN111584449A (zh) * | 2020-05-20 | 2020-08-25 | 上海先方半导体有限公司 | 芯片封装结构及制备方法 |
| CN111613585B (zh) * | 2020-05-28 | 2022-07-26 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103615A (ja) * | 2006-10-20 | 2008-05-01 | Shinko Electric Ind Co Ltd | 電子部品搭載多層配線基板及びその製造方法 |
| JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3499202B2 (ja) * | 2000-10-16 | 2004-02-23 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| TW200302685A (en) * | 2002-01-23 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Circuit component built-in module and method of manufacturing the same |
| US7394663B2 (en) * | 2003-02-18 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Electronic component built-in module and method of manufacturing the same |
| CN1577819A (zh) * | 2003-07-09 | 2005-02-09 | 松下电器产业株式会社 | 带内置电子部件的电路板及其制造方法 |
| TWI263313B (en) * | 2005-08-15 | 2006-10-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board |
| TWI276192B (en) * | 2005-10-18 | 2007-03-11 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board and method for fabricating the same |
| JP2007158045A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法 |
| US7504283B2 (en) * | 2006-12-18 | 2009-03-17 | Texas Instruments Incorporated | Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate |
| KR20080076241A (ko) * | 2007-02-15 | 2008-08-20 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| KR100945285B1 (ko) * | 2007-09-18 | 2010-03-03 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조 방법 |
| US7834464B2 (en) * | 2007-10-09 | 2010-11-16 | Infineon Technologies Ag | Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device |
| KR101501739B1 (ko) * | 2008-03-21 | 2015-03-11 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
-
2009
- 2009-11-17 KR KR1020090110960A patent/KR20110054348A/ko not_active Application Discontinuation
-
2010
- 2010-06-18 TW TW099119953A patent/TW201119534A/zh unknown
- 2010-06-18 US US12/818,497 patent/US20110116246A1/en not_active Abandoned
- 2010-08-27 CN CN2010102661710A patent/CN102065638A/zh active Pending
- 2010-08-30 JP JP2010192460A patent/JP2011109066A/ja active Pending
-
2012
- 2012-07-31 US US13/563,271 patent/US20120291274A1/en not_active Abandoned
-
2013
- 2013-01-29 JP JP2013013848A patent/JP2013077848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103615A (ja) * | 2006-10-20 | 2008-05-01 | Shinko Electric Ind Co Ltd | 電子部品搭載多層配線基板及びその製造方法 |
| JP2009105344A (ja) * | 2007-10-25 | 2009-05-14 | Ngk Spark Plug Co Ltd | 板状部品内蔵配線基板及びその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014099577A (ja) * | 2012-11-15 | 2014-05-29 | Samsung Electro-Mechanics Co Ltd | プリント回路基板の製造方法 |
| JP2018093162A (ja) * | 2016-12-06 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ファン−アウト半導体パッケージ |
| KR20180064743A (ko) * | 2016-12-06 | 2018-06-15 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102041661B1 (ko) * | 2016-12-06 | 2019-11-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR20190066940A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 안테나 모듈 |
| KR102025906B1 (ko) * | 2017-12-06 | 2019-11-04 | 삼성전자주식회사 | 안테나 모듈 |
| US10547119B2 (en) | 2017-12-06 | 2020-01-28 | Samsung Electronics Co., Ltd. | Antenna Module |
| US11038279B2 (en) | 2017-12-06 | 2021-06-15 | Samsung Electronics Co., Ltd. | Antenna module |
| JP7324905B2 (ja) | 2021-08-10 | 2023-08-10 | 珠海越亜半導体股▲分▼有限公司 | 混合型埋め込みパッケージ構造及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102065638A (zh) | 2011-05-18 |
| US20110116246A1 (en) | 2011-05-19 |
| JP2013077848A (ja) | 2013-04-25 |
| TW201119534A (en) | 2011-06-01 |
| KR20110054348A (ko) | 2011-05-25 |
| US20120291274A1 (en) | 2012-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011109066A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| JP5349428B2 (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| US9299678B2 (en) | Semiconductor package and manufacturing method therefor | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7706148B2 (en) | Stack structure of circuit boards embedded with semiconductor chips | |
| US8581421B2 (en) | Semiconductor package manufacturing method and semiconductor package | |
| JP2008016819A (ja) | パッケージオンパッケージのボトム基板及びその製造方法 | |
| JP2009076899A (ja) | 半導体チップパッケージ及びこれを用いた印刷回路基板 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| US20080230892A1 (en) | Chip package module | |
| US20110248408A1 (en) | Package substrate and fabricating method thereof | |
| JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| JP2011187912A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
| US20070284717A1 (en) | Device embedded with semiconductor chip and stack structure of the same | |
| KR20120126365A (ko) | 유닛 패키지 및 이를 갖는 스택 패키지 | |
| KR101046251B1 (ko) | 적층형 반도체 패키지 | |
| KR101099579B1 (ko) | 적층 칩 반도체 패키지 | |
| KR20110067510A (ko) | 패키지 기판 및 그의 제조방법 | |
| JP2016063002A (ja) | 半導体装置およびその製造方法 | |
| CN105244348B (zh) | 封装基板及其制造方法 | |
| JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
| JP2005340355A (ja) | 配線基板 | |
| US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
| KR20040057492A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| KR101432488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |