CN105244348B - 封装基板及其制造方法 - Google Patents

Abstract

本发明是关于封装基板及其制造方法。根据本发明的一实施例，一封装基板具有至少一电容元件及一多层线路结构。该封装基板进一步包含：金属顶层、金属底层，及位于该金属顶层与该金属底层之间的至少一金属内层。该金属顶层上设置有该多层线路结构中的顶层线路结构。金属底层上设置有该多层线路结构中的底层线路结构。该至少一金属内层上设置有该至少一电容元件的一侧电容极片及该多层线路结构中的至少一内层线路结构，且该至少一内层线路结构的厚度小于该顶层线路结构与该底层线路结构的厚度。本发明实施例提供的封装基板及其制造方法可获得高质量的内埋电容元件，且有效控制封装基板厚度。

Description

封装基板及其制造方法

技术领域

本发明涉及封装基板领域，特别是涉及一种具有内埋置电容元件的封装基板及其制造方法。

背景技术

随着电子产品越来越趋向轻薄、高频及多功能，其电路集成度越来越高。相应的，所使用的集成电路的接脚数和线路布局也不断增多，导致噪声随之增大。为消除噪声或作电性补偿，可在半导体封装结构中增加无源器件以消除噪声和稳定电路。

增加无源器件的方式之一是利用表面贴装技术(SMT,surface mountedtechnology)将无源器件整合到基板上，但缺点在于容易产生阻抗，造成信号串扰，而且不能满足电子产品日益严格的轻薄要求。

另外一种方式是使用无源器件埋置技术将无源器件埋入封装基板中，例如业界积极开展的采用高介电常数薄膜的埋入式薄膜电容器技术。可参考中国专利CN101170869B所公开的内置电容器的制作流程，其在基板制作过程中利用薄膜沉积法逐层制作。该制程繁琐，大大延长了封装基板制作流程。此外，也可将整片薄膜电容元件直接与封装基板进行压合，但薄膜电容元件极易在压合过程中产生裂纹或刮痕。提高电容元件的整体厚度可降低上述风险，但同样将无法满足电子产品日益严格的轻薄要求。

因而，现有的无源器件埋置技术需进一步提高。

发明内容

本发明的目的之一在于提供封装基板及其制造方法，其可以简便的制程将无源器件特别是电容器埋置于封装基板内，且封装基板整体轻薄。

根据本发明的一实施例，一封装基板具有至少一电容元件及一多层线路结构，该封装基板进一步包含：金属顶层、金属底层，及位于该金属顶层与该金属底层之间的至少一金属内层。该金属顶层上设置有该多层线路结构中的顶层线路结构。金属底层上设置有该多层线路结构中的底层线路结构。该至少一金属内层上设置有该至少一电容元件的第二电容极片及该多个线路层结构中的至少一内层线路结构，且该至少一内层线路结构的厚度小于该顶层线路结构与该底层线路结构的厚度。

在本发明的一实施例中，该至少一电容元件进一步包含设置于该金属顶层的第一电容极片。该至少一电容元件的厚度为10-35um，该第二电容极片的厚度为2-5um，该第一电容极片的厚度为6-15um。优选的，该至少一电容元件的厚度为20um，该第一电容极片的厚度为10um，该第二电容极片的厚度为3um。该封装基板还包括至少一第一介电层与一第二介电层，整个第一介电层上布满用作该至少一电容元件的介电材料的高介电常数材料。

本发明的一实施例还提供了封装基板制造方法，其可制造上述封装基板。该封装基板制造方法包含形成至少一电容元件及形成多个线路层结构，其中形成该至少一电容元件进一步包含：提供包含高介电常数材料的第一介电层；在该第一介电层的第一表面依次形成第一金属层与第一增强层，及在该第一介电层的第二表面依次形成第二金属层与第二增强层，该第一表面与第二表面相对；移除该第二增强层；处理该第二金属层以形成第二电容极片与第二线路层结构；以及，将第二介电层与第三金属层依次压合于处理后的该第二金属层；

根据本发明的一实施例，在制造一三层板时形成该至少一电容元件进一步包含：移除该第一增强层；形成分别用于导通该第二电容极片和该多层线路结构的多个导通孔；电镀填孔，电镀的同时增厚第一金属层与第三金属层；以及处理该第一金属层与该第三金属层以在该第一金属层上形成该第一电容极片与第一线路层结构，在该第三金属层上形成第三线路层结构。

根据本发明的另一实施例，在制造一四层板时形成该至少一电容元件进一步包含：移除该第一增强层；处理该第一金属层以形成该第一电容极片与第一线路层结构；将第三介电层与第四金属层依次压合于处理后的该第一金属层；形成分别用于该第一电容极片、该第二电容极片和该多层线路结构的多个导通孔；电镀填充导通孔，电镀的同时增厚第三金属层与第四金属层；以及处理该第三金属层与该第四金属层以在该第三金属层上形成第三线路层结构，在该第四金属层上形成第四线路层结构。而根据本发明的又一实施例，在制造一四层板时形成该至少一电容元件进一步包含：处理该第三金属层以形成第三线路层结构；将第三介电层与第四金属层依次压合于处理后的该第三金属层；移除该第一增强层；形成分别用于导通该第一电容极片、该第二电容极片和该多层线路结构的多个导通孔；以及处理该第一金属层与该第四金属层以在该第一金属层上形成该第一电容极片与第一线路层结构，在该第四金属层上形成第四线路层结构。该第二介电层、第三介电层是半固化的，且其介电常数低于该第一介电层的介电常数。该至少一电容元件的高介电常数材料布满其所在的整个介电层。

本发明实施例可提供具有超薄内埋薄膜电容元件的多层(3层以上)封装基板及其制作方法，其可制作增强薄膜电容以保护电容元件不受损伤，避免制作过程基板翘曲，同时，还可降低基板整体的厚度，从而提升封装基板集成度。

附图说明

图1a-1f所示是根据本发明一实施例的制造一三层封装基板的方法的流程示意图

图2a-2h所示是根据本发明一实施例的制造一四层封装基板的方法的流程示意图。

具体实施方式

为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。

在半导体封装结构中增加无源器件可以起到消除噪声和稳定电路的作用。这些无源器件通常可占据半导体封装结构总表面积的50％或更大面积，且其中一半左右是电容元件。如果将这些无源器件埋入封装基板中，将极有利于产品的小型化和增加设计灵活性。此外，这种埋置技术由于减少了焊接连接而可以改善产品的可靠性，并且通过减少噪音和连接通路而可以进一步降低寄生电感。

根据本发明实施例的电容埋置技术提供的封装基板及其制造方法除具有上述优点外，还可进一步降低封装基板厚度，且在制造过程中可有效避免基板翘曲。与常规的制造内埋电容元件的方法类似，根据本发明实施例的制造封装基板的方法主要包括形成至少一电容元件及形成多层线路结构；其改进之处在于形成至少一电容元件的制程不同，主要包含：提供包含高介电常数材料的第一介电层；在第一介电层的第一表面，如上表面依次形成第一金属层与第一增强层，及在第一介电层的第二表面，如下表面依次形成第二金属层与第二增强层；移除该第二增强层；处理该第二金属层以形成第二电容极片与第二线路层结构；将第二介电层与第三金属层依次压合于处理后的该第二金属层；以及处理该第一金属层以形成第一电容极片和第一电路层结构。增强层在形成电容元件的电容极片时可充当载板作用，增加对相应金属层的支撑，因而可有效避免制造过程中发生翘曲引起的电容极片弯折或变形等问题。

图1a-1f所示是根据本发明一实施例的制造一三层封装基板10的方法的流程示意图。

如图1a所示，首先提供一包含高介电常数材料的第一介电层110，该高介电常数材料用作电容元件14的介电材料，可以是高分子材料如环氧树脂，FR4，BT树脂，聚酰亚胺等的；也可以是陶瓷粉填充的高分子材料或其类似物的混合物，其中陶瓷粉可以是如钛酸钡，钛酸锆铅等无机材料。高介电常数材料的介电常数大于100，以100-400最佳。在本实施例中，第一介电层110的整层均可由该高介电常数材料形成，这样可提高封装基板10的刚性，而且由于电容元件所在层厚度较薄可提高线路密集度，减少工艺制程。

如图1b所示，在第一介电层110的上表面依次形成第一金属层111与第一增强层112，在第一介电层110的下表面依次形成第二金属层113与第二增强层114。该第一金属层110是一薄膜铜层，在其它实施例中可在其上先形成一金属粘接层(未示出)，再形成较厚的第一增强层112。该金属粘接层材料可以是铜、锡、镍、铬、钛、铜-铬合金等。类似的，该第二金属层113也是一薄膜铜层，在其它实施例中可在其上先形成一金属粘接层，再形成较厚的第二增强层114。第一增强层112与第二增强层114作为载板起到增强作用，形成具有增强作用的电容材料，可以是铜层或采用其它刚性较大的材料，如陶瓷等。

接着，如图1c所示，去除其中一面的增强层，例如移除第二增强层114，处理该第二金属层113以形成电容元件14的一侧电容极片，如第二电容极片140与第二线路层结构160。如本领域技术人员所熟知，这些处理包括压干膜、曝光显影，及蚀刻等一系列处理，此处不再一一赘述。在其它实施例中，亦可先移除第一增强层112，处理第一金属层111，并无特定顺序。

如图1d所示，将第二介电层115与第三金属层116依次压合于处理后的该第二金属层113。本实施例中，该第二介电层115采用半固化的介电材料，其介电常数小于第一介电层110所包含的高介电常数材料的介电常数。第三金属层116可采用铜箔。第二介电层115与第三金属层116可替代之前移除的增强层起到载板支撑作用，避免制作过程中的基板翘曲。

如图1e所示，接着移除第一增强层112，通过机械钻孔或激光钻孔、沉积铜及电镀等一系列处理形成相应电容极片与线路结构的导通孔18，如自第三金属层116导通至第二电容极片140，及自第三金属层116导通至第二线路层结构160及第一金属层111。电镀导通孔18会增加第一金属层111与第三金属层116的厚度，相应的会增加其上后续形成的电容电极和线路层结构的厚度。优点是可部分增加基板的刚性,同时避免外力损伤外层电容电极。

如图1f所示，对第一金属层111及第三金属层116(包括电镀后增加的部分)进行压干膜、曝光显影，及蚀刻等一系列处理，从而在第一金属层111上形成电容元件14的第一电容极片142及第一线路层结构162，在第三金属层116上形成第三线路层结构164。

对三层板而言，该第一金属层111与第三金属层116为封装基板10的外层，例如分别是金属顶层与金属底层，第二金属层113是金属内层。可在第一金属层111与第三金属层116上进一步形成防焊层以保护其上的电路结构，即电容元件14与线路层结构16，从而得到最终的封装基板10。封装基板10的电容元件14具有位于金属顶层111上的上侧电容极片142及位于金属内层113上的下侧电容极片140。封装基板10的多层线路结构16包括金属顶层111上的顶层线路结构162，设置于金属底层116上的底层线路结构164，及设置于金属内层113上的内层线路结构160。具有电容元件14的厚度，特别是埋设于封装基本10内部的下侧电容极片140较薄，相应的与该下侧电容极片140同层的内层线路结构160的厚度也小于顶层线路162结构与底层线路结构164的厚度。因而整体的封装基板10的厚度也比传统的要薄。这一优点并不局限于上述实施例所示的三层板，而是适用于本发明实施例的所有封装基板。

根据本发明实施例的封装基板10的电容元件12的整体厚度可控制在10-35um，第一金属层111的厚度为6-15um，第二金属层113的厚度为2-5um，相应的第一介电层110的厚度可为2-14um。较佳的，电容元件12的整体厚度为20um，其中第一金属层111的厚度为10um,第二金属层113的厚度为3um,为第一介电层的厚度为7um。应用时，该第一金属层111可以用于封装基板10的芯片安装侧，或用于封装基板10的主板连接侧，视实际需求而定。

根据如上根据本发明实施例的封装基板制造方法本领域技术人员还可用于制造更多层的封装基板10，例如常用的四层、五层基板等。

图2a-2h所示是根据本发明一实施例的制造一四层封装基板20的方法的流程示意图。

如图2a所示，首先提供一包含高介电常数材料或整层均可由该高介电常数材料形成的第一介电层210。同样，该高介电常数材料用作电容元件24的介电材料，可以是高分子材料如环氧树脂，FR4，BT树脂，聚酰亚胺等的；也可以是陶瓷粉填充的高分子材料或其类似物的混合物，其中陶瓷粉可以是如钛酸钡，钛酸锆铅等无机材料。高介电常数材料的介电常数大于100，以100-400最佳。

如图2b所示，在第一介电层210的上表面依次形成第一金属层211与第一增强层212，在第一介电层210的下表面依次形成第二金属层213与第二增强层214。第一增强层212与第二增强层214作为载板起到增强作用，形成具有增强作用的电容材料，可以是铜层或采用其它刚性较大的材料，如陶瓷等。

如图2c所示，去除其中一面的增强层，例如移除第二增强层214，处理该第二金属层213以形成电容元件24的一侧电容极片，如第二电容极片240与第二线路层结构260。

如图2d所示，将第二介电层215与第三金属层216依次压合于处理后的该第二金属层213。本实施例中，该第二介电层215采用半固化的介电材料，其介电常数小于第一介电层210所包含的高介电常数材料的介电常数。第三金属层216可采用铜箔。第二介电层215与第三金属层216可替代之前移除的增强层起到载板支撑作用，避免制作过程中的基板翘曲。

由于第一金属层211也将作为金属内层，故如图2e所示，移除该第一增强层212，处理该第一金属层211以形成第一电容极片242与第一线路层结构262。当然在其它实施例中可选择将第三金属层216作为内层，先处理第三金属层216形成第三线路层结构264，仍将第一金属层111作为外层待后续处理。

在图2f中，将第三介电层217与第四金属层218依次压合于处理后的该第一金属层216进行与图2d中类似的增层作业。

如图2g所示，接着通过机械钻孔或激光钻孔、沉积铜及电镀等一系列处理形成相应电容极片与线路结构的导通孔28，如自第一金属层211导通至第一电容极片242，自第四金属层216导通至第二电容极片240，及自第四金属层216导通至第一线路层结构262、第二线路层结构260及第三金属层216与第四金属层218。

然后，如图2h所示，对外层的第三金属层216及第四金属层218进行压干膜、曝光显影，及蚀刻等一系列处理，从而在第三金属层216上形成第三线路层结构264，在第四金属层216上形成第四线路层结构266。可在第三金属层216与第三金属层218上进一步形成防焊层以保护其上的电路结构，即电容元件24与线路结构26，从而得到最终的封装基板20。同样，分别与电容元件22的第一电容极片242与第二电容极片240同层的第一线路层结构262与第二线路层结构260相较于外层的第三线路层结构264与第四线路层结构266具有较小的厚度。与具有相同层数的多层板相比，本发明实施例所提供的封装基板极大地降低了基板的整体厚度，有效提高线路的集成度和空间的利用率。

上述实施例仅以三层板与四层板为例对本发明进行了说明，本领域技术人员因当了解具体增层时的不同处理顺序和方法，不应因此将本发明限定在三层或四层板。

本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (14)

1.一种封装基板，具有至少一电容元件及一多层线路结构；所述封装基板进一步包含：

金属顶层，其上设置有所述多层线路结构中的顶层线路结构；

金属底层，其上设置有所述多层线路结构中的底层线路结构；及

至少一金属内层，位于所述金属顶层与所述金属底层之间；所述至少一金属内层上设置有所述至少一电容元件的第二电容极片及所述多层线路结构中的至少一内层线路结构，且所述至少一内层线路结构的厚度小于所述顶层线路结构与所述底层线路结构的厚度。

2.如权利要求1所述的封装基板，其中所述封装基板还包括至少一第一介电层与一第二介电层，整个所述第一介电层上布满用作所述至少一电容元件的介电材料的高介电常数材料。

3.如权利要求2所述的封装基板，其中所述至少一电容元件进一步包含设置于所述金属顶层的第一电容极片，所述第一电容极片与第二电容极片设置于所述高介电常数材料两侧；所述至少一电容元件的厚度为10-35um，所述第一电容极片的厚度为6-15um，所述第二电容极片的厚度为2-5um。

4.如权利要求3所述的封装基板，其中所述至少一电容元件的厚度为20um，所述第一电容极片的厚度为10um，所述第二电容极片的厚度为3um。

5.一种封装基板制造方法，包含：

形成至少一电容元件；及

形成多层线路结构；

其中形成所述至少一电容元件进一步包含：

提供包含高介电常数材料的第一介电层；

在所述第一介电层的第一表面依次形成第一金属层与第一增强层，及在所述第一介电层的第二表面依次形成第二金属层与第二增强层，所述第一表面与第二表面相对；

移除所述第二增强层；

处理所述第二金属层以形成第二电容极片与第二线路层结构；以及

将第二介电层与第三金属层依次压合于处理后的所述第二金属层。

6.如权利要求5所述的封装基板制造方法，其中形成所述至少一电容元件进一步包含：

移除所述第一增强层；

形成分别用于导通所述第二电容极片和所述多层线路结构的多个导通孔；

电镀填孔，电镀的同时增厚所述第一金属层与第三金属层；以及

处理所述第一金属层与所述第三金属层以在所述第一金属层上形成第一电容极片与第一线路层结构，在所述第三金属层上形成第三线路层结构。

7.如权利要求5所述的封装基板制造方法，其中形成所述至少一电容元件进一步包含：

移除所述第一增强层；

处理所述第一金属层以形成第一电容极片与第一线路层结构；

将第三介电层与第四金属层依次压合于处理后的所述第一金属层；

形成分别用于导通所述第一电容极片、所述第二电容极片和所述多层线路结构的多个导通孔；

电镀填充导通孔，电镀的同时增厚所述第三金属层与所述第四金属层；以及

处理所述第三金属层与所述第四金属层以在所述第三金属层上形成第三线层路结构，在所述第四金属层上形成第四线路层结构。

8.如权利要求5所述的封装基板制造方法，其中形成所述至少一电容元件进一步包含：

处理所述第三金属层以形成第三线路层结构；

将第三介电层与第四金属层依次压合于处理后的所述第三金属层；

移除所述第一增强层；

形成分别用于导通所述第二电容极片和所述多层线路结构的多个导通孔；以及

处理所述第一金属层与所述第四金属层以在所述第一金属层上形成第一电容极片与第一线路层结构，在所述第四金属层上形成第四线路层结构。

9.如权利要求6或8所述的封装基板制造方法，其中所述至少一电容元件的厚度为10-35um，所述第一电容极片的厚度为6-15um，所述第二电容极片的厚度为2-5um。

10.如权利要求9所述的封装基板制造方法，其中所述至少一电容元件的厚度为20um，所述第一电容极片的厚度为10um，所述第二电容极片的厚度为3um。

11.如权利要求5所述的封装基板制造方法，其中所述至少一电容元件的高介电常数材料布满其所在的整个介电层。

12.如权利要求5所述的封装基板制造方法，其中所述第二介电层是半固化的介电材料，且其介电常数低于所述第一介电层的介电常数。

13.如权利要求7或8所述的封装基板制造方法，其中所述第三介电层是半固化的介电材料，且其介电常数低于所述第一介电层的介电常数。

14.如权利要求5所述的封装基板制造方法，其中所述增强层的材料是铜或刚性大的其它材料。