KR102157942B1 - 플렉시블 패키징 아키텍처 - Google Patents

플렉시블 패키징 아키텍처 Download PDF

Info

Publication number
KR102157942B1
KR102157942B1 KR1020187000945A KR20187000945A KR102157942B1 KR 102157942 B1 KR102157942 B1 KR 102157942B1 KR 1020187000945 A KR1020187000945 A KR 1020187000945A KR 20187000945 A KR20187000945 A KR 20187000945A KR 102157942 B1 KR102157942 B1 KR 102157942B1
Authority
KR
South Korea
Prior art keywords
package
layer
die
flexible
flexible substrate
Prior art date
Application number
KR1020187000945A
Other languages
English (en)
Other versions
KR20180008887A (ko
Inventor
보크 엥 체아
잭슨 충 펭 콩
샹가르 페리아만
마이클 스키너
옌 시앙 츄
켕 타트 마르
라자크 리드자 에펜디 아비디
쿠이 치 오오이
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180008887A publication Critical patent/KR20180008887A/ko
Application granted granted Critical
Publication of KR102157942B1 publication Critical patent/KR102157942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/82201—Compression bonding
    • H01L2224/82203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

휘어진 패키지 형상에 적합한 플렉시블 패키징 아키텍처가 개시된다. 일 예에서, 패키지는 제 1 다이와, 제 1 다이 위의 제 1 몰드 화합물 층과, 제 1 몰드 화합물 층 위의 배선 층과, 배선 층 위에서 배선 층에 전기적으로 결합되는 제 2 다이와, 제 2 다이 위의 제 2 몰드 화합물 층을 갖는다.

Description

플렉시블 패키징 아키텍처{FLEXIBLE PACKAGING ARCHITECTURE}
본 개시는 반도체 칩 패키징 분야에 관한 것으로, 특히 커브드(curved) 패키지 형상용으로 플렉시블한 패키징에 관한 것이다.
반도체 및 미소기계적인(micromechanical) 다이 또는 칩은 대개의 경우 외적 환경에 대비하여 보호를 위해 패키징된다. 패키지는 물리적인 보호, 안전성, 외부 연결, 그리고 몇몇 사례에서는 패키지 내부의 다이의 냉각을 제공한다. 전형적으로 칩 또는 다이가 기판에 부착된 다음 기판에 부착하는 커버가 그 다이의 위에 놓여진다. 대안으로, 다이가 커버에 부착된 다음 패키지 기판이 그 다이 위에 형성된다.
더 많은 기능을 각 다이에 추가하고 하나 보다 많은 다이를 단일 패키지에다 넣으려는 경향이 있다. 이러한 경향 때문에 패키지가 더 커지며 또한 패키지의 전문화가 증가한다. 셀룰러 텔레폰과 같은 매우 높은 용적의 제품이 고도로 특화된 목적으로 구성된 컴포넌트로 인해 이득을 얻을 수 있지만, 낮은 용적의 제품은 그러하지 못하다. 더 낮은 용적으로 더 특화된 제품을 위해, 기존의 많은 작은 다이 중에서 선택하는 것이 비용이 덜 들 수 있다. 이것은 제품에 제공된 기능면에서 더 많은 유연성을 부여하며 제품이 더 작게 패키징된 다이를 사용할 수 있게 해준다.
현재의 패키징 기술은 미리-함침시킨 강성의 파이버글래스 또는 실리콘을 사용하여 여러 다이를 싣고 이 다이를 서로 접속한다. 이것은 다이를 보유하면서 다이에 의해 사용되는 배선 층을 위한 적절한 플랫폼을 제공한다. 그러나, 강성의 기판은 디바이스에 장착되는 넓고, 평평하며 강한 곳이 필요하다. 사물 인터넷, 추가적인 자동화, 그리고 연결성 확장으로서, 각종의 여러 사물에는 마이크로일렉트로닉스가 바람직하다. 이러한 마이크로일렉트로닉스 애플리케이션은 의복, 필기 액세서리, 의료 기기, 및 광범위한 소형의 포켓용 및 착용할 수 있는 것을 포함할 수 있다. 그러한 많은 것들은 디바이스 패키지에 필요한 평평하고, 강한 곳을 제공하지 않는다.
본 발명과 관련된 배경기술로는 미국공개특허 US2013/0100392호를 참조할 수 있다.
본 발명의 실시예는 유사한 참조 부호가 유사한 구성요소를 지칭하는 첨부 도면의 도면에서 예를 들어 예시하되 한정하지 않고 예시된다.
도 1(a)는 실시예에 따른 플렉시블 패키지의 측단면도이다.
도 1(b)는 실시예에 따른 도 1(a)의 일부분의 확대도이다.
도 2a 내지 도 2g는 실시예에 따른 도 1의 플렉시블 패키지를 형성하는 단계의 연속적인 측면도이다.
도 2h는 실시예에 따른 도 2g의 플렉시블 패키지의 평면도이다.
도 2i는 실시예에 따른 도 2g의 플렉시블 패키지를 감은(rolling) 이후의 평면도이다.
도 2j는 실시예에 따른 도 2g의 플렉시블 패키지를 구부린(curving) 이후의 부분 절개 평면도이다.
도 3은 실시예에 따른 대안의 플렉시블 패키지의 측단면도이다.
도 4는 실시예에 따른 도 3의 플렉시블 패키지의 평면도이다.
도 5a 내지 도 5f는 실시예에 따른 도 4의 패키지의 도시된 배선 라우팅(wire routing)을 만들기 위해 몰드 화합물에 대해 포토리소그래픽을 수행하는 예시적인 프로세스 흐름의 단계의 측단면도이다.
도 6은 실시예에 따른 대안의 플렉시블 패키지의 측단면도이다.
도 7은 실시예에 따른 도 6의 플렉시블 패키지의 평면도이다.
도 8a 내지 도 8e는 실시예에 따른 도 6의 플렉시블 패키지를 형성하는 단계의 연속적인 측면도이다.
도 9는 실시예에 따른 통합 EMI 차폐를 가진 패키지를 포함하는 컴퓨팅 디바이스의 블록도이다.
착용 디바이스 애플리케이션을 위한 로우-프로파일(low-profile)의 고도의 집적된 시스템을 조립하는 방법이 기술된다. 실리콘 디바이스가 매립된 플렉시블 박막 기판의 복수개 층은 하나 이상의 플렉시블 인터포저를 통해 상호 연결된다. 실리콘 디바이스는 그 중에서도 중앙 처리 유닛, 메모리, 센서 및 전력 관리 컨트롤러를 포함할 수 있다. 로우-프로파일의 플렉시블 패키지는 패키징 시스템의 상부 또는 하부에서 하나 이상의 박막의 열 분배 층을 갖는다.
이렇게 하여 매립된-다이 박막 및 플렉시블 인터포저를 이용하여 고도로 집적되고 로우-프로파일의 착용 디바이스가 제공된다. 실리콘 디바이스의 열 조건은 박막의 열 분배 층을 이용하여 개선된다. 또한, 많은 이기종 디바이스가 통합될 수 있다. 디바이스 및 입력/출력 기능성은 여러 실리콘 디바이스를 이용하면서 기능적인 IP-블록을 재분할함으로써 분리될 수 있다. 전체 시스템은 여러 곳으로 휘어지게 잘 구부러지며 실리콘이 상당히 큰 공간을 차지하는 고도로 복잡한 시스템-온-칩(system-on-chip, SOC) 패키지와 비교하여 짧은 시간에 시장에 제공될 수 있다.
패키지가 이례적인 곳에 들어맞게 휘어질 때, 냉각 제한은 SoC 프로세서와 같은 시스템의 전력 및 성능을 제한할 수 있다. 전체 패키지 어셈블리의 개선된 신호 귀환 경로 및 잡음 차폐를 제공하기 위해 패키지 높이로 통합된 열 분배기(heat spreader) 및 또한 부가적인 접지 평면으로서 적층된 다이 패키지 어셈블리의 몰딩된 구역을 이용함으로써, 열은 실리콘 디바이스로부터 더욱 쉽게 소산될 수 있다. 성능을 더 높이기 위해, 부가적인 히트 싱크가 패키지 높이로 통합된 열 분배기에 결합될 수 있다.
도 1(a)는 각종의 상이한 폼 팩터를 수용할 수 있는 실리콘 다이 용도의 패키지(101)의 측단면도이다. 패키지는 얼마나 많은 다이가 복수의 층 내에서 조합될 수 있는지를 보여주는 두 층(L1, L2)을 갖는다. 그러나, 일부 실시예에서, 단 하나의 층(L1)만이 필요하다. 패키지의 베이스(102)는 은 또는 구리 도금과 같은 열 전도성 물질로 구성된 열 분배 층이다. 플렉시블 인터포저(108)는 두 층(L1, L2) 사이에 배치된다.
두 층은 각기 플렉시블 기판(110, 112)으로 구성된다. 실리콘 다이는 폴리 수지 몰드 화합물(a poly resin mold compound)과 같은 각종의 상이한 물질로 구성될 수 있는 기판 내에 매립된다. 제 1 층(L1)은 플렉시블 인터포저(108)에 부착된 제 1 다이(104) 및 그 인터포저에 결합된 다이 스택(106)을 갖는 것으로 도시된다. 다이는 표면 실장, 볼 그리드, 열 압착 접합, 표면 활성 접합(surface activated bonding), 또는 임의의 다른 부착 접근법을 이용하여 부착될 수 있다. 다이 스택에서, 하부 다이는 하부 다이 상의 패드 및 상부 스택 상의 실리콘 관통 비아(through-silicon vias)를 이용하여 상부 다이에 부착된다. 대안으로 인터포저 또는 임의의 다른 희망하는 기술이 두 다이를 결합하는데 사용될 수 있다.
제 2 층(L2)에서, 두 개의 추가 다이(114, 116)도 또한 제 1 층 내 다이와 동일한 방식으로 플렉시블 기판 내부에 매립된다. 이로써 다이 모두 임의의 다른 다이 또는 임의의 희망하는 외부 디바이스에 결합된다. 이러한 예에서, 모든 배선은 두 층 사이에서 이어지는 플렉시블 인터포저를 통해 접속된다. 다이는 밀봉 층(encapsulant layers)(110, 112) 내에 매립되어 제 위치에서 확고하게 인터포저와 연결되어 유지된다. 이러한 예에서 밀봉 층은 패키지 기판으로서 작용한다. 인터포저 및 밀봉체는 패키지가 임의의 희망하는 형태로 형상화될 수 있도록 유연하다. 열 분배 층(102)은 다이로부터 발생한 열을 외부의 주변으로 소산시키기 위해 밀봉 층 중 한쪽 층 또는 양쪽 층에 도포된다. 도시된 바와 같이, 열 분배 층은 하부 층(L1)에 부착된다.
도 1(b)는 도 1(a)의 패키지의 일부분을 더 상세하게 도시한다. 도시된 바와 같이, 플렉시블 인터포저(108)는 금속 라우팅 층(142)을 가질 수 있다. 금속 라우팅 층은 하나 이상의 인터포저 층 내에 있을 수 있다. 유전체 물질(146)은 금속 층들 사이에서 사용될 수 있다. 금속 층은 다이(114) 또는 다이 스택(106)의 콘택 또는 랜드(도시되지 않음)에 부착하는 패드(148) 및 비아(140)에 연결하는 패드를 포함할 수 있다. 밀봉 층을 통하여 비아가 천공되거나, 에칭되거나, 또는 드릴링되어 외부 시스템 또는 컴포넌트에 필요한 접속부를 형성할 수 있다. 비아는 또한 인터포저로부터의 열 및 인터포저에 접속된 다이로부터 열 분배기로 열을 전도시키기 위해 열 분배기에 접속하는데도 사용될 수 있다. 비아는 또한 아래에서 더 상세하게 기술되는 것처럼 패키지가 그의 최종 형상으로 접히거나 둥글게 감길 때 패키지의 다른 부분과의 접속을 이루게 하는 콘택을 가질 수 있다.
도 2a 내지 도 2h는 착용 응용 예를 위한 구부러지거나 또는 감을 수 있는 시스템-인-패키지(system-in-package, SiP)(101)의 간략한 조립 프로세스 흐름을 도시한다. 도 2a는 임시 캐리어(103)의 측단면도이다. CPU, PCH, 센서, 무선 칩 및 DRAM 메모리와 같은 하나 이상의 실리콘 디바이스(114, 116)는 접착제, 땜납에 의해 또는 임의의 다른 방식으로 캐리어에 부착된다. 임시 캐리어(103)는 금속, 실리콘, 또는 임의의 다른 적절하게 강성을 가진 물질일 수 있다. 실리콘 디바이스는 또한 적층된 구성에 매립된 다이(106)를 포함할 수 있다. 적층된 다이들은 서로 수직 실리콘 관통 비아 상호접속부(vertical through silicon via interconnections)를 가질 수 있다. 실리콘 디바이스 중 임의의 디바이스는 패키지 내 다른 디바이스 또는 외부 디바이스와 접속하기 위해 상부 또는 하부 표면 상에서 콘택을 가질 수 있다.
도 2b에서, 다이는 기판(112) 내에 매립된다. 박막의 플렉시블 기판은 다이를 보호하고 다이 및 임의의 다른 층들을 서로 전기적으로 격리하는 플렉시블 밀봉체이다. 밀봉체는 폴리에스터(Mylar), 폴리이미드(Kapton), 아라미드, 파이버-글래스 에폭시 및 실리콘 합성물을 비롯한 각종의 상이한 어느 물질로도 만들어 질 수 있다. 대안의 물질은 폴리 실록산, 에폭시 수지, 아크릴레이트, 예를 들어 폴리 메틸 메타크릴 레이트, UV 경화성 및 O2/H2O 개시된 폴리우레탄, 벤조시클로부텐(BCB), 폴리이미드, 폴리아미드, 고밀도 폴리에틸렌(HDPE), 비스말레이미드-트리아진(BT) 수지, 액정 폴리머(LCP), 아라미드, 및 폴리디메틸실록산(PDMS)을 포함한다. 플렉시블 밀봉체는 물질 선택에 따라서 본 프로세스 단계 동안 반-경화될 수 있다.
도 2c에서, 수직 채널(138)이 밀봉체를 통해 임시 캐리어(103)까지 형성된다. 수직 채널은 기계적으로 또는 광학적으로 레이저에 의해 드릴링될 수 있거나 임의의 다른 방식으로 형성될 수 있다. 수직 채널은 특정 구현예에 따라서 임의의 희망하는 패턴이나 구조를 가질 수 있다. 또한, 패키지의 유연성을 개선하기 위해 추가의 채널이 드릴링될 수 있다. 커프(kerfs)가 밀봉체를 통해 드릴링되거나 절결되어서 밀봉체가 접히거나 감길 때 밀봉체가 커프 쪽으로 압착되게 해준다. 커프는 직선 면일 수 있거나 커프가 그의 개방부에서 더 넓도록 경사질 수 있다.
도 2d에서, 채널이 구리와 같은 전도체로 충진되어서 밀봉체를 통해 전도성 비아를 형성한다. 이것은 화학 및 플라즈마 기상 증착을 비롯한, 각종의 상이한 충진 및 증착 프로세스 중 임의의 프로세스를 이용하여 수행될 수 있다. 비아는 희망하는 전기적 특성에 따라서 충진되거나 도금될 수 있다. 도 2e에서, 전기적 콘택 포인트(150)가 각 비아의 상단에 도포되며 캐리어가 제거된다. 캐리어는 접착제 방출시킴으로써, 에칭에 의해, 또는 다른 방식으로 제거될 수 있다.
도 2f는 패키지의 복수 개 층(L1, L2)의 분해 측면도이다. 박막의 플렉시블 기판은 한 개 이상으로 준비되며, 본 사례에서는 기판에 매립된 실리콘 디바이스(104, 106, 114, 116)를 갖는 두 개의 얇은 층(110, 112)으로서 준비된다.
도 2f는 또한 두 층(110, 112) 사이의 인터포저(108)를 도시한다. 박막의 플렉시블 기판 층(L1/L2) 내 실리콘 디바이스들 사이의 전기적 상호접속부(interconnections)는 플렉시블 인터포저 층의 금속 라우팅 층을 사용하여 형성될 수 있다. 플렉시블 인터포저 층은 실리콘 디바이스들 사이에 전기적 경로를 제공하는 매립된 재분배 금속 층(embedded redistribution metal layers)(142)(e-RDL)을 갖는다. 박막의 플렉시블 기판 및 인터포저는 탄성중합체-기반 물질 화합물로 형성될 수 있다. 두 개의 층이 도시되어 있지만, 인터포저가 각 층 사이에 있는 추가의 기판 층을 추가함으로써 더 많거나 더 적은 층이 사용될 수 있다. 이로써 더 많은 박막의 플렉시블 기판 층이 가능하다.
구부릴 수 있거나 감을 수 있는 패키지(100)는 패키지 베이스 또는 상부 층에서 하나 이상의 박막의 열 분배 층 또는 열 분배기(heat spreaders)(102)를 또한 포함한다. 박막의 열 분배 층은 장치 전체에서 효과적인 열 분배를 제공하기 위해 구리나 구리-기반 합성물 또는 나노-합성물로 형성될 수 있다. 박막의 열 분배 층은 또한 아니면 대안으로 다른 실시예에서 패키지 상부 층에 부착될 수 있다. 다른 실시예에서, 열 분배 층, 예를 들면, 은 또는 구리 도금은 전기도금, 스퍼터링, 또는 증착 프로세스를 통해 베이스 패키지 층(100)의 배면에 직접 형성될 수 있다.
앞에서 설명한 것처럼, 패키지의 유연성을 개선하기 위해, 커프(도시되지 않음)가 밀봉체의 한쪽이나 양쪽 또는 패키지의 플렉시블 기판 부분에 절결될 수 있다. 커프는 감겨있는 부분, 이 예에서는 다이의 하단부의 내부 상에서 밀봉체 내로 절결된다. 이것은 선택사양의 열 분배기가 이 표면에 도포되기 전에 그리고 플렉시블 인터포저가 두 기판 사이에 배치되기 전에 수행될 수 있다. 커프는 측방향으로 또는 달리 말해서 그를 중심으로 패키지가 구부러지거나 감기는 축에 평행한 v-형상의 채널 또는 홈(groove)으로서 절결될 수 있다.
도 2g에서, 컴포넌트들이 함께 합쳐진다. 이것은 함께 합쳐진 다음에 컴포넌트의 상대적인 위치를 표시하는 간략화된 도면으로 도 1(a)와 본질적으로 동일하다. 매립된 다이를 가진 기판 층은 인터포저에 붙여지고 인터포저 내 재분배 층에 결합된다. 일 예에서, 인터포저 및 재분배 층은 베이스 층(110)과 같은 기판 층 중 한 개의 층 위에 형성된다. 그리고 나서 제 2 기판이 베이스 층 위에 부착될 수 있다. 박막의 기판, 인터포저 및 열 분배 층이 정렬되며, 예를 들면 표면 활성 접합(surface activated bonding, SAB) 또는 열 압착 접합(thermal compression bonding, TCB)을 포함하는, 각종의 상이한 접합 프로세스 중 임의의 프로세스를 통해 통합된다. 열 분배 층은 선택사양으로, 예를 들면 도금에 의해 하나 또는 다른 외곽 표면에 추가될 수 있다.
도 2h는 도 2g의 조립된 패키지의 평면도이다. 도 2g 및 2i에 도시된 바와 같이, 실리콘 디바이스는 두 기판 사이에서 번갈아 배치되어 있다. 이것은 더 높은 정도의 디바이스 유연성과 더 큰 휨-각도를 제공한다. 실리콘 디바이스는 다이가 다른 다이의 바로 위에 있지 않도록 하고 그리고 동일 기판 내에서 각 다이 사이에 공간이 존재하도록 교대적인 구성으로 배치된다.
도 2h는 하부 기판(110)의 두 다이(104, 106) 및 상부 기판(112)의 두 다이(114, 116)를 도시한다. 다이는 실리콘 디바이스를 서로 연결하고 그리고 임의의 외부 디바이스와도 연결하는 간략화된 패턴의 연결 라인(118)과 연결된다. 예시된 예에서, 두 그룹의 외부 커넥터(120, 122)가 존재하는데, 각 그룹은 패키지의 각 단부에 존재한다. 이것은 일부 응용 예에서 더욱 편리한 접속을 가능하게 한다. 예를 들면, 전력은 한 단부에서 공급되며 데이터는 다른 단부에서 공급된다. 두 가지 상이한 접속 영역은 임의의 희망하는 폼 팩터에 맞추는 임의의 적절한 방식으로 나눌 수 있다. 비아(140)의 상부에 접속하는 표면 패드(150)가 또한 도시된다. 표면 콘택 패드는 휘거나, 접히거나, 또는 구부러지는 패키지 구성과의 외부 접속에 특히 유용하다.
도 2i에서, 패키지(101)는 원통 형상으로 감겨져서 베이스 층(110) 및 박막의 열 분배기(102)가 원통형 패키지의 바깥쪽에 존재하게 된다. 로우-프로파일의 플렉시블 패키지는 먼저 롤링과 같은 적절한 프로세스에 의해 형성된다. 그런 다음 이렇게 형성된 패키지는 희망하는 형태를 갖도록 경화될 수 있다. 경화 프로세스는, 예를 들면 기판 물질이 그의 형상을 유지하도록 기판 물질을 굳히는데 사용될 수 있다.
도 2j는 도 2i의 감긴 형상 대신 형성될 수 있는 대안의 휘어진 패키지 형상의 단면도이다. 도 2j는 휘어진 또는 물결 모양으로 형성되는 두 밀봉 층(110, 112)을 도시한다. 휘어진 패키지는 밀봉 층 중 일 측 또는 양측을 통해 얇게 절개된 커프(152)를 이용하여 부분적으로 구부러지게 된다. 커프는 밀봉체가 구부러질 때 밀봉체의 압박을 줄여준다. 실리콘 디바이스(116, 106, 114)는 구부러질 필요가 없다. 교대적인 곳으로 인해 밀봉체는 디바이스 주변을 구부러지게 한다. 콘택 패드(150)는 외부와의 연결을 가능하게 한다.
구부릴 수 있고 감을 수 있는 패키지는 각종의 여러 응용을 갖는다. 원통형 구성은 Sip가 다양한 통신, 인증, 또는 보안 능력을 가진 스마트-펜과 같은 각종의 여러 착용 응용에서 사용될 수 있게 한다. 그러한 패키지는 직물, 유리, 신발, 지갑 및 손목-밴드와 같은 다른 착용 응용 예에서도 또한 사용될 수 있다. 패키지는 원통형상이 아닌 다른 휘어진 형상으로 달리 구부러질 수 있다. 패키지는 다른 휘어진 형상에 들어맞을 수 있도록 하나보다 많은 방향으로 휘어질 수 있다.
도 3은 플렉시블 패키지의 대안의 구성의 측단면도이다. 패키지는 패키지 기판(302)을 갖는다. 실리콘 디바이스는 볼 그리드, 랜드 그리드 또는 다른 부착 기술을 이용하여 기판에 연결된다. 그런 다음 다이가 다이 및 기판을 덮는 밀봉체 층(304) 내에 매립된다. 밀봉체는 앞에서 설명된 것과 동일한 물질일 수 있거나, 또는 이러한 예에서뿐만 아니라 도 1(a) 및 도 1(b)의 예에서는 몰드 화합물이 사용될 수 있다. 금속 패드 및 라우트(324)가 몰드 화합물의 제 1 층 위에 형성된다. 추가의 실리콘 디바이스는 디바이스가 기판에 결합되는 방법과 유사한 방법으로 금속 패드에 연결된다. 몰드 화합물(306)의 제 2 층이 디바이스 및 제 1 몰드 화합물 위에 형성되어 패키지를 밀봉하고 디바이스를 제 자리에서 보유한다.
도 2j의 예에서와 같이, 커프가 상부 몰드 화합물(306)의 상부 내로 절결될 수 있다. 추가의 커프는 배선 층(324)이 추가되기 전에 하부 몰드 화합물(304)의 상부 내로 절결될 수 있다.
도 4는 몰드 화합물(306)의 상부 층이 투명하게 보이는 평면의 모습과 같은 패키지를 도시한다. 이 도면에서, 실리콘 디바이스가 보일 수 있다. 실리콘 디바이스가 솔더 볼 또는 와이어본드 접속용 패드를 사용하여 접속될 수 있는 방법을 보여주기 위해 몰드 상의 금속 패드 및 라우팅 층이 평면도에서 도시된다.
패키지 몰드 화합물에서 전기적 경로는 멀티-칩 (또는 멀티-칩 적층 다이) 패키지 어셈블리 내 모듈들 또는 다이들 사이에서 직접적인 전기적 접속을 설정하기 위한 부가적인 경로를 제공한다. 이것은 특정한 인터포저 층을 대신하여 사용될 수 있다. 도 3에 도시된 바와 같이, 몰드 화합물은 라우팅 층 및 경로를 위한 기판으로서 사용된다.
기술된 바와 같이, 먼저 하부 다이가 패키지 기판에 부착된다. 그리고 나서 나머지 기판이 오버몰딩된다. 그 다음 몰드 화합물 상에서 포토리소그래피가 사용되어 금속 패드 및 금속 라우트를 형성한다. 몰드 화합물 상의 이러한 금속 패드 및 금속 라우트는 멀티-칩 패키지의 다이를 전기적으로 접속하는 기능을 한다. 금속 라우터 이외에, 다이의 활성 측 또는 배면 측이 실리콘 관통 비아를 이용하여 전기적으로 접속될 수 있다. 금속 패드는 솔더 볼 또는 와이어 접합(322)을 이용하여 또는 임의의 다른 희망하는 방식으로 접속될 수 있다.
기판은 상부 및 하부 표면 상에 적층된 유전체 및 금속 라우팅의 오버레이 층 및 솔더-레지스트 층을 가진 통상의 (코어 또는 코어리스) 미니 PCB일 수 있다. 기판은 유연성에 적응된 통상의 패키지 기판일 수 있다. 기판은 또한 탄성중합체 화합물 내에 봉입된 금속 라우팅 또는 재분배 금속 층(예를 들면, 와이어 메시 또는 금속 트레이스)을 가진 플렉시블 PCB일 수 있다. 앞에서 설명한 것처럼, 몰드 화합물은 그 중에서도 임의의 중합체/폴리-수지 몰드 화합물 또는 탄성중합체 화합물일 수 있다.
도 3은 복수개 다이가 패키지 기판(302)에 부착되는 멀티-칩 패키지 어셈블리를 측단면도로서 도시한다. 다이는 매우 효과적으로 연결된 컴퓨팅 시스템을 형성하기에 충분한 컴포넌트를 제공한다. 실리콘 디바이스는 프로세서(310), 칩 또는 코-프로세서(318), 메모리(314), 라디오(320), MEM/센서(316), 전력 제어기(312), 및 임의의 다른 희망하는 컴포넌트를 포함한다. 금속 패드 및 금속 라우트는 몰드 화합물 상에 놓이며 멀티-칩 패키지 상의 여러 모듈들 또는 실리콘 디바이스들 사이의 전기적인 상호접속부로서 기능한다.
금속 라우팅 층은 모듈 간 통신을 위한 전기적인 경로의 전체 개수를 증가시키며 적층 또는 단일 층 패키지에서 사용될 수 있다. 전기적 경로의 증가로 인해 착용 디바이스 용도의 멀티-칩 패키지 어셈블리에서 고밀도 모듈 집적이 용이해진다. 전기적 경로가 더 적으면 단일의 멀티-칩 패키지 어셈블리 내에 효과적으로 집적될 수 있는 모듈의 개수가 한정될 수 있다. 몰드 화합물 상에 형성되는 접속부는 더 짧고 더 직접적일 수 있다. 모듈은 중간 다이 또는 패키지 기판을 통과하지 않고도 몰드 화합물 상의 금속 라우트에 의해 서로 직접 접속될 수 있다. 이로써 패키지 모듈들 사이에서 통신 속도와 효율이 개선된다.
그 밖에, 패키지 기판의 금속 층의 두께 및 개수는 일부 금속 라우팅을 패키지 기판(302)으로부터 패키지 몰드(304)로 이동시킴으로써 줄어들 수 있다. 이렇게 하여 멀티-칩 패키지 어셈블리의 비용을 절감하는데 필요한 기판의 양이 줄어든다.
도 5a 내지 도 5f는 예를 들면, 도 4에 도시된 와이어 라우팅을 생성하기 위해 몰드 화합물 상에서 포토리소그래피를 수행하는 예시적인 프로세스 흐름을 도시하는 측단면도이다. 도 5a에서, 보호 층(a passivation layer)이 몰드 화합물 위에 피복된다. 간략성을 기하기 위해 매립된 다이 및 패키지 기판은 도시되지 않는다. 보호 층은 실리콘 이산화물(SiO2) 및 다른 유전체 또는 절연 물질로 형성될 수 있다. 도 5b에서, 포토레지스트 층이 보호 층 위에 도포되고, 노광되고 현상되어 희망하는 패턴으로 생성된다. 도 5c에서, 노광된 보호 층을 제거함으로써 보호 층이 패터닝된 포토레지스트에 기초하여 패터닝된다. 도 5d에서, 포토레지스트 층이 제거되어 패터닝된 보호 층을 남긴다.
도 5e에서, 구리 층 또는 다른 전도성 물질 층이 보호 층 위에 피복된다. 그리고 나서 구리를 보호 층의 수준에 이르기까지 백그라인딩(backgrinding)함으로써 금속 라우팅이 완성된다. 이렇게 하여 유전체가 구리 사이에 존재하는 구리 패턴이 남는다. 구리는 포토레지스트에 대해 수행 가능한 어떤 형상을 기반으로 하여 패드, 라인 및 임의의 다른 형상으로 형성될 수 있다. 금속 라우팅 층은 임의의 다른 희망하는 방식으로 형성될 수 있다. 이러한 프로세스 흐름은 예로서 제공될 뿐이다. 동일한 기술이 도 1의 인터포저 상에 재분배 층을 형성하는데 사용될 수 있다. 그 밖에, 더 많은 층이 도 5e의 패턴 위에 도포되어 더 복잡한 배선 층 및 복수 레벨의 패턴을 생성할 수 있다.
도 6은 다른 플렉시블 패키지 또는 패키지의 일부분의 단면도이다. 패키지는 접지 평면(604)을 가진 기판(602)을 갖는다. 패키지는 실리콘 디바이스를 상호 접속하는 더 많은 층을 가질 수 있거나 아니면 그저 접지나 전력 또는 둘 다를 제공할 수 있다. 하나 이상의 실리콘 디바이스(606, 607)는 볼 또는 랜드 그리드 어레이를 사용하여 기판에 접속된다. 그리고 나서 몰드 화합물(608)의 제 1 층이 이들 다이 위에 형성된다.
도시된 바와 같이 패키지는 상부 다이(610)가 각 하부 다이(606)에 결합되는 적층된 다이 어셈블리를 포함한다. 특정 구현예에 따라서, 하나 보다 많은 스택이 있을 수 있다. 다이는 상부 다이의 솔더 볼로부터 하부 다이의 실리콘 관통 비아에까지 접속되어 적층된다. 그러나 도 1 및 도 3에 도시된 접속부를 포함하는 임의의 다른 다이 접속부가 사용될 수 있다.
패키지 어셈블리는 하부 다이(606)의 표면적과 비교하여 패키지 기판(602)의 넓은 표면적 전체에 퍼지는 하부 층 몰드 화합물(608)로 몰딩된다. 하부 층 몰드 화합물의 z-높이는 하부 다이의 Z-높이보다 약간 높아서 몰드 화합물이 완전하게 하부 다이를 덮게 된다.
도 6의 예에서, 패키지의 하부 층의 몰딩된 구역은 통합된 열 분배기로서 사용될 수 있다. 양호한 열 전달 특성을 가진 특별한 절연 물질이 패키지 하부 층의 몰딩된 화합물로서 사용될 수 있다. 열 전도 프로세스를 통해 하부 층의 몰딩된 구역의 전체 표면적을 가로질러 열을 더 퍼지게 하기 위해, 부가적인 열 전도 층(616), 예를 들면, 구리 또는 알루미늄과 같은 금속이 패키지 어셈블리의 하부 층의 몰딩된 구역의 상부에 놓이거나, 도금되거나, 스퍼터링되거나, 또는 증착될 수 있다. 하부 다이로부터의 열은 하부 층 몰드 화합물로 전도되고 몰딩된 구역의 금속 층 표면의 전체 표면적을 가로질러 퍼지게 되어 자연적인 열 소산 프로세스를 통해 소산될 수 있다.
높은 열 전도성 몰딩 화합물(612)의 제 2 얇은 층이 하부 층의 몰딩된 구역(608)의 상부 위에 형성되어 금속 층(616)을 보호하고 게다가 전체 패키지 어셈블리를 위한 양호한 열 소산을 제공할 수 있다. 금속 층(616)은 다이들 사이에서, 이를 테면 도면의 좌측편의 다이(606, 610)와 도면의 우측편의 다이(607) 사이에서 열 분배기 층 및 접속 계면 또는 재분배 층을 포함한다.
일 실시예에서, 패키지 하부 층의 몰딩된 구역 상의 금속 층(616)은 하부 층의 몰드 화합물(608)을 통해 와이어본드 또는 레이저 드릴링된 비아(614)를 사용하여 전기적으로 패키지 기판 접지 평면(604)에 접속된다. 이러한 접속은 열 분배기 층(616)을 통해 패키지 내부에서 부가적인 열 소산 채널을 제공한다. 이 접속은 또한 (개선된 전기적 성능에 필요한) 부가적인 신호 귀환 경로를 제공하며 SiP 내부의 다른 통신 실리콘 디바이스로부터 전자기 간섭을 차폐해준다.
도 7은 상부 층의 몰딩된 구역이 투명하게 보이는 패키지의 평면도이다. 두 개의 실리콘 디바이스가 서로 가까이 있는 것으로 도시된다. 두 개의 실리콘 디바이스는 열 분배기 층(616)에 의해 에워싸여 있다. 몰드-관통 비아(614)는 전도성을 개선하기 위해 도금될 수 있다. 도시된 바와 같이 세 개보다 더 많은 비아가 존재할 수 있다. 비아는 또한 두 다이들 사이에 추가될 수 있다.
두 층 내 몰드 화합물(608, 612)은 높은 열 전달 특성을 가진 열 전도체이며 또한 전기적인 절연체일 수 있다. 이것은 디바이스(606, 610)를 몰드 화합물을 통해 냉각할 수 있다. 패키지는 금속(예를 들면, 구리) 층과 같은 부가적인 열적인 열 분배기 층(도시되지 않음)과 함께 완성될 수 있다. 금속은 몰드 위의 열 분배기로서 작용하는 몰드 화합물(612)의 상부에 놓일 수 있다. 금속 층은 전기적으로 패키지 기판의 접지 핀(ground pins)에 접속되어 부가적인 신호 귀환 경로 및 전자기 간섭 차폐 층을 제공한다.
추가된 열 분배기 층(616)은 멀티-칩 적층형 다이 패키지 어셈블리의 자연적인 열 소산 능력을 증가시킨다. 이것은 멀티-칩 적층형 다이 패키지 어셈블리가 착용 디바이스 용도의 더 높은 TDP 실리콘 모듈을 하우징할 수 있게 한다. 추가된 열 분배기 층은 또한 멀티-칩 적층형 다이 패키지 어셈블리의 잡음 차폐의 효율성을 증가시킨다. 패키지 기판(또는 PCB)의 접지 기준 평면 요건이 효과적으로 축소될 수 있다. 이렇게 하여 기판 두께 및 층의 개수가 줄어들게 되어 패키지의 전체 비용이 줄어든다.
도 8a 내지 도 8e는 도 8 및 도 9의 패키지의 간략화된 제조 프로세스 흐름의 측단면도이다. 도 8a에서, 다이(806, 808)가 패키지 기판(802)에 부착된다. 기판은 이미 형성되어 있으며 접지 평면(804) 및 다이 용도의 접속 패드를 포함한다. 다이는 의도된 응용 및 다이의 특성에 따라서 앞에서 설명된 기술 중 임의의 기술을 사용하여 부착될 수 있다. 다이(808) 중 두 개의 다이가 적층된다. 전체 시스템 디자인에 따라서, 더 많거나 더 적은 다이 적층이 사용될 수 있다.
도 8b에서, 하부 몰드 화합물 층(810)이 기판 및 다이의 위에 형성된다. 예시된 예에서 몰드 화합물은 기판의 대부분을 덮으며 다이의 아래쪽 레벨을 덮는다. 도 8c에서, 구리 층 또는 임의의 다른 적절한 열 전도 층(812)이 몰드 화합물(810) 위에 형성된다. 이것은 앞에서 기술된 통합된 열 분배기이다. 선택 사양으로, 열 분배기 층의 일부분은 라우팅 층 및 금속 패드 용도로 사용될 수 있다.
도 8d에서, 몰드-관통 비아가 열 분배기 층 및 몰드를 통해 형성된다. 비아는 기판(802)의 접지 평면(804) 아래에 이르기까지 모든 방향으로 연장한다. 그리고 나서 비아는 비아가 전기적으로 전도성이 되도록 하고 그리고 열 분배기 층을 접지 평면에 접속하도록 충진되거나 도금된다. 도 8e에서, 몰드 화합물(816)의 제 2 층이 다이 및 열 분배기 층 위에 추가된다. 이 층은 전체 기판을 덮으며 구조체의 나머지 모두의 위에서 보호 층으로서 작용할 수 있다.
도 8e의 구조체가 취득된 후, 전체 Sip는 희망하는 폼 팩터에 맞는 임의의 적합한 구성으로 형성될 수 있다. Sip는 도 2i에서처럼 원하는 대로 감기거나, 구부러지거나, 휘거나, 또는 접힐 수 있다.
본 개시에서 기술되는 RDL 층은 칩에 가장 가까운 제 1 유전체 층, 금속 경로를 가진 전도체 층, 및 솔더 정지 층을 가질 수 있다. 칩은 제 1 유전체 층을 통해 비아에 의해 금속 경로에 접속된다. 금속 경로는 구리, 알루미늄, 티타늄, 텅스텐, 니켈, 팔라듐, 금, 또는 구리, 알루미늄, 티타늄, 텅스텐, 니켈, 팔라듐, 및 금 중 한가지 이상을 포함하는 금속 합금을 포함하는 각종의 상이한 금속 중 임의의 금속으로 형성될 수 있다. RDL은 패키지 기판, BBUL(Bumpless Build-Up Layer), 또는 다이 위에 형성되는 유전체 및 전도성 층의 교번 패턴의 형태일 수 있다. 특정한 선택 또는 RDL은 각종의 상이한 패키지 유형 중 임의의 유형에 어울리게 적응될 수 있다.
본 출원에서 기술된 몰드 또는 몰딩 화합물은 패키지의 특성 및 패키지의 사용 목적에 따라 각종의 상이한 물질 중 어떤 물질로도 형성될 수 있다. 적합한 몰드 화합물은 열경화성 중합체와 같은 플라스틱 물질 또는 열경화성 몰드 화합물과 같은 에폭시 수지 또는 충진된 에폭시 수지를 포함할 수 있거나 이것으로 이루어질 수 있다. 대안으로, 언더필(underfill) 또는 다른 물질이 다이를 보호하기 위해 사용될 수 있다.
본 출원에서 열 소산, 부가적인 라우팅 경로, 및 잡음 차폐 용도의 금속 층은 구리, 알루미늄, 금, 또는 비금속을 포함하는 임의의 다른 전기적 전도성 물질일 수 있다. 금속 층은 스퍼터링에 의해, 증착에 의해, 또는 각종의 다른 방식으로 도포될 수 있다. 금속 층은 RDL의 접지 층과 물리적으로 접촉하고 전기적으로 접속할 수 있다.
본 출원에서 기술된 패키지는 추가로 부가적인 피복 또는 덮개로 마무리될 수 있다. 패키지는 패키지의 특정 형태에 따라서 다른 몰드 화합물의 층으로 덮일 수 있거나 아니면 몰딩된 중합체 덮개 또는 두 가지 다로 덮일 수 있다. 또한, 추가 다이, RDL, 패시브 컴포넌트, 또는 다른 요소가 패키지에 추가되어 패키지 또는 다른 형태의 멀티-칩 패키지에서 시스템을 형성할 수 있다. 금속 층은 보호를 위한 중합체 또는 유전체 수지로 덮일 수 있으며 비아는 패키지에 대해 보호 및 물리적인 안정성을 제공하기 위해 충진될 수 있다. 대안으로, 비아는 금속으로 코팅하는 대신 금속으로 충진될 수 있다.
도 9는 본 발명의 일 구현예에 따른 컴퓨팅 디바이스(100)를 예시한다. 컴퓨팅 디바이스(100)은 시스템 보드(2)를 하우징한다. 보드(2)는 이것으로 한정하지 않지만 프로세서(4) 및 적어도 하나의 통신 패키지(6)를 비롯하여, 복수의 컴포넌트를 포함할 수 있다. 통신 패키지는 하나 이상의 안테나(16)에 결합된다. 프로세서(4)는 물리적이면서 전기적으로 보드(2)에 결합된다. RF 또는 디지털 다이 중 적어도 한가지는 패키지 내 금속 선형 비아의 패턴 및 금속 층을 이용하여 차폐되고 패키지를 통해 보드(2)에 전기적으로 결합된다. 본 발명의 일부 구현예에서, 컴포넌트, 컨트롤러, 허브, 또는 인터페이스 중 임의의 한 가지 이상은 앞에서 설명한 것처럼 금속으로 피복된 몰드 관통 비아를 사용하여 다이 위에 형성된다.
그 응용 예에 따라서, 컴퓨팅 디바이스(100)는 물리적이고 전기적으로 보드(2)에 결합될 수 있거나 결합되지 않을 수 있는 다른 컴포넌트를 포함한다. 이러한 다른 컴포넌트는, 이것으로 한정되지 않지만, 휘발성 메모리(예를 들면, DRAM)(8), 비휘발성 메모리(예를 들면, ROM)(9), 플래시 메모리(도시되지 않음), 그래픽 프로세서(12), 디지털 신호 프로세서(도시되지 않음), 크립토 프로세서(도시되지 않음), 칩셋(14), 안테나(16), 터치스크린 디스플레이와 같은 디스플레이(18), 터치스크린 컨트롤러(20), 배터리(22), 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(24), 글로벌 포지셔닝 시스템(global positioning system, GPS) 디바이스(26), 나침반(28), 가속도계(도시되지 않음), 자이로스코프(도시되지 않음), 스피커(30), 카메라(32), 및 (하드 디스크 드라이브, 컴팩트 디스크(compact disk, CD)(도시되지 않음), 및 디지털 다기능 디스크(digital versatile disk, DVD) 등과 같은) 대용량 저장 디바이스(10)를 포함한다. 이러한 컴포넌트는 시스템 보드(2)에 접속되거나, 시스템 보드에 실장되거나, 또는 다른 컴포넌트 중 임의의 컴포넌트와 조합될 수 있다.
통신 패키지(6)는 컴퓨팅 디바이스(100)로 및 컴퓨팅 디바이스(100)로부터 데이터를 전달하기 위한 무선 및/또는 유선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어는 데이터를 변조된 전자기 방사를 사용하여 비-고형 매체를 통해 전달할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 기술하는데 사용될 수 있다. 이 용어는 비록 일부 실시예에서 그렇지 않을 수 있을지라도 연관된 디바이스가 임의의 와이어를 포함하고 있지 않다고 의미하지 않는다. 통신 패키지(6)는 이것으로 한정되지 않지만, Wi-Fi (IEEE 802.11 패밀리), WiMAX (IEEE 802.16 패밀리), IEEE 802.20, 롱텀 에볼루션(long term evolution, LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 이더넷 파생물은 물론이고 3G, 4G, 5G 및 그 이외의 것으로서 디자인되는 임의의 다른 무선 및 유선 프로토콜을 비롯한, 복수의 무선 또는 유선 표준이나 프로토콜 중 임의의 것을 실시할 수 있다. 컴퓨팅 디바이스(100)는 복수의 통신 패키지(6)를 포함할 수 있다. 예를 들면, 제 1 통신 패키지(6)는 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있으며 제 2 통신 패키지(6)는 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, 및 Ev-DO 등과 같은 장거리 무선 통신에 전용될 수 있다.
전체 시스템(100) 또는 시스템의 임의의 부분은 휘거나, 구부러지거나, 또는 감을 수 있는 패키지로서 구성될 수 있다. 시스템의 한 부분은 강성 보드 상에서 제공될 수 있는 반면, 시스템의 다른 부분은 연성 보드 또는 형상화된 보드 상에 제공될 수 있다.
다양한 구현예에서, 컴퓨팅 디바이스(100)는 랩톱, 넷북, 노트북, 울트라북, 스마트 폰, 태블릿, 개인 휴대 정보 단말(personal digital assistant, PDA), 울트라 모바일 PC, 모바일 폰, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 다른 구현예에서, 컴퓨팅 디바이스(100)는 데이터를 처리하는 펜, 지갑, 시계, 또는 가전기기와 같은 임의의 다른 전자 디바이스일 수 있다.
실시예는 마더보드, 주문형 집적 회로(application specific integrated circuit, ASIC), 및/또는 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA)를 사용하여 상호접속되는 하나 이상의 메모리 칩, 컨트롤러, CPU(중앙 처리 유닛), 마이크로칩, 또는 집적 회로로서 구현될 수 있다.
"일 실시예", "실시예", "예시적인 실시예", "다양한 실시예" 등이라고 언급하는 것은 그렇게 기술된 본 발명의 실시예(들)가 특정한 특징, 구조, 또는 특성을 포함할 수 있으나, 모든 실시예가 반드시 그 특정한 특징, 구조, 또는 특성을 포함하는 것이 아님을 나타낸다. 또한, 일부 실시예는 다른 실시예에 대하여 기술되는 특징 중 일부, 모두를 가질 수 있거나, 또는 전혀 갖지 않을 수 있다.
다음의 설명 및 청구범위에서, 용어 "결합된"과 함께 그의 파생어가 사용될 수 있다. "결합된"은 둘 이상의 요소가 서로 협동하거나 상호작용하되, 요소들이 그들 사이에서 물리적이거나 전기적인 중간의 컴포넌트를 갖거나 갖지 않을 수 있다는 것을 나타내는데 사용된다.
청구범위에서 사용되는 바와 같이, 달리 명시되지 않는 한, 공통적인 요소를 기술하는 서수 형용사 "제 1", "제 2", "제 3" 등은 유사한 요소의 여러 인스턴스가 지칭되는 것이며 그렇게 기술되는 요소가 주어진 순서대로, 시간적으로, 공간적으로, 순위대로, 또는 임의의 다른 방식으로 되어 있어야 한다고 의미하려 의도하지 않는다.
도면 및 전술한 설명은 실시예의 예를 제시한다. 본 기술에서 통상의 지식을 가진 자라면 기술된 실시예의 한 가지 이상은 단일의 기능 요소로 결합될 수 있다는 것을 인식할 것이다. 대안으로, 어떤 요소는 여러 기능적인 요소로 나누어질 수 있다. 하나의 실시예의 요소는 다른 실시예에 추가될 수 있다. 예를 들면, 본 출원에서 기술되는 프로세서의 순서는 변경될 수 있으며 본 출원에서 기술되는 방식으로 한정되지 않는다. 더욱이, 임의의 흐름도의 행위는 도시된 순서대로 구현될 필요가 없으며 그 행위 모두 반드시 수행될 필요가 있는 것도 아니다. 또한, 다른 행위에 종속하지 않는 그러한 행위는 다른 행위와 병행하여 수행될 수 있다. 실시예의 범위는 결코 그러한 특정 예로 한정되지 않는다. 명세서에서 명시적으로 제시되건 되지 않건, 물질의 구조, 치수, 및 용도에서 다르다는 것과 같은 수많은 변형이 가능하다. 실시예의 범위는 적어도 다음의 청구범위에 의해 주어지는 만큼 넓다.
다음의 예는 또 다른 실시예에 관련된다. 여러 실시예의 다양한 특징은 각종의 상이한 응용 예에 어울리게 포함되는 일부의 특징 및 배제되는 다른 특징과 다양하게 조합될 수 있다. 일부 실시예는 방법에 관련되며, 이 방법은 플렉시블 기판 내 복수의 실리콘 다이를 매립하는 단계와, 매립된 다이 위에 플렉시블 인터포저 층을 형성하는 단계와, 플렉시블 인터포저 층 반대쪽 기판 위에 박막의 열 분배 층을 형성하는 단계와, 다이 및 인터포저를 가진 기판을 형상화하는 단계와, 형상화된 기판을 경화하는 단계를 포함한다.
다른 실시예에서, 플렉시블 인터포저는 플렉시블 기판에 전기적 경로를 제공하는 매립된 재분배 금속 층을 포함한다. 플렉시블 인터포저는 금속 층을 담고 있는 탄성중합체를 포함한다. 플렉시블 인터포저를 형성하는 단계는 복수의 교번하는 금속 층 및 유전체 층을 형성하는 단계를 포함한다. 박막의 열 분배 층은 구리-기반 합성물을 포함한다.
다른 실시예는 복수의 실리콘 다이를 플렉시블 인터포저에 접합하는 단계를 포함한다.
다른 실시에서, 접합은 표면-활성 접합 또는 열 압착 접합을 포함한다. 형상화는 감는 것을 포함한다.
일부 실시예는 패키지에 관련되며, 패키지는 플렉시블 기판에 매립된 복수의 실리콘 다이와, 매립된 다이 위의 플렉시블 인터포저 층과, 플렉시블 인터포저 층 맞은 편의 기판 위의 박막의 열 분배 층을 포함하며, 플렉시블 기판은 플렉시블 기판은 그의 형상을 유지하도록 다이 및 인터포저를 가진 채로 커브드 형상으로 형상화되고 경화된다.
다른 실시예에서, 복수의 실리콘 다이 중 적어도 하나의 다이는 다른 다이 위에 적층된다.
다른 실시예는 적층된 다이를 다른 다이에 접속하는 실리콘 관통 비아(a through-silicon via)를 포함한다.
다른 실시예에서, 플렉시블 인터포저는 플렉시블 기판에 전기적 경로를 제공하는 매립된 재분배 금속 층을 포함한다. 플렉시블 인터포저는 금속 층을 담고 있는 탄성중합체를 포함한다. 플렉시블 인터포저는 복수의 교번하는 금속 층 및 유전체 층을 포함한다. 박막의 열 분배 층은 구리-기반 합성물을 포함한다. 복수의 실리콘 다이는 전기적으로 플렉시블 인터포저에 결합되고 접합된다. 접합은 표면-활성 접합 또는 열 압착 접합을 포함한다.
다른 실시예는 제 2 플렉시블 기판에 매립된 제 2 복수의 실리콘 다이를 포함하며, 제 2 기판은 제 1 기판 맞은 편의 플렉시블 인터포저와 전기적 접촉을 이룬다. 다른 실시예는 플렉시블 인터포저 맞은 편에서 제 2 기판 위의 박막의 열 분배 층을 포함한다.
일부 실시예는 전자 컴퓨팅 시스템에 관련되며, 전자 컴퓨팅 시스템은 전원 장치와, 디스플레이와, 반도체 컴퓨팅 디바이스를 포함하며, 반도체 컴퓨팅 디바이스는 플렉시블 기판에 매립된 복수의 실리콘 다이와, 매립된 다이 위의 플렉시블 인터포저 층과, 플렉시블 인터포저 층 맞은 편의 기판 위의 박막의 열 분배 층을 가지며, 플렉시블 기판은 플렉시블 기판이 그의 형상을 유지하도록 다이 및 인터포저를 가진 채로 커브드 형상으로 형상화되고 경화된다.
일부 실시예는 방법에 관련되며, 방법은 복수의 다이를 기판에 부착하는 단계와, 부착된 다이를 오버몰딩하는 단계와, 몰드 화합물 상에 금속 패드 및 라우팅을 형성하는 단계와, 복수의 다이 중 적어도 하나의 다이를 형성된 금속 패드 및 라우팅에 접속하는 단계를 포함한다.
다른 실시예에서 금속 패드 및 라우팅을 형성하는 단계는 포토리소그래피를 사용하는 단계를 포함한다.
다른 실시예에서, 금속 패드 및 라우팅을 형성하는 단계는 패터닝된 보호 층 위에 금속을 도포하는 단계와 금속 층을 백그라인딩하는 단계를 포함한다. 접속하는 단계는 각각의 다이 상의 패드와 몰드 화합물 상의 형성된 금속 패드 사이를 와이어본드를 사용하여 접속하는 단계를 포함한다. 접속하는 단계는 각각의 적어도 하나의 다이 내 실리콘 관통 비아(a through-silicon via)를 형성된 금속 패드에 접속하는 단계를 포함한다. 몰드 화합물 상에서 형성된 금속 패드 위에 추가 다이를 부착하는 단계를 더 포함한다.
일부 실시예는 패키지에 관련되며, 패키지는 제 1 다이와, 제 1 다이 위의 제 1 몰드 화합물 층과, 제 1 몰드 화합물 층 위의 배선 층과, 배선 층 위에서 배선 층에 전기적으로 결합되는 제 2 다이와, 제 2 다이 위의 제 2 몰드 화합물 층을 포함한다.
다른 실시예에서, 제 1 다이는 전기적으로 배선 층에 결합된다. 제 1 다이는 제 1 다이의 상부 표면으로부터 제 1 다이 내부의 회로까지 연장하는 제 1 다이 내의 실리콘 관통 비아를 통해 전기적으로 배선 층에 결합된다. 제 2 다이는 제 2 다이의 하부 상에서 형성된 배선 패드를 통해 전기적으로 배선 층에 결합된다.
다른 실시예는 제 1 다이 아래의 플렉시블 기판을 포함한다.
다른 실시예에서, 플렉시블 기판은 열적으로 전도성이고 열적으로 제 1 다이에 결합된다.
다른 실시예에서, 배선 층을 플렉시블 기판에 결합하는 몰드 관통 비아(a through-mold via)를 포함한다.
다른 실시예에서, 플렉시블 기판은 재분배 층을 포함하며 전기적으로 제 1 다이에 결합된다. 재분배 층은 와이어본드에 의해 제 1 다이에 결합된다. 제 2 다이는 제 1 다이 위에 있지 않으며 제 2 다이는 제 1 다이로부터 측방향으로 변위된다.
다른 실시예는 제 2 다이를 외부 디바이스에 접속하기 위해 제 1 몰드 화합물 위에서 배선 층에 결합된 전기적 콘택 영역을 포함한다.
다른 실시예는 제 1 몰드 화합물 층 위의 플렉시블 인터포저를 포함하며 배선 층은 플렉시블 인터포저 위에 형성된다.
다른 실시예는 배선 층 위의 제 3 다이를 포함하며 제 2 다이 및 제 3 다이는 배선 층에 의해 결합된다.
다른 실시예에서, 배선 층은 전기적으로 제 2 다이에 접속하는 금속 패드를 포함한다.
일부 실시예는 전자 컴퓨팅 시스템에 관련되며, 전자 컴퓨팅 시스템은 전원 장치와, 디스플레이와, 반도체 컴퓨팅 디바이스 패키지를 포함하고, 반도체 컴퓨팅 디바이스 패키지는 제 1 다이와, 제 1 다이 위의 제 1 몰드 화합물 층과, 제 1 몰드 화합물 층 위의 배선 층과, 배선 층 위에서 배선 층에 전기적으로 결합되는 제 2 다이와, 제 2 다이 위의 제 2 몰드 화합물 층을 갖는다.
일부 실시예는 방법에 관련되며, 방법은 복수의 다이를 기판에 부착하는 단계와, 부착된 다이 및 기판을 열적 전도성의 몰드 화합물로 오버몰딩하는 단계와, 열적 전도성 층을 몰드 화합물 위에서 열 분배기로서 증착하는 단계를 포함한다.
다른 실시예에서, 몰드 화합물은 다이로부터의 열을 열 분배기로 전도하기 위해 열적 전도성의 물질로 충진된다. 열 분배기는 구리 또는 알루미늄과 같은 열적 전도성의 물질로 형성된다.
일부 실시예는 열 분배기를 기판에 접속하기 위해 증착하기 전에 몰드 화합물을 통해 열적 전도성의 비아를 형성하는 단계를 포함한다.
다른 실시예에서, 기판은 접지 평면을 포함하고 비아는 기판의 접지 평면에 결합된다.
일부 실시예는 패키지에 관련되며, 패키지는 기판과, 기판 상에서 기판에 접속되는 다이와, 다이 및 기판 위의 열적 전도성의 몰드 화합물과, 몰드 화합물 위의 열 분배기를 포함한다.
다른 실시예에서, 몰드 화합물은 열적 전도성의 물질로 충진된다. 열 분배기는 구리 또는 알루미늄과 같은 열적 전도성의 물질로 형성된다.
다른 실시예는 열 분배기를 기판에 접속하기 위해 몰드를 통한 열적 전도성의 비아를 포함한다.
다른 실시예에서, 기판은 접지 평면을 포함하고 열 분배기는 기판의 접지 평면에 결합된다.
다른 실시예는 열 분배기에 열적으로 결합되는 복수의 열 핀(heat fin)을 포함한다.
다른 실시예에서, 몰드 화합물은 패키지를 구부러지게 하는 복수의 커프를 포함한다.
일부 실시예는 전자 컴퓨팅 시스템에 관련되며, 전자 컴퓨팅 시스템은 전원 장치와, 디스플레이와, 반도체 컴퓨팅 디바이스 패키지를 포함하고, 반도체 컴퓨팅 디바이스 패키지는 기판과, 기판 상에서 기판에 접속되는 다이와, 다이 및 기판 위의 열적 전도성의 몰드 화합물과, 몰드 화합물 위의 열 분배기를 갖는다.

Claims (20)

  1. 플렉시블 기판에 매립된 복수의 실리콘 다이와,
    상기 매립된 복수의 실리콘 다이 위의 플렉시블 인터포저 층과,
    상기 플렉시블 인터포저 층 맞은편의 상기 플렉시블 기판 위의 박막의 열 분배 층과,
    제 2 플렉시블 기판에 매립된 제 2의 복수의 실리콘 다이를 포함하며,
    상기 플렉시블 기판은 상기 플렉시블 기판이 그의 형상을 유지하도록 상기 다이 및 상기 플렉시블 인터포저 층을 가진 채로 커브드 형상(curved shape)으로 형상화되고 경화되며,
    상기 제 2 플렉시블 기판은 상기 플렉시블 기판 맞은편의 상기 플렉시블 인터포저 층과 전기적으로 접촉하는
    패키지.
  2. 제 1 항에 있어서,
    상기 복수의 실리콘 다이의 적어도 하나의 다이는 다른 다이 위에 적층되는
    패키지.
  3. 제 2 항에 있어서,
    상기 적층된 다이를 다른 다이에 연결하는 관통-실리콘 비아를 더 포함하는
    패키지.
  4. 제 1 항에 있어서,
    상기 플렉시블 인터포저 층은 상기 플렉시블 기판으로의 전기적 경로를 제공하는 매립된 재분배 금속 층을 포함하는
    패키지.
  5. 제 4 항에 있어서,
    상기 플렉시블 인터포저 층은 상기 매립된 재분배 금속 층을 담고 있는 탄성중합체를 포함하는
    패키지.
  6. 제 1 항에 있어서,
    상기 플렉시블 인터포저 층은 복수의 교번하는 금속 층 및 유전체 층을 포함하는
    패키지.
  7. 제 1 항에 있어서,
    상기 박막의 열 분배 층은 구리-기반 합성물을 포함하는
    패키지.
  8. 제 1 항에 있어서,
    상기 복수의 실리콘 다이는 상기 플렉시블 인터포저 층에 전기적으로 결합되고 접합된
    패키지.
  9. 제 8 항에 있어서,
    상기 복수의 실리콘 다이는 표면 활성 접합 또는 열 압착 접합에 의해서 상기 플렉시블 인터포저 층에 전기적으로 결합되고 접합되는
    패키지.
  10. 제 1 항에 있어서,
    상기 플렉시블 인터포저 층 맞은편의 상기 제2 플렉시블 기판 위의 제 2 박막의 열 분배 층을 더 포함하는
    패키지.
  11. 전자 컴퓨팅 시스템으로서,
    전원 장치와,
    디스플레이와,
    반도체 컴퓨팅 디바이스 패키지를 포함하되,
    상기 반도체 컴퓨팅 디바이스 패키지는 플렉시블 기판에 매립된 복수의 실리콘 다이와, 상기 매립된 복수의 실리콘 다이 위의 플렉시블 인터포저 층과, 상기 플렉시블 인터포저 층 맞은편의 상기 플렉시블 기판 위의 박막의 열 분배 층과, 제 2 플렉시블 기판에 매립된 제 2의 복수의 실리콘 다이를 포함하며,
    상기 플렉시블 기판은 상기 플렉시블 기판이 그의 형상을 유지하도록 상기 다이 및 상기 플렉시블 인터포저 층을 가진 채로 커브드 형상(curved shape)으로 형상화되고 경화되며,
    상기 제 2 플렉시블 기판은 상기 플렉시블 기판 맞은편의 상기 플렉시블 인터포저 층과 전기적으로 접촉하는
    전자 컴퓨팅 시스템.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020187000945A 2014-09-26 2014-09-26 플렉시블 패키징 아키텍처 KR102157942B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057648 WO2016048347A1 (en) 2014-09-26 2014-09-26 Flexible packaging architecture

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023069A Division KR20160047423A (ko) 2014-09-26 2014-09-26 플렉시블 패키징 아키텍처

Publications (2)

Publication Number Publication Date
KR20180008887A KR20180008887A (ko) 2018-01-24
KR102157942B1 true KR102157942B1 (ko) 2020-09-21

Family

ID=55581664

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187000945A KR102157942B1 (ko) 2014-09-26 2014-09-26 플렉시블 패키징 아키텍처
KR1020157023069A KR20160047423A (ko) 2014-09-26 2014-09-26 플렉시블 패키징 아키텍처

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157023069A KR20160047423A (ko) 2014-09-26 2014-09-26 플렉시블 패키징 아키텍처

Country Status (9)

Country Link
US (1) US10396038B2 (ko)
EP (1) EP3022765A4 (ko)
JP (1) JP6152486B2 (ko)
KR (2) KR102157942B1 (ko)
CN (1) CN105659375B (ko)
BR (1) BR112015020625A2 (ko)
RU (1) RU2623697C2 (ko)
TW (1) TWI634630B (ko)
WO (1) WO2016048347A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336570B2 (ja) 2021-10-27 2023-08-31 珠海越亜半導体股▲分▼有限公司 埋め込みパッケージ構造及びその作製方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10553515B2 (en) 2016-04-28 2020-02-04 Intel Corporation Integrated circuit structures with extended conductive pathways
US10256219B2 (en) 2016-09-08 2019-04-09 Intel Corporation Forming embedded circuit elements in semiconductor package assembles and structures formed thereby
US11469213B2 (en) * 2016-09-28 2022-10-11 Intel Corporation Systems, methods, and apparatuses for implementing reduced height semiconductor packages for mobile electronics
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
DE102017203381A1 (de) * 2017-03-02 2018-04-05 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung und entsprechendes Herstellungsverfahren
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10734318B2 (en) * 2017-11-14 2020-08-04 Intel Corporation Folded semiconductor package architectures and methods of assembling same
KR102460720B1 (ko) 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
KR102016449B1 (ko) * 2017-12-01 2019-09-02 한국생산기술연구원 복합구조의 플렉서블한 전자모듈 및 이의 제조방법
KR20200067607A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판
KR102653499B1 (ko) 2019-06-28 2024-03-29 삼성전자주식회사 반도체 패키지
CN111463189B (zh) * 2020-04-13 2022-03-18 清华大学 基于系统级封装的柔性装置及其制造方法
CN111463187B (zh) * 2020-04-13 2022-03-18 清华大学 基于系统级封装的柔性装置及其制造方法
DE102020206769B3 (de) 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US20220157680A1 (en) * 2020-11-19 2022-05-19 Apple Inc. Flexible Package Architecture Concept in Fanout
CN114614230A (zh) * 2020-12-09 2022-06-10 深南电路股份有限公司 耦合器及电子设备
CN113555326A (zh) * 2021-06-03 2021-10-26 珠海越亚半导体股份有限公司 可润湿侧面的封装结构与其制作方法及垂直封装模块

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359910B2 (ja) * 1998-01-22 2002-12-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マイクロシステム及びマイクロシステムを製造する方法
US20060108144A1 (en) * 2004-11-19 2006-05-25 Yoshinori Shizuno Circuit board with embedded component and method of manufacturing same
JP3802936B2 (ja) * 1993-02-08 2006-08-02 ロックヒード マーティン コーポレーション 集積回路モジュール
US7675164B2 (en) 2007-03-06 2010-03-09 International Business Machines Corporation Method and structure for connecting, stacking, and cooling chips on a flexible carrier
JP2012114334A (ja) 2010-11-26 2012-06-14 Nec Casio Mobile Communications Ltd キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法
US20120170231A1 (en) 2011-01-05 2012-07-05 Samsung Electronics Co., Ltd. Folded stacked package and method of manufacturing the same
JP2013136821A (ja) 2011-12-28 2013-07-11 Nitto Denko Corp 電子部品用樹脂シート、電子部品用樹脂シートの製造方法、及び、半導体装置の製造方法
US20130185935A1 (en) 2007-06-25 2013-07-25 Epic Technologies, Inc. Method of fabricating a base layer circuit structure
JP2014029958A (ja) 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2949283A (en) 1956-05-11 1960-08-16 Millard F Smith Apparatus for heat transfer
US3307783A (en) 1964-03-04 1967-03-07 John A Wiebelt Thermostatic surface
US3359145A (en) 1964-12-28 1967-12-19 Monsanto Res Corp Electrically conducting adhesive
US3762946A (en) 1971-10-21 1973-10-02 Minnesota Mining & Mfg Small particle loaded electrically conductive adhesive tape
US4170677A (en) 1977-11-16 1979-10-09 The United States Of America As Represented By The Secretary Of The Army Anisotropic resistance bonding technique
US4548862A (en) 1984-09-04 1985-10-22 Minnesota Mining And Manufacturing Company Flexible tape having bridges of electrically conductive particles extending across its pressure-sensitive adhesive layer
US4644101A (en) 1985-12-11 1987-02-17 At&T Bell Laboratories Pressure-responsive position sensor
US4737112A (en) 1986-09-05 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Anisotropically conductive composite medium
SU1489397A1 (ru) 1987-03-06 1995-04-20 Отделение Всесоюзного научно-исследовательского института электромеханики Магниточувствительный датчик для бесконтактного двигателя
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5126286A (en) 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
US5455445A (en) 1994-01-21 1995-10-03 Kulite Semiconductor Products, Inc. Multi-level semiconductor structures having environmentally isolated elements
MX9504078A (es) 1994-01-27 1997-06-28 Loctite Ireland Ltd Composiciones y metodos para proporcionar lineas conductoras anisotropica y enlaces entre dos conjuntos de conductores.
TW277152B (ko) 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
US5509815A (en) 1994-06-08 1996-04-23 At&T Corp. Solder medium for circuit interconnection
JP2692648B2 (ja) 1995-06-01 1997-12-17 日本電気株式会社 屋外機器用筐体
US5668409A (en) 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5661042A (en) 1995-08-28 1997-08-26 Motorola, Inc. Process for electrically connecting electrical devices using a conductive anisotropic material
WO1997012718A1 (en) 1995-10-06 1997-04-10 Brown University Research Foundation Soldering methods and compositions
US5786979A (en) 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US5916641A (en) 1996-08-01 1999-06-29 Loctite (Ireland) Limited Method of forming a monolayer of particles
US6016250A (en) 1998-01-30 2000-01-18 Credence Systems Corporation Self-balancing thermal control device for integrated circuits
US5975922A (en) 1998-03-09 1999-11-02 Lucent Technologies Inc. Device containing directionally conductive composite medium
US5973923A (en) 1998-05-28 1999-10-26 Jitaru; Ionel Packaging power converters
US6524115B1 (en) * 1999-08-20 2003-02-25 3M Innovative Properties Company Compliant interconnect assembly
US6264476B1 (en) 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
US6219243B1 (en) 1999-12-14 2001-04-17 Intel Corporation Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units
US6330157B1 (en) 1999-12-21 2001-12-11 International Business Machines Corporation Variable thermal exchanger and method thereof
JP4604307B2 (ja) 2000-01-27 2011-01-05 ソニー株式会社 撮像装置とその製造方法及びカメラシステム
US6325552B1 (en) 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6611050B1 (en) 2000-03-30 2003-08-26 International Business Machines Corporation Chip edge interconnect apparatus and method
US6346750B1 (en) 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components
US7033184B2 (en) 2001-06-14 2006-04-25 Paricon Technologies Corporation Electrical interconnect device incorporating anisotropically conductive elastomer and flexible circuit
US6628522B2 (en) 2001-08-29 2003-09-30 Intel Corporation Thermal performance enhancement of heat sinks using active surface features for boundary layer manipulations
US6574114B1 (en) 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US7049836B2 (en) 2002-08-09 2006-05-23 Jsr Corporation Anisotropic conductivity connector, conductive paste composition, probe member, and wafer inspection device, and wafer inspecting method
AU2003237768A1 (en) 2003-05-28 2005-01-21 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
DE20317436U1 (de) 2003-11-10 2004-01-22 Magcode Ag Elektrische Verbindungsvorrichtung
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7309838B2 (en) 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
CN1731915B (zh) 2004-08-04 2010-11-10 冲电气工业株式会社 多层电路板装置
JP2006108431A (ja) 2004-10-06 2006-04-20 Sharp Corp 半導体装置
US20060091538A1 (en) 2004-11-04 2006-05-04 Kabadi Ashok N Low profile and tight pad-pitch land-grid-array (LGA) socket
US7662708B2 (en) 2005-07-27 2010-02-16 Palo Alto Research Center Incorporated Self-assembled interconnection particles
US7525194B2 (en) 2005-07-27 2009-04-28 Palo Alto Research Center Incorporated System including self-assembled interconnections
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
US20070158807A1 (en) 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
FI119456B (fi) 2006-01-31 2008-11-14 Polar Electro Oy Liitinmekanismi
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
EP1936468A1 (en) 2006-12-22 2008-06-25 Siemens Aktiengesellschaft Bi-metallic elements for adjusting a cooling channel
KR20080069484A (ko) * 2007-01-23 2008-07-28 삼성전자주식회사 플렉시블 기판을 이용한 적층형 반도체 패키지
US8623265B2 (en) 2007-02-06 2014-01-07 World Properties, Inc. Conductive polymer foams, method of manufacture, and articles thereof
DE112008000327T5 (de) 2007-02-06 2009-12-31 World Properties, Inc., Lincolnwood Leitfähige Polymerschäume, Herstellungsverfahren und Anwendungen derselben
JP4363450B2 (ja) 2007-02-23 2009-11-11 日本電気株式会社 ディスクアレイ装置
JP4319229B2 (ja) * 2007-03-29 2009-08-26 シャープ株式会社 半導体装置
US7696013B2 (en) 2007-04-19 2010-04-13 Eastman Kodak Company Connecting microsized devices using ablative films
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
DE102007027901A1 (de) * 2007-06-18 2008-12-24 Robert Bosch Gmbh Leistungselektronikmodul
US20080315388A1 (en) 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
US20110024890A1 (en) 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
US7550901B2 (en) 2007-09-27 2009-06-23 Intel Corporation Piezoelectric fan, cooling device containing same, and method of cooling a microelectronic device using same
US20090321044A1 (en) 2008-06-30 2009-12-31 Alcatel-Lucent Technologies Inc. Active heat sink designs
KR101486984B1 (ko) 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
KR20100058909A (ko) 2008-11-25 2010-06-04 삼성전자주식회사 가변저항 메모리 소자의 형성방법
WO2010076187A2 (en) 2008-12-30 2010-07-08 Stmicroelectronics S.R.L. Integrated electronic device with transceiving antenna and magnetic interconnection
US7989942B2 (en) 2009-01-20 2011-08-02 Altera Corporation IC package with capacitors disposed on an interposal layer
TWI462676B (zh) 2009-02-13 2014-11-21 Senju Metal Industry Co The solder bumps for the circuit substrate are formed using the transfer sheet
US20100270668A1 (en) 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US8236610B2 (en) 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
CN101907266A (zh) * 2009-06-05 2010-12-08 旭丽电子(广州)有限公司 具有防水功能的可挠式光束导引模块
GB0915473D0 (en) 2009-09-07 2009-10-07 St Microelectronics Res & Dev Improvements in or relating to CMOS sensors
KR20110052880A (ko) 2009-11-13 2011-05-19 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2011064552A1 (en) 2009-11-30 2011-06-03 Isis Innovation Limited Conjugates for delivery of biologically active compounds
JP5381696B2 (ja) 2009-12-25 2014-01-08 ソニー株式会社 回路基板積層モジュールおよび電子機器
KR101131289B1 (ko) * 2010-03-08 2012-03-30 삼성전기주식회사 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
US20110278351A1 (en) 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20130100392A1 (en) 2010-06-29 2013-04-25 Sharp Kabushiki Kaisha Flexible display device and method for manufacturing flexible display device
KR101191976B1 (ko) * 2010-10-26 2012-10-17 한국생산기술연구원 플렉서블 임베디드 제조를 위한 연속식 칩 본딩용 가변직경 롤을 이용하는 연속적 칩 본딩 장치
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
JP2012256737A (ja) 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
KR102031731B1 (ko) * 2012-12-18 2019-10-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
KR20140130922A (ko) 2013-05-02 2014-11-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN106030781B (zh) 2013-12-19 2019-06-14 英特尔公司 柔软包裹的集成电路管芯

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802936B2 (ja) * 1993-02-08 2006-08-02 ロックヒード マーティン コーポレーション 集積回路モジュール
JP3359910B2 (ja) * 1998-01-22 2002-12-24 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン マイクロシステム及びマイクロシステムを製造する方法
US20060108144A1 (en) * 2004-11-19 2006-05-25 Yoshinori Shizuno Circuit board with embedded component and method of manufacturing same
US7675164B2 (en) 2007-03-06 2010-03-09 International Business Machines Corporation Method and structure for connecting, stacking, and cooling chips on a flexible carrier
US20130185935A1 (en) 2007-06-25 2013-07-25 Epic Technologies, Inc. Method of fabricating a base layer circuit structure
JP2012114334A (ja) 2010-11-26 2012-06-14 Nec Casio Mobile Communications Ltd キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法
US20120170231A1 (en) 2011-01-05 2012-07-05 Samsung Electronics Co., Ltd. Folded stacked package and method of manufacturing the same
JP2013136821A (ja) 2011-12-28 2013-07-11 Nitto Denko Corp 電子部品用樹脂シート、電子部品用樹脂シートの製造方法、及び、半導体装置の製造方法
JP2014029958A (ja) 2012-07-31 2014-02-13 Ajinomoto Co Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7336570B2 (ja) 2021-10-27 2023-08-31 珠海越亜半導体股▲分▼有限公司 埋め込みパッケージ構造及びその作製方法

Also Published As

Publication number Publication date
JP2016539512A (ja) 2016-12-15
TWI634630B (zh) 2018-09-01
WO2016048347A1 (en) 2016-03-31
CN105659375B (zh) 2021-08-24
JP6152486B2 (ja) 2017-06-21
US20170345763A1 (en) 2017-11-30
RU2623697C2 (ru) 2017-06-28
KR20160047423A (ko) 2016-05-02
BR112015020625A2 (pt) 2017-07-18
KR20180008887A (ko) 2018-01-24
RU2015136239A (ru) 2017-03-03
CN105659375A (zh) 2016-06-08
US10396038B2 (en) 2019-08-27
EP3022765A4 (en) 2017-04-26
TW201622081A (zh) 2016-06-16
EP3022765A1 (en) 2016-05-25

Similar Documents

Publication Publication Date Title
KR102157942B1 (ko) 플렉시블 패키징 아키텍처
CN107408547B (zh) 扇出型系统级封装件及其形成方法
TWI662669B (zh) 電子元件封裝
US10998272B2 (en) Organic interposers for integrated circuit packages
TWI636546B (zh) 電子元件封裝
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
KR20100108296A (ko) 패키지 적층의 집적 회로 패키징 시스템 및 그 제조 방법
JP6275670B2 (ja) 高密度チップ間接続
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US20200098669A1 (en) Thermal management solutions for substrates in integrated circuit packages
WO2019245684A1 (en) Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US11460499B2 (en) Dual sided thermal management solutions for integrated circuit packages
US11610856B2 (en) Connectivity between integrated circuit dice in a multi-chip package
TW202308068A (zh) 半導體封裝組件

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant