JP3802936B2 - 集積回路モジュール - Google Patents
集積回路モジュール Download PDFInfo
- Publication number
- JP3802936B2 JP3802936B2 JP01334294A JP1334294A JP3802936B2 JP 3802936 B2 JP3802936 B2 JP 3802936B2 JP 01334294 A JP01334294 A JP 01334294A JP 1334294 A JP1334294 A JP 1334294A JP 3802936 B2 JP3802936 B2 JP 3802936B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- circuit module
- molding material
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 88
- 239000012778 molding material Substances 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 40
- 239000012790 adhesive layer Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 23
- 239000004593 Epoxy Substances 0.000 claims description 22
- 239000004642 Polyimide Substances 0.000 claims description 13
- 229920001721 polyimide Polymers 0.000 claims description 13
- 229910003460 diamond Inorganic materials 0.000 claims description 9
- 239000010432 diamond Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- -1 polytetrafluoroethylene Polymers 0.000 claims description 8
- 229920001187 thermosetting polymer Polymers 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 6
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 6
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229920001169 thermoplastic Polymers 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000004033 plastic Substances 0.000 claims description 5
- 229920003023 plastic Polymers 0.000 claims description 5
- 239000004697 Polyetherimide Substances 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 claims description 4
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 229920001601 polyetherimide Polymers 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 239000000835 fiber Substances 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 229920002635 polyurethane Polymers 0.000 claims description 2
- 239000004814 polyurethane Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 34
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 229920000642 polymer Polymers 0.000 description 19
- 238000000576 coating method Methods 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 15
- 239000011247 coating layer Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 8
- 238000000227 grinding Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 239000004809 Teflon Substances 0.000 description 6
- 229920006362 Teflon® Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000004416 thermosoftening plastic Substances 0.000 description 5
- 229920004738 ULTEM® Polymers 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229940120693 copper naphthenate Drugs 0.000 description 3
- SEVNKWFHTNVOLD-UHFFFAOYSA-L copper;3-(4-ethylcyclohexyl)propanoate;3-(3-ethylcyclopentyl)propanoate Chemical compound [Cu+2].CCC1CCC(CCC([O-])=O)C1.CCC1CCC(CCC([O-])=O)CC1 SEVNKWFHTNVOLD-UHFFFAOYSA-L 0.000 description 3
- 229920001971 elastomer Polymers 0.000 description 3
- 239000000806 elastomer Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 235000015112 vegetable and seed oil Nutrition 0.000 description 3
- 239000008158 vegetable oil Substances 0.000 description 3
- 239000004821 Contact adhesive Substances 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- MFEWNFVBWPABCX-UHFFFAOYSA-N 1,1,2,2-tetraphenylethane-1,2-diol Chemical compound C=1C=CC=CC=1C(C(O)(C=1C=CC=CC=1)C=1C=CC=CC=1)(O)C1=CC=CC=C1 MFEWNFVBWPABCX-UHFFFAOYSA-N 0.000 description 1
- KUBDPQJOLOUJRM-UHFFFAOYSA-N 2-(chloromethyl)oxirane;4-[2-(4-hydroxyphenyl)propan-2-yl]phenol Chemical compound ClCC1CO1.C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 KUBDPQJOLOUJRM-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000282994 Cervidae Species 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910001200 Ferrotitanium Inorganic materials 0.000 description 1
- 241001441571 Hiodontidae Species 0.000 description 1
- OWYWGLHRNBIFJP-UHFFFAOYSA-N Ipazine Chemical compound CCN(CC)C1=NC(Cl)=NC(NC(C)C)=N1 OWYWGLHRNBIFJP-UHFFFAOYSA-N 0.000 description 1
- 241000233805 Phoenix Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 235000014113 dietary fatty acids Nutrition 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 229930195729 fatty acid Natural products 0.000 description 1
- 239000000194 fatty acid Substances 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- ITMCEJHCFYSIIV-UHFFFAOYSA-N triflic acid Chemical class OS(=O)(=O)C(F)(F)F ITMCEJHCFYSIIV-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/2402—Laminated, e.g. MCM-L type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【関連出願との関係】
本出願は、1993年2月8日に出願され、本出願人に譲渡された係属中の米国特許出願番号第08/014481号の部分係属出願に関連する。この部分係属出願は、1992年10月16日に発明者ウォジュナロースキイによって出願され、本出願人に譲渡された係属中の米国特許出願番号第07/962379号、発明の名称「軽量パッケージ電子システムに対する集積回路チップを薄くすること及びそれから作成されたシステム」、並びにこの出願と同日にフィリオン等によって出願され、本出願人に譲渡された係属中の米国特許出願(出願人控え番号RD−22901号)、発明の名称「多重チップ・モジュールに対する一体の電力及びグラウンド(大地)構造」と関連する。
【0002】
【発明の背景】
【0003】
【産業上の利用分野】
本発明は、全般的には多重チップ・モジュール及びその他の集積回路モジュールに対する基板の製造に関し、特に、接点パッドを含んでいるチップの面を除いて、半導体チップの周りに材料を成形することにより、集積回路モジュールに対する基板の製造に関する。
【0004】
【従来の技術】
従来の高密度相互接続(HDI)方法は、チップの上面が基板の面と本質的に同一平面になるようにチップを配置するために、基板の基部に形成された空所を用いる場合が多い。基板は一般的に、セラミック又は複合体構造である。基板内に空所を作成する従来のHDI方法は、計算機制御のダイアモンド工具ビットを用いて、この空所材料を機械的に加工し又は旋削することである。この時間のかかる方法では、必ずしも所望のチップの空所の深さが得られず、基板を使いものにならなくするようなひび割れを生ずることがある。
【0005】
従来のHDI方法では、機械的、熱的及び電気的な取り付けのために、チップはダイ取り付け接着剤の多数の滴(ドロップ)の上に載せて空所内に配置されている。この方法で配置されたチップは、チップとダイ取り付け接着剤との界面における表面張力が一様でないため、更に処理している間に変位する場合が多い。この変位により、チップの位置の精度が低下し、チップの整合外れに各々の電気接続部を適合させるためには更に処理工程が必要である。
【0006】
1992年2月25日に付与された米国特許番号第5091769号には、集積回路チップを、裏側を下にして基板上に配置し、チップの面及び側面をカプセル封じし、試験及びバーンイン手順のために、カプセル封じ剤を介して接点パッドに至るバイア及び相互接続部を作成し、試験した後にカプセル封じ剤を除去することにより、集積回路パッケージを形成することが記載されている。1つの多重チップ・モジュール(MCM)内に厚さの異なるチップを用いるとき、それらのパッドは共通の平面内に位置していないので、この方法ではいくつかのチップを薄くしたり、又はバイアの深さをいろいろ変えることを必要とする。更に、この方法は、面を平面状にするための機械的な研削工程、及び試験した後に取り除かれるカプセル封じ材料を用いることを必要とする。
【0007】
【発明の要約】
従って、本発明の目的は、チップ井戸(ウェル)を旋削したり又はチップを薄くしたりせずに、厚さの異なる複数のチップの接点パッドを平面状の面上に位置決めする方法を提供することである。
本発明の他の目的は、熱冷却通路を改善してチップを基板内に精密に位置決めすると共に外部回路に対するチップの電気接続を施すための、実施し易く、歩留りの高い、信頼性の高い方法を提供することである。
【0008】
本発明の更に他の目的は、チップの接点パッドの位置が精密に整合するように、チップを配置して整合させる方法を提供することである。
簡単に言うと、本発明の好ましい実施例によれば、基部の上に集積回路モジュールの基板を作成する方法が、基部の上に絶縁基部シートを適用することを含んでいる。接点パッドを有している少なくとも1つのチップを、面を下にして、接着剤を含んでいる基部シート上に配置する。所望の周縁に沿って型が位置決めされて、少なくとも1つのチップを取り囲んでいる。基板成形材料を添加し、その後、この型内で硬化させる。
【0009】
本発明の他の好ましい実施例によれば、接点パッドを有しているチップを基部シート上に配設し、接点パッドを基部シートと接触させる。基部シートは、任意の便利な構造材料で構成されている基部上に配設されている重合体被膜(フィルム)層上に接着剤層を設けて構成されている。型が接着剤層上に配設されており、チップを取り囲んでいる。重合体成形材料を型に添加し、接着剤層と接触している接点パッドを含んでいる面を除いて、チップのすべての面をカプセル封じし、硬化させる。成形材料が硬化し且つ接着剤層が硬化した後に、型及び支持している基部を取り外す。そのとき、基部シートは、この後で形成される高密度相互接続(HDI)構造に対する誘電体層として作用する。チップ上の所定の接点パッドと整合させて、基部シートに複数のバイアを設ける。基部シートに重なっている電気導体パターンを介して、接点パッドに対する電気接続を施す。基部シート及び電気導体パターンが相互接続層を形成しており、その相互接続層の上に、この後で1つ又は更に多くの追加の相互接続層を適用することができる。
【0010】
本発明の他の好ましい実施例では、成形材料を硬化させた後に、接着剤層及び重合体被膜層で構成されている上に述べた基部シートを取り外す。チップ及び成形材料の上面を綺麗にした後に、接着剤を用いて重合体被膜をその面に結合し、誘電体層を形成する。
本発明の更に他の好ましい実施例では、基部シートは接着剤層のみを備えており、この接着剤層は、基部構造に直接的に適用される。成形材料が硬化した後に、支持している基部構造を接着剤層から分離する。その後、接着剤層を硬化させて誘電体層を形成することにより、被膜層を成形された基板に結合する。
【0011】
本発明の更に他の好ましい実施例では、成形材料を添加する前に、チップの裏側に内側誘電体層を重ね、空隙を設けると共に修理をやり易くする。
本発明の他の好ましい実施例によれば、集積回路モジュールの基板を作成する方法が、接点パッドを有している複数のチップを、面を下にして真空板上に配置し、この真空板に連続的な真空をかけることを含んでいる。型をチップの周りに位置決めし、この型内に基板成形材料を添加する。基板成形材料を硬化させ、真空板から分離する。チップ及び基板成形材料の上に誘電体層を適用する。いくつかのバイアが所定の接点パッドと整合した状態で、誘電体層に複数のバイアを形成する。誘電体層に設けられた複数のバイアのうちの選択されたバイアを介して電気導体パターンを適用する。
【0012】
本発明の更に他の実施例によれば、機械的な研削機械を用いて、プラスチックで成形された基板を薄くし、こうして重量が一層少なく、容積が一層小さいモジュールにする。複数のこのような薄くした基板を積重ねの(スタック)アセンブリとして結合し、相互接続し得る。
本発明の新規と考えられる特徴は特許請求の範囲に記載してあるが、本発明自体の構成及び動作、並びにその他の目的及び効果は、以下図面について説明するところから更によく理解されよう。図面全体にわたり、同様な部分には同じ参照番号を用いている。
【0013】
【実施例】
図1はチップの側面断面図であり、このチップは、キャパシタ20と半導体チップ14とによって表されている。半導体チップ14はその面を下にして、基部10によって支持されている基部シート12上に配置されている。基部シート12は、カプトン・ポリイミド(カプトンはE.I.デュ・ポン・ドゥ・ネムアース・アンド・カンパニイの商標である。)のような被膜(フィルム)層12bを、ウルテム・ポリエーテルイミド樹脂(ウルテムはゼネラル・エレクトリック・カンパニイの登録商標である。)のような接触接着剤層12a又は1992年4月28日にウォジュナロースキイ等に付与されて、本出願人に譲渡された米国特許番号第5108825号に記載されているようなエポキシ/ポリイミド共重合体混合物で被覆して構成することができる。1991年8月5日にアイケルバーガ等によって出願され、本出願人に譲渡された係属中の米国特許出願番号第07/745982号、発明の名称「高密度相互接続用熱可塑性ダイ取り付け材料及び溶媒ダイ取り付け処理」に記載されているような溶媒ダイ取り付け方式を用いることができる。「面を下にして」という用語は、接点パッド15が接着剤層12aと接触していることを意味する。基部10は、例えばプラスチック、セラミック又は金属のような任意の構造材料で構成することができる。
【0014】
チップは、集積回路(IC)のような半導体チップ、並びに例えばキャパシタ、抵抗、誘導子及び変換器のような個別装置を含めて、任意の電気回路部品で構成されていてもよい。チップ14又は20は、同じ厚さを有している必要はないが、任意の普通の方法で接着剤層12aと接触するように配置することができる。一実施例では、拾い上げて配置する(ピック・アンド・プレース)機械18(一部を図面に示してある)が用いられている。他の実施例では、ニットー・カンパニイによって製造される形式(「ニットー・テープ」の名前で知られている)及びセミコンダクタ・イクウィップメント・コーポレイションによって製造されている形式(「ブルー・メンブレーン」の名前で知られている)のウェーハ膜のようなワックス又は接触接着力の小さい被膜のような仮の面の上に、チップは精密に配置される。その後、チップは、仮の面にまだ取り付けられたままで、面を下にして基部シート12の上に配置される。チップが同じような厚さを有するとき、仮の面を用いることが最も効果的である。
【0015】
基部シート12は、接着剤層12aと重合体被膜層12bとから構成されているが、完全に硬化した重合体被膜に熱可塑性又は熱硬化性接着剤を適用して典型的に構成されているHDI構造に対する第1の誘電体層として用いることができる。この代わりに、基部シート12は、成形後に取り除かれる犠牲層であってもよいが、これは後で、図6及び図7について更に説明する。基部シートが第1の誘電体層として用いられる場合には、接着剤層及び重合体被膜層の両方が、350nm〜370nmの波長のレーザで削摩し得るものであることが好ましい。
【0016】
好ましい実施例では、随意選択のシート枠16を用いて、基部シート12を基部12の表面上に平坦に保つ。この枠は典型的には、モリブデン、チタン又はステレンス鋼で構成されているが、任意の適当な構造材料で構成してもよい。チップを取り付けた後、1992年9月29日にウォジュナロースキイ等に付与され、本出願人に譲渡された米国特許番号第5151776号に記載されているように、チップを導電材料で覆うために、パラジウム/塩化物シードめっき、スパッタリング及び蒸気沈積のような手順を用いることもできる。
【0017】
図2は図1の装置の側面断面図であって、チップの周りに型22を配置し、基板成形材料24で充填した状態を更に示している。型22は、例えばプラスチック又は金属を含んでいる任意の適当な構造材料で構成することができると共に、更に処理する間、成形された基板と一緒にしたままにしておいてもよいし、又は型を調整した後に取り除いてもよい。着脱自在の型は犠牲形のものであってもよいし、又は再利用できるものであってもよい。型が再利用できるものである場合には、型を成形材料で充填する前に、テフロンのポリテトラフルオロエチレン(テフロンはE.I.デュ・ポン・ドゥ・ネムアース・アンド・カンパニイの商標である。)、シリコン又は非粘着性植物油のような離型剤(図に示していない)を吹き付けることが有用である。
【0018】
考えられる基板成形材料は、これらに限られないが、ウルテム・ポリエーテルイミド樹脂、アクリレート、ポリウレタン、テフロン・ポリテトラフルオロエチレン、エポキシ、ベンゾシクロブテン(BCB)、ポリイミド又はその他の重合体のような、熱可塑性及び熱硬化性の重合体と、種々の重合体の混合物とを含んでいる脂肪族及び芳香族重合体を含んでいる。成形材料を選択するときに考慮すべき重要な1つの点は、その成形材料がこの後の処理工程及び最終的な用途の環境に耐えることができなければならないことである。
【0019】
成形材料は、粒子、繊維、スクリーン、マット又は板(プレート)の形状で充填材料を含んでいる場合が多い。充填材料の種類及び量は、モジュールの条件に合わせて、熱伝導度及び熱膨張係数のような成形材料の種々の性質に合わせて用いることができる。例えば、このような材料としては、硝子、SiC、Al2O3若しくはAlNの無機粒子、ダイアモンド若しくは黒鉛の粒子、又は銀若しくは銅の金属粒子が含まれ得る。硝子、SiC、AlN、ダイアモンド及び黒鉛は熱膨張係数が小さいが、重合体及び金属は熱膨張係数が一層大きい。伝熱性材料としては、SiC、AlN、銅、黒鉛及びダイアモンドがあるが、黒鉛及びダイアモンドが一層よい導体である。
【0020】
基板成形材料は、空所、応力、収縮又はその他の考えられる欠陥を最小限に抑えるために、温度、気圧、電圧及び圧力のような環境条件を最適にする形で、型内に注入又は噴射される。例えば、この過程は、真空中で行われるときに最もよく作用する。処理温度は300℃を超えないことが好ましい。
基部シート12の面積が型の面積よりも大きい場合には、基部シートをHDIオーバレイ構造(図4及び図5に示す)に用いる前に、基部シートのうち、着脱自在の部分300として示す一部を切り取ることができる。その代わりに、モジュールの製造が完了した後に、着脱自在の部分300を切り取ってもよい。
【0021】
図3は図2の装置の側面断面図であって、型22(図2に示す)が成形材料24から取り除かれ、基部シート12が切り取られて、基部10から分離された後の埋め込まれたチップを示している。成形材料24が成形された基板に硬化した後(即ち、照射によって硬化するか、又は室温で若しくは熱を加えられて硬化した後)、基板成形材料は型から取り外せる状態になる。テフロン・ポリテトラフルオロエチレン又は植物油のような離型剤が型に適用されていれば、型からの取り外しを容易にすることができる。エポキシ成形材料では、吹き付けシリコン離型剤が好ましい。
【0022】
基部シート12は、成形された基板の面の上、並びにICチップ及び受動性部品の上面の上に残したままにしておくことができる。典型的には、接着剤層12aは熱可塑性又は熱硬化性材料である。チップは成形過程の前に、面を下にして配置されているから、成形された基板及びチップのこの結果生ずる表面は事実上平面状であり、普通のHDIオーバレイ構造(図4に示す)を適用することが容易になる。この露出面を短いプラズマO2エッチ又はRIE(反応性イオン・エッチ)露出で処理して、更に処理する際の接着を促進することができる。
【0023】
一実施例では、接着剤層12aは成形材料を添加する前に硬化させ、成形材料は後の時点で硬化させる。好ましい実施例では、接着剤層及び成形材料は単一の加熱工程の間に硬化させ、こうして、処理工程の数を減少させる。接着剤層及び成形材料が同じ材料、特に熱硬化性材料で作成されている場合には、1回の硬化工程がよく作用する。
【0024】
次に、考えられる具体的な成形方法を説明するために、具体的な成形材料及び処理工程のいくつかの例を述べる。型の典型的な寸法は、長さ2インチ、幅2インチ、及び高さ50ミル〜60ミルである。
第1の例では、50gのSPI−135溶液(アリゾナ州、フェニックスのマイクロSi・コーポレイションから入手し得るシロキサン−ポリイミド)を50gの環状脂肪酸エポキシ(チバ・ガイギー・コーポレイションから入手し得るCY−179)と混合することによって調製される。このエポキシは、1重量%のオニウム塩交差結合触媒、オクタキャット(ニューヨーク州、ウォータフォードのGEシリコン・プロダクツから入手し得る)を含んでいる。例えばベンゾピナコール、ナフテン酸銅及びFC520(3Mコーポレイションから入手し得るトリフリック酸塩)のようなこの他のエポキシ触媒及び共触媒を用いても、性能、即ち、成形材料を交差結合させる能力に見劣りはない。この成形材料を型に注入し、わずかな真空状態の下で、100℃で2時間焼成して、すべての溶媒及び泡を除去する。その後、型を130℃で2時間加熱した後、180℃で2時間焼成し、成形材料を完全に硬化させる。これらの温度及び時間は例に過ぎない。即ち、このような温度及び時間は所望に応じて変えることができる。好ましい温度範囲は、25℃から250℃までの温度である。
【0025】
第2の例では、成形材料は、50gのエポン828(シェル・ケミカルから入手し得る)と、50gのD.E.N.438と、5gのD.E.R.732(D.E.N.及びD.E.R.はダウ・ケミカルから入手し得る)と、0.1gのナフテン酸銅混合物(ムーニイ・ケミカルから入手し得る)と、1gのオクタキャット交差結合触媒とを混合することによって調製される。この材料を100℃で1時間混合し、型に注ぎ込み、130℃で3時間加熱し、その後、180℃で5時間加熱して、成形材料を硬化させる。
【0026】
第3の例では、50g〜200g(典型的には100g)の細かい粉末にしたアルミナ(好ましくは10ミクロン未満の直径を有している粒子)を第2の例の混合物と混合してから、成形材料を型に注ぎ込む。混合物は第2の例に示すように加熱して、熱伝導度を改善した複合成形材料にする。窒化アルミニウム、炭化アルミニウム・シリコン、アルミニウム又はダイアモンド粒子のようなこの他の材料も、同じように混合して加熱することができる。
【0027】
第4の例では、20gのシロキサン・ポリイミド重合体で構成されている成形材料を80gのCy−179(チバ・ガイギー・コーポレイションから入手し得る)に溶解し、次いでそれを100℃で、0.8gのオクタキャット及び0.1gのナフテン酸銅と混合する。この材料をその後、組み合わせ、型に注ぎ込み、130℃で3時間加熱した後、180℃で5時間加熱する。
【0028】
第5の例では、第1の例に述べたようにエポキシ溶液を調製する。厚さ1ミルのカプトン・ポリイミド被膜をO2プラズマ反応性イオン・エッチ順序で表面処理して、粗面化し、こうして接着力を改善する。その後、エポキシ溶液の一部をカプトン・ポリイミド被膜に回転被覆(スピンコート)して、厚さ1/2ミルの乾燥したエポキシ接着剤を有するカプトン・ポリイミドの複合被膜にする。この被膜を100℃で1時間焼成して溶媒を除くと、カプトン・ポリイミドの一方の表面に粘着性のない1/2ミルの被膜ができる。チップを面を下にして、被膜のエポキシ側の上に配置する。被膜を約100℃に保ち、配置する際に、チップに若干の圧力を加えて、チップの接点パッドを、この温度では比較的軟らかいエポキシ層内に埋め込む。この目的のために、前に引用したアイケルバーガ等の係属中の米国特許出願番号第07/745982号に記載された溶媒ダイ取り付け方式を用いてもよい。型をチップの周りに配置し、エポキシ溶液(これは溶媒を除去するために前もって100℃に加熱されている)の他の一部をチップの裏側の上に高温のまま注ぎ、こうして型を埋める。その後、この構造全体を130℃で2時間加熱し、180℃で2時間加熱して、成形材料を硬化させ、接着剤を用いてチップをカプトン・ポリイミド(その両方はエポキシ溶液で構成されている)に結合する。
【0029】
エポキシのような熱硬化性接着剤層を用いると、再加工過程が制限されるが、これはHDI処理温度が一層低く、熱可塑性接着剤よりも、製造後の処理及び現場での適用温度を一層高くすることができるので、チップ14に隣接する誘電体層に推奨される。
図4は図3の装置の側面断面図であって、バイア開口30と、チップ14及び20上の接点パッド15を接続している電気導体32のパターンとを更に示している。基部シート12が誘電体層を形成しており、この誘電体層は電気導体32と共に、第1の相互接続層28(図5)として作用する。
【0030】
図5は図4の装置の側面断面図であって、成形された基板24の上に位置していると共にチップ20及び14を含んでいる多層HDI構造26を更に示している。HDI構造26は、バイア開口30を有している誘電体層で構成されていると共に電気導体32のパターンを支持している第1の相互接続層28と、第1の相互接続層28の上に設けられている随意選択の第2の相互接続層29とを含んでいる。所望によっては、追加の相互接続層を適用することができる。バイア開口30を形成して埋める方法、電気導体32をパターン決めする方法、及び1つ又は更に多くの上側相互接続層29を製造する方法は、1992年11月3日に付与されたゴルクジカ等の米国特許番号第5161093号、1989年5月30日に付与されたアイケルバーガ等の米国特許番号第4835704号、及び1988年11月8日に付与されたアイケルバーガ等の米国特許番号第4783695号(いずれも本出願人に譲渡されている)に記載されている。
【0031】
図6及び図7は、図1〜図5に示したのと同様な本発明の他の実施例の側面断面図である。この実施例では、(図3に示すような)基部シート12は、重合体被膜12bを被覆している接触接着剤12aで構成されているが、成形された基板24、並びにチップ14及び20から取り除かれている。接着剤被膜として、例えばニットー・カンパニイによって製造された形式(「ニットー・テープ」の名前で知られている)、及びセミコンダクタ・イクウィップメント・コーポレイションによって製造された形式(「ブルー・メンブレン」の名前で知られている)のウェーハ膜のような接触接着力の小さいものを選択すれば、基部シートは成形された基板から容易に取り外せる。図6は、基部シート12を取り除いた後の成形された基板24、及びその上に支持されているチップの図である。図7は図6の装置の側面断面図であって、接着剤層13a及び重合体被膜13bで構成されている誘電体層13を更に示している。誘電体層13が第1の誘電体層を形成しており、この後、図3〜図5に示したのと同様な構造を作成することができる。
【0032】
図8〜図11は、図1〜図5に示したのと同様な本発明の更に他の実施例の側面断面図である。しかしながら、この実施例では、基部シート12は図8に示すように、基部10に直接的に適用された(ウルテム・ポリエーテルイミド樹脂のような)接着剤層で構成されており、(図1の層12bのような)隣接した重合体被膜層を有していない。基部10又はその表面処理は、基部シート12が基部を取り除いた後に、成形された基板24の上にとどまるように選択されなければならない。図2の装置の場合と同様に、基板は図9に示すように、成形材料24を用いて成形されている。図10は図9と同様な図であるが、型22及び基部10を取り除いた後の図9の構造を示している。図11は図10と同様な図であるが、例えば熱及び圧力、又は溶媒及び圧力を用いることにより、接着剤基部シート12を介して成形された基板24に積層されている重合体被膜層17を更に示している。好ましい積層方法は、1990年6月12日にアイケルバーガ等に付与され、本出願人に譲渡された米国特許番号第4933042号に記載されている。被膜(フィルム)17は、接着力を高めるために、プラズマ又はRIE(反応性イオン・エッチング)によって予め処理されていてもよい。こうして、チップ14及び20の上に誘電体層が形成され、図3〜図5について述べたのと同様な方法に従って、その後、HDI構造を作成することができる。
【0033】
図12〜図14及び図16は、図1〜図5に示したのと同様な本発明の他の実施例の側面断面図である。図12の実施例は、それが、チップ14の裏側に重なっている例えば接着剤で被覆されたカプトン・ポリイミドのような内側誘電体層100を更に含んでいることを別とすると、図1に示したものと同様である。誘電体層100は、基板を成形する材料24(図13に示す)よりも前にチップに適用される。チップを5つではなく、2つにしたのは、単に例示を簡単にするためであり、任意の数のチップを用いることができる。更に図1〜図11に示したように、図12〜図16に示すチップは、厚さが異なっていてもよい。
【0034】
内側誘電体層100を追加することにより、チップ14と基部シート12との間に空隙102ができる。これらの空隙はモジュールに対する応力を軽減すると共に、チップ14及び基板成形材料24が同じような熱膨張係数を有するべき必要性を緩和する。内側誘電体層100のもう1つの利点は、1992年10月13日にウォジュナロースキイ等に付与され、本出願人に譲渡された米国特許番号第5154793号、及び1989年11月7日にアイケルバーガ等に付与され、本出願人に譲渡された米国特許番号第4878991号に記載された便利な修理方法を用いて、HDI構造からチップを取り外して交換することができることである。エポキシ・ダイ取り付け材料、好ましくは銀を用い、相互接続部を再び構成することにより、新しいチップに交換することができる。図面には示していないが、図6及び図7、図8〜図11、図17及び図18、並びに図19及び図20の実施例でも、内側誘電体層100を用いることができる。
【0035】
更に図14の実施例は、内側誘電体層100の下方に、ストリップ108として示すような導電性のストリップ、板又は井戸を含んでいる。このストリップは、アルミニウム、金又は銅のような延性を有する導電材料で構成されており、一実施例では、4ミクロンの厚さを有している。内側誘電体層100にストリップ108を適用する1つの方法は、内側誘電体層を支持基部の上に配置し、上に述べた米国特許番号第4783695号に記載されているメタライズ及びパターン決め方法を用いることである。ストリップ108は、内側誘電体層100がチップの上に配置されたときに、ストリップ108の一部がチップの裏側と接触すると共に、ストリップ108の他の部分が基部シート12の上にあるように位置決めされている。ストリップ108を配置するときの微細な精度は要求されない。即ち、ストリップは、それがチップのいずれかの部分及び基部シートのいずれかの部分と接触している限り、有効である。好ましくは、チップの裏側又はストリップのいずれかが、電気的な接触を改善するために銀のエポキシ・ダイ取り付け材料(図に示していない)で被覆されている。
【0036】
図15は図14の構造の平面図であって、1つのチップ14に対する導電ストリップ108の位置を示している。このストリップは、例えば、それが接触しているチップを接地するために、又はチップに所望の電圧を供給するために用いることができる。
図16に示すように、基部シート12に少なくとも1つのバイア30を設けて、チップ・パッドとの接触ができるようにする。バイア30を設けるのと同時に、基部シート12にストリップ108に達するまでのバイア110を穿孔することができる。バイア30を介してチップ・パッドに電気接続されている電気導体32のパターンと同時に、大地又は電圧源に対する導電性のストリップ接続部106を作成することができる。
【0037】
図17は図1に示したのと同様な本発明の実施例の側面断面図であって、チップ14の受動性の裏側の上に位置している熱栓(プラグ)34として示す熱又は熱−電気栓を含んでいる。これらの栓は、所望によっては接地のために、銀エポキシ(図に示していない)によってチップに結合することができる。要求される熱伝導度は、モジュールの熱散逸特性、計画している用途の環境条件及び回路の予想寿命に従って変化する。黒鉛、銀エポキシ又はダイアモンドのような熱伝導度の高い充填材料が、大抵の大電力用途には十分である。熱栓34は、モジュール1つ当たり100ワットを超えるような極めて高い電力密度に対して役立つ。所望によっては、図12〜図16に示した層100のような内側誘電体層を、熱栓34を追加する前に、チップ14の上に配置することができる。このような内側誘電体層は、チップの上に熱栓を配置する前に、熱栓を所望する区域で削摩し又は薄くすることが好ましい。
【0038】
熱栓34は、例えばモリブデン若しくは銅、又はランキサイド・コーポレイションによって製造されたアルミニウムを含浸した炭化シリコン・マトリクスのような混合物を含んでいる任意の熱伝導材料で構成することができる。熱栓は必要な散逸作用をすると共に、チップと余り違わないように選択された熱膨張係数を有していることが好ましい。チップを基部シート12に取り付ける工程より後に、但しエポキシ取り付け材料を用いて図18に示す成形材料24を加える工程よりも前に、熱栓をチップの裏側に取り付けることができる。このエポキシ取り付け材料は、室温から、チップ14及び20に損傷を与えるほど高くない高い温度までの範囲内の硬化温度を有していてもよい。熱栓34の厚さは、チップ14に取り付けられた面とは反対側の面が共通の平面上に位置決めされるようにすることが好ましい。これは、厚手のチップの上に適当に一層薄手の熱栓を用いることによって達成し得る。
【0039】
図18は図17と同様な側面断面図であって、チップ及び熱栓の周りに型22を配置し、成形材料24を充填した状態を示している。図示の実施例では、型22の高さは、チップに取り付けられた熱栓の高さを超えていない。熱栓34及び型22は、その結果得られる基板と熱栓の外側の縁とが同一平面上になるように選択されていることが好ましい。この代わりに、高さが共通の熱栓を用いて、成形材料を硬化した後に、機械的に又は化学的に平面化してもよい。熱栓はヒート・シンク(図面に示していない)に対して直接的な熱伝導度の高い通路をもたらすことができる。図18には示していないが、ヒート・シンクに対する取り付けをよくするために、又は取り付けのために、熱栓が型の面を越えて伸びていてもよい。
【0040】
上に述べた実施例に従って成形されたHDI構造は、環境から保護するために囲み(エンクロージャ)内に取り付けられているドロップイン基板であってもよいし、又はボードに直接的に取り付けられているか若しくは自立モジュールとして用いられている単独部品であってもよい。ドロップイン形は、図5に示した層29のように、HDI構造の最も外側の相互接続層からの外部接続を有することができる。
【0041】
自立モジュールでは、HDI多重チップ・モジュール(MCM)からの電気的な接続は、多数のいろいろな形で行うことができる。ドロップイン形の場合と同じく、相互接続はHDI構造の最も外側の相互接続層から行うことができる。この最も外側の相互接続層は、例えばTI:Cu:TI:TiW:Auで構成されている面積接点パッドを含んでいてもよい。金は、導電度が高く、侵食されないので、最も外側の接続材料として有利である。この代わりに、相互接続材料は、はんだ取り付け過程による接続の場合には、Ti:Cuで構成することができる。
【0042】
本発明の他の実施例は、基板内に成形された相互接続構造を用いている。この概念の一形式では、成形工程の前に、チップの周りにコネクタ枠(フレーム)39(図19及び図20)を配置する。この枠は、チップの面と同一平面の接続パッドを作成し得る。即ち、図19は、図4と同様な側面断面図であるが、基部シート12内に接続パッド37を有している相互接続ピン36の周縁配列を更に示している。ピン36は、チップ14及び20が取り付けられている基部シート12の面と向かい合った基板24の面を通り抜けている。これらのピンは、それらのピンと界面を接している任意のコネクタと両立性を有するように設計することができる。例えば、ピンはピン格子配列ソケットと共に用いるように作成することができる。誘電体層40を用いて、電気導体32のパターンを覆うと共に保護することができる。
【0043】
図20は相互接続ピン38の周縁配列が基板24の側面を通り抜けている他は、図19と同様な図である。この実施例は、自動車用電子回路に適用可能な場合に該当するが、ピン数の少ないモジュールに役立つ。側面を通り抜けるように設計するためには、いくつかの方法がある。型は側面に、コネクタ枠を配置できるようにする開口を設けることができる。この代わりに、成形材料の厚さよりも十分に長いピンを、型が硬化した又は設置された後に、側面に向けて曲げてもよい。図12〜図16に示した誘電体層100のような誘電体層を、基板材料24を加える前に、チップ14の上に配置することができる。このような誘電体層は、(図19の参照番号36又は図20の参照番号38のような)コネクタが配置される区域で削摩されなければならない。
【0044】
HDIの製造が完了する前又は後に、容易に切り離すことのできる1つの大きなウェーハとして、基板の大きな配列を作成し、こうして処理の手間を少なくすることができる。
図21〜図24は、図1〜図5に示したのとは異なる本発明のいくつかの実施例の側面断面図である。これらの実施例では、基部シート12(図1)がなく、基部10として真空板(プレート)が用いられている。
【0045】
一実施例では、図21に示すように、チップ14は面を下にして、真空板で構成された基部10の上に配置されている。真空板は、任意の適当な構造材料で構成することができるが、典型的には多孔質であって、硬化した基板成形材料を取り外し易くするために、テフロン・ポリテトラフルオロエチレン、シリコン又は非粘着性植物油のような離型材(図に示していない)で被覆することができる。チップ14によって覆われていないあらゆるオリフィスをマスクして、この後で適用される基板成形材料が真空板に入り込まないようにすることが好ましい。1つのマスク方法は、露出しているオリフィスがあれば、その上にテフロン・ポリテトラフルオロエチレン・テープ又は薄いシリコン・ゴム・シートのような材料を適用することである。
チップを配置するときには、その全体にわたって、真空板に連続的に真空をかける。図22に示すように、図2について述べたのと同様にして、基板が成形材料24を用いて成形されている。成形材料24がチップの下方に流れ込まないように、チップ・パッド15は十分短くすることが好ましい。離型材が真空板の上にあって、チップ・パッドがこの離型材に圧接されるとき、成形材料はそれ以上チップの下方に流れ込むことが妨げられる。図23は図22と同様な図であるが、真空板及び型が取り外された後の基板成形材料内に埋設されたチップを更に示している。その後、図7に示し且つ説明した層13のような誘電体層を適用し、図3〜図5について説明した工程によってHDI構造を製造することができる。
【0046】
図24は真空板を用いている他の実施例を示している。基部10はステンレス鋼のような材料で構成されている頑丈な真空板である。この頑丈な真空板に連続的に真空をかけている間に、チップを位置決めする。その後、チップの位置を監視し、所望に応じて変更する。チップの上面は非平面状であってもよいが、この上面に第2の柔軟性を有していない真空板を圧接する間、真空状態をそのままにする。図25に示すように、柔軟な真空板がチップを包み込んでいる。この柔軟な真空板は、シリコン・ゴムのような材料の1つの柔軟な層710と、ステレンレス鋼のような1つのしっかりした支持層712との2層で構成されていることが好ましい。柔軟な真空板をチップの周りに圧接した後に、柔軟な真空板に連続的に真空をかける。その後、頑丈な真空板から真空を解放し、頑丈な真空板を取り外す。頑丈な真空板を取り外した後に、柔軟な真空板を裏返す。そのとき、チップは柔軟な真空板の上にそのまま残っているが、もはや柔軟な真空板内に圧接されていない。図26に示すように、チップは図21に示したチップと同じような位置にある。HDI製造過程の残りの工程は、図21〜図23について述べたところと同じである。
【0047】
所望によっては、図12〜図16について述べた内側誘電体層100、図17及び図18について述べた熱栓34、図19及び図20について述べたコネクタ枠39、又はこれらの特徴の任意の組み合わせを、図21〜図26に示した実施例でも用いることができる。唯一の違いは、内側誘電体層又はコネクタ枠が、基部シートではなく、真空板に適用されることである。
【0048】
図27〜図31は、図1〜図5に示したのと同様な本発明の他の実施例の側面断面図である。図27の実施例は、基板24を上下反対にし、機械的な研削治具810が設けられている他は、図2の一部の図と同様である。機械的な研削治具を用いて、基板の裏側を所望の厚さまで研削する。この厚さは、チップ14の底面に達するまでにしてもよいし、チップの途中までにしてもよいし、又はチップの厚さよりも若干大きい厚さにしてもよい。基板を薄くすると、空間が節約されると共に、熱抵抗が小さくなる。
【0049】
研削の間、チップを取り巻いている基板成形材料がチップを所定位置に保持しており、チップを欠け落ち又はひび割れから保護する助けになる。この過程は機械的な研削に限られない。例えば、基板成形材料の選択された部分を化学的に溶解するというように、基板材料を取り除いて構造を薄くするためにこの他の方法を利用し得る。1992年10月16日にウォジュナロースキイによって出願され、本出願人に譲渡された係属中の米国特許出願番号第07/962379号、発明の名称「軽量パッケージ電子システム及びそれから作成されたシステムに対する集積回路チップを薄くする方法」には、超音波削り、マイクロブラスティング、フライス加工、レーザ切削及びラップ仕上げ機械の利用というようなこの他の薄くする方法が記載されている。
【0050】
基板24を薄くした後は、図28に示すようになる。そのとき、基部10を取り外し、図29に示すように、図3〜図5の実施例について述べたのと同様な集積回路モジュール(HDI構造859として示す)を作成することができる。図29では、上側相互接続層812及び814が重合体被膜層12bに重なっており、チップ14が電気導体32のパターンによって相互接続されている。図12〜図16の実施例ではチップを薄くしない方が好ましいこと、並びに薄くした構造は熱抵抗が一層小さくなるために、栓は一層厚手の構造にはあっても、熱栓34(図17及び図18)が必要ではないことを別とすると、図1〜図26の実施例について述べた任意の方法と組み合わせて、この基板を薄くする方法を用いることができる。
【0051】
図30の実施例に示すように、このようなHDI構造を積重ねることができる。一形式の積重ねでは、縁のメタライズ接点852が用いられている。これらの接点を作成する方法が、1991年5月28日にアイケルバーガ等に付与され、本出願人に譲渡された米国特許番号第5019946号、及び1992年10月13日にゴルクジカ等によって出願され、本出願人に譲渡された係属中の米国特許出願番号第07/959886号、発明の名称「3次元モジュールを製造して相互接続ができるようにする縁をメタライズした高密度相互接続基板」に記載されている。
【0052】
図30のHDI構造859は、少なくとも1つの追加のHDI構造860を取り付けることができるように、接着剤層816で被覆されている。HDI構造860は、薄くした基板818内に薄くしたチップ820を有している。薄くした基板818の上面と、チップを相互接続するための縁の接点パッド852を有している電気導体828のパターンを有している誘電体層822との間に接着剤層821が位置決めされている。随意選択の追加の誘電体層824を設けることによって、更に多くの相互接続を施すことができる。誘電体層826は、HDI構造860と他のHDI構造862との間のバッファとして有用である。
【0053】
HDI構造862は、HDI構造860の誘電体層826として示す上面の上に積重ねられている。接着剤層830がHDI構造862の底面をHDI構造860の上面に結合している。高密度相互接続構造862は、薄くした基板834内に薄くしたチップ832を有している。接着剤層836が、薄くした基板834の上面と、チップを相互接続するための縁の接点パッド852を有している電気導体844のパターンを有している誘電体層838との間に位置決めされている。随意選択の追加の誘電体層840を設けることによって、より多くの相互接続を施すことができる。誘電体層842は、HDI構造862に対するバッファとして有用である。
【0054】
縁の誘電体層846が、縁の接点パッドを有している積重ね(スタック)の側面に接着剤(図に示していない)によって適用されており、選択された縁のパッドの上にバイア854が形成されている。その後、誘電体層846の露出側の上に配置されている導電性の金属トラック構造848が、少なくともいくつかの縁の接点パッドをバイアを介して電気接続している。
【0055】
図31は積重ね組み立てて相互接続する他の方法を示している。この実施例では、積重ね(スタック)は前に述べたのと同様に形成されているが、縁の接点パッド852(図30)を用いる代わりに、最初の成形過程の際に、各々のプラスチック基板内に基板ピン850の配列が成形される。ピン接点パッド856は、金のような金属を適用してパターン決めすることにより、ピンの上面及び下面に沈積することができる。
【0056】
HDI構造を相互接続するために、例えば、けばボタン、エラストマ及び盛上げはんだのような区域入力/出力(I/O)接点858がパッドの位置に配置されている。けばボタンは、細かい導電性繊維の典型的には丸いボールである。それらのけばボタンを適用する1つの方法は、電気導体のパターンの選択された部分の上方に孔を有しているスペーサ層(図に示していない)を配置することである。その後、けばパッドを孔内に挿入し、次のHDI構造を適用することができる。導電性エラストマ接点は、締め付けられたときに接触する垂直方向に整合した接点を有しているシート(図に示していない)を用いることによって作成することができる。垂直の接点が電気導体のパターンの選択された部分の上方に位置するように、シートをHDI構造の上面の上に位置決めする。その後、HDI構造を適用する。エラストマ接点でもけばボタンでも、HDI構造を圧接するためにクランプ(図に示していない)又は他の何等かの手段を設けることが有用である。更に、クランプを取り外した後に構造を固定しておくために、締め付ける間、I/O界面の近くにシリコン・エポキシを用いることができる。盛上げはんだにも、スペーサが有用である。この場合、この盛上げ部分を加熱して接続部を形成するので、クランプは必要ではない。
【0057】
積重ねられたモジュールから次のレベルのパッケージへの相互接続は、必要に応じて、上側のパッド又は下側のパッドから行うことができる。輪郭が薄くて、熱の通路が優れていることにより、従来のHDI積重ねで利用し得るよりも一層多くのレベルを積重ね内に用いることができる。
本発明のある好ましい特徴のみを図面に示して説明したが、当業者にはいろいろな改変及び変更が考えられよう。従って、特許請求の範囲は、本発明の要旨の範囲内に属するこのようなすべての改変及び変更を包括するものであることを承知されたい。
【図面の簡単な説明】
【図1】完成されたモジュール内の相互接続層の一部を構成し得る接着剤で被覆されている被膜層上に面を下にして配置されているチップの側面断面図である。
【図2】図1と同様な図であって、チップの周りに配置されていると共に成形材料を含んでいる型を更に示す図である。
【図3】図2と同様な図であって、型を取り外した後の基板成形材料に埋設されているチップを更に示す図である。
【図4】図3と同様な図であって、接着剤で被覆されている被膜層に設けられているバイア及び電気接続部を更に示す図である。
【図5】図4と同様な図であって、相互接続層を更に示す図である。
【図6】図3と同様な図であって、接着剤で被覆されている被膜を除去した後を示すが、この実施例では、この被膜は相互接続層の一部ではなく犠牲被膜である図である。
【図7】図6と同様な図であって、チップ上に設けられた接着剤で被覆されている他の重合体被膜、及び硬化した基板材料を更に示す図である。
【図8】基部によって支持されている接着剤層上に面を下にして配置されているチップの側面断面図である。
【図9】図8と同様な図であって、チップの周りに配置されていると共に成形材料を含んでいる型を更に示す図である。
【図10】図9と同様な図であって、型から取り外し、基部を取り除き、チップの面及び成形された基板上に無きずの接着剤層を残すようにはじき出された基板成形材料に埋め込まれているチップを更に示す図である。
【図11】図10と同様な図であって、接着剤層に適用された重合体被膜を更に示す図である。
【図12】図1と同様な図であって、チップの上、及び接着剤で被覆されている被膜層の上にある内側誘電体層を示す図である。
【図13】図12と同様な図であって、チップの周りに配置されていると共に基板成形材料を含んでいる型を更に示す図である。
【図14】図12と同様な図であって、内側誘電体層とチップ/基板の面との間に配置されている導電ストリップを更に示す図である。
【図15】図14に示す実施例の平面図である。
【図16】図14と同様な図であって、成形材料が形成された後のチップ、接着剤で被覆されている被膜層、内側誘電体層及び導電ストリップを更に示すと共に、接着剤で被覆されている被膜層に設けられた相互接続部がバイアを介して接点パッド及び導電ストリップまで伸びていることをも示す図である。
【図17】図1と同様な図であって、熱の除去をよくするためにチップの受動性の裏側に配置されている熱栓を更に示す図である。
【図18】図17と同様な図であって、チップ及び熱栓の周りに配置されていると共に成形材料を含んでいる型を更に示す図である。
【図19】図4と同様な図であって、チップが取り付けられている面と向かい合った基板成形材料の面を通り抜けている相互接続ピンの周縁配列を更に示す図である。
【図20】図4と同様な図であって、基板成形材料の側面を通り抜けている相互接続ピンの周縁配列を更に示す図である。
【図21】真空板を備えている基部上に面を下にして設けられているチップの側面断面図である。
【図22】図21と同様な図であって、チップの周りに配置されていると共に成形材料を含んでいる型を更に示す図である。
【図23】図22と同様な図であって、型を取り外した後の基板成形材料に埋設されているチップを更に示す図である。
【図24】頑丈な真空板と、柔軟な真空板とを備えている基部上に面を上にして設けられており、その後頑丈な真空板上に降下されるチップの側面断面図である。
【図25】図24と同様な図であって、チップと接触している柔軟な真空板を更に示す図である。
【図26】図25と同様な図であって、頑丈な真空板を取り外した後の柔軟な真空板及びチップを示す図である。
【図27】図2の一部と同様な図であって、基板及びチップの厚さを減少させるための研削治具を更に示す図である。
【図28】図27と同様な図であって、一部を取り除いた後のチップ及び基板を示す図である。
【図29】図28と同様な図であって、チップの上の相互接続層を更に示す図である。
【図30】縁の接点を有する相互接続層を有している薄くしたチップの積重ねを示す図である。
【図31】基板ピンによって相互接続されている薄くしたチップの積重ねを示す図である。
【符号の説明】
10 基部
12 基部シート(誘電体層)
12a 接着剤層
12b、17 重合体被膜層
14 チップ
15 接点パッド
16 シート枠
20 キャパシタ
22 型
24 基板成形材料
26、859 HDI構造
28 第1の相互接続層
29 第2の相互接続層
30、110 バイア開口
32 電気導体パターン
34 熱栓
36 相互接続ピン
37 接続パッド
39 コネクタ枠
40 誘電体層
100 内側誘電体層
106 ストリップ接続部
108 ストリップ
812、814 上側相互接続層
Claims (19)
- それぞれが共通の平面上に配置されている接点パッドを有している複数のチップと、該チップの面を除いて、該チップを取り囲んでいる硬化基板成形材料と、前記チップ及び前記硬化基板成形材料の面上に位置しており、複数のバイアを内部に含んでいる誘電体層であって、前記複数のバイアのうちの少なくともいくつかは、前記接点パッドのうちの所定の接点パッドとそれぞれ整合している、誘電体層と、該誘電体層に設けられている前記複数のバイアのうちの選択されたバイアを通り抜けている電気導体パターンと、前記チップの面上に形成され、前記接点パッドのうちの所定の接点パッドを電気的に相互接続する手段と、少なくとも1つの前記チップの裏側から前記硬化基板成形材料の少なくとも反対側まで通り抜けており、かつ、前記硬化基板成形材料と一体成形されている熱栓を備えた集積回路モジュール。
- 前記硬化基板成形材料は、プラスチックを含んでいる請求項1に記載の集積回路モジュール。
- 前記硬化基板成形材料は、熱可塑性プラスチックと、熱硬化性プラスチックと、ポリエーテルイミド樹脂と、ポリテトラフルオロエチレンと、エポキシと、ベンゾシクロブテンと、アクリレートと、ポリウレタンと、ポリイミドとから成っている群から選択された材料を含んでいる請求項2に記載の集積回路モジュール。
- 前記硬化基板成形材料は、硝子と、SiCと、Al2O3と、AlNと、ダイアモンドと、黒鉛と、金属とから成っている群から選択された充填材料を内部に含んでいる請求項2に記載の集積回路モジュール。
- 前記充填材料は、粒子と、繊維と、スクリーンと、マットと、板とから成っている群から選択された形態のうちの1つである請求項4に記載の集積回路モジュール。
- 前記誘電体層は、熱硬化材料を含んでいる請求項1に記載の集積回路モジュール。
- 前記硬化基板成形材料は、熱硬化材料を含んでいる請求項6に記載の集積回路モジュール。
- 前記硬化基板成形材料は、ポリイミド、エポキシ及び交差結合触媒の混合物を含んでいる請求項1に記載の集積回路モジュール。
- 前記硬化基板成形材料は更に、アルミナと、窒化アルミニウムと、炭化アルミニウム・シリコンと、アルミニウムと、ダイアモンドとから成っている群から選択された粒子を含んでいる請求項8に記載の集積回路モジュール。
- 一方の側の前記誘電体層と、反対側の前記チップ及び前記基板成形材料との間にある接着剤層を更に含んでおり、該接着剤層は、前記基板成形材料と同じ材料を含んでいる請求項8に記載の集積回路モジュール。
- 前記熱栓は、導電材料を含んでいる請求項1に記載の集積回路モジュール。
- 前記熱栓は、銅と、モリブデンと、アルミニウムを含浸した炭化シリコン・マトリクスとから成っている群から選択された材料を含んでいる請求項1に記載の集積回路モジュール。
- 前記硬化基板成形材料に位置決めされている前記チップの周りに接点パッドと同一平面にある接点パッドを含んでいるコネクタ枠を更に含んでいる請求項1に記載の集積回路モジュール。
- 前記コネクタ枠は、前記基板成形材料をその表面まで少なくとも通り抜けているピンの配列を含んでいる請求項13に記載の集積回路モジュール。
- 前記コネクタ枠は、前記基板成形材料の少なくとも側面まで通り抜けているピンの配列を含んでいる請求項13に記載の集積回路モジュール。
- 前記チップと前記硬化基板成形材料との間に位置決めされている内側誘電体層を更に含んでいる請求項1に記載の集積回路モジュール。
- 少なくとも1つの前記チップの裏側から前記誘電体層まで前記内側誘電体層に沿って延在している導電ストリップを更に含んでいる請求項16に記載の集積回路モジュール。
- 前記導電ストリップから、電圧源とグラウンドとから成っている群から選択された1つの電位までの電気接続部を更に含んでいる請求項17に記載の集積回路モジュール。
- 前記誘電体層の上に位置しており、複数の追加のバイアを内部に含んでいる追加の誘電体層であって、前記複数の追加のバイアのうちの少なくともいくつかは、前記電気導体パターンの所定の部分と整合している、追加の誘電体層と、該追加の誘電体層に設けられている前記複数の追加のバイアのうちの選択されたバイアを通り抜けている追加の電気導体パターンとを更に含んでいる請求項1に記載の集積回路モジュール。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1448193A | 1993-02-08 | 1993-02-08 | |
US087434 | 1993-07-09 | ||
US08/087,434 US5353498A (en) | 1993-02-08 | 1993-07-09 | Method for fabricating an integrated circuit module |
US014481 | 2001-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH077134A JPH077134A (ja) | 1995-01-10 |
JP3802936B2 true JP3802936B2 (ja) | 2006-08-02 |
Family
ID=26686154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01334294A Expired - Lifetime JP3802936B2 (ja) | 1993-02-08 | 1994-02-07 | 集積回路モジュール |
Country Status (4)
Country | Link |
---|---|
US (2) | US5353498A (ja) |
EP (1) | EP0611129B1 (ja) |
JP (1) | JP3802936B2 (ja) |
DE (1) | DE69430765T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180008887A (ko) * | 2014-09-26 | 2018-01-24 | 인텔 코포레이션 | 플렉시블 패키징 아키텍처 |
Families Citing this family (718)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5643804A (en) * | 1993-05-21 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a hybrid integrated circuit component having a laminated body |
SG68542A1 (en) * | 1993-06-04 | 1999-11-16 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof |
US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US20030199179A1 (en) * | 1993-11-16 | 2003-10-23 | Formfactor, Inc. | Contact tip structure for microelectronic interconnection elements and method of making same |
JPH07161919A (ja) * | 1993-12-03 | 1995-06-23 | Seiko Instr Inc | 半導体装置およびその製造方法 |
JPH0878574A (ja) * | 1994-09-08 | 1996-03-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US5524339A (en) * | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
US5527741A (en) * | 1994-10-11 | 1996-06-18 | Martin Marietta Corporation | Fabrication and structures of circuit modules with flexible interconnect layers |
JP2773660B2 (ja) * | 1994-10-27 | 1998-07-09 | 日本電気株式会社 | 半導体装置 |
JP3182301B2 (ja) * | 1994-11-07 | 2001-07-03 | キヤノン株式会社 | マイクロ構造体及びその形成法 |
US5675310A (en) * | 1994-12-05 | 1997-10-07 | General Electric Company | Thin film resistors on organic surfaces |
US6465743B1 (en) * | 1994-12-05 | 2002-10-15 | Motorola, Inc. | Multi-strand substrate for ball-grid array assemblies and method |
US5683928A (en) * | 1994-12-05 | 1997-11-04 | General Electric Company | Method for fabricating a thin film resistor |
US5561085A (en) * | 1994-12-19 | 1996-10-01 | Martin Marietta Corporation | Structure for protecting air bridges on semiconductor chips from damage |
US5608261A (en) * | 1994-12-28 | 1997-03-04 | Intel Corporation | High performance and high capacitance package with improved thermal dissipation |
US5819394A (en) * | 1995-02-22 | 1998-10-13 | Transition Automation, Inc. | Method of making board matched nested support fixture |
JPH08335653A (ja) * | 1995-04-07 | 1996-12-17 | Nitto Denko Corp | 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア |
US5657537A (en) * | 1995-05-30 | 1997-08-19 | General Electric Company | Method for fabricating a stack of two dimensional circuit modules |
US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
TW308719B (ja) * | 1995-10-23 | 1997-06-21 | Dow Corning | |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
KR0179644B1 (ko) * | 1995-11-21 | 1999-04-15 | 황인길 | 반도체 칩 본딩방법 |
US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
KR100496781B1 (ko) * | 1995-11-23 | 2005-09-08 | 록히드 마틴 코포레이션 | 응력감소성성형기판의일부로서컴플라이언트층을갖는고밀도의상호접속된회로모듈 |
US5567657A (en) * | 1995-12-04 | 1996-10-22 | General Electric Company | Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers |
US5672546A (en) * | 1995-12-04 | 1997-09-30 | General Electric Company | Semiconductor interconnect method and structure for high temperature applications |
JP3801674B2 (ja) * | 1995-12-15 | 2006-07-26 | 松下電器産業株式会社 | 電子部品の実装方法 |
US6137125A (en) * | 1995-12-21 | 2000-10-24 | The Whitaker Corporation | Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities |
US5914508A (en) * | 1995-12-21 | 1999-06-22 | The Whitaker Corporation | Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
US5682065A (en) * | 1996-03-12 | 1997-10-28 | Micron Technology, Inc. | Hermetic chip and method of manufacture |
US5888837A (en) * | 1996-04-16 | 1999-03-30 | General Electric Company | Chip burn-in and test structure and method |
US5858814A (en) * | 1996-07-17 | 1999-01-12 | Lucent Technologies Inc. | Hybrid chip and method therefor |
JP3685585B2 (ja) * | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
US5776798A (en) * | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
US6329715B1 (en) * | 1996-09-20 | 2001-12-11 | Tdk Corporation | Passive electronic parts, IC parts, and wafer |
DE19638630B4 (de) * | 1996-09-20 | 2004-11-18 | Siemens Ag | UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen |
US5874770A (en) * | 1996-10-10 | 1999-02-23 | General Electric Company | Flexible interconnect film including resistor and capacitor layers |
US5838545A (en) * | 1996-10-17 | 1998-11-17 | International Business Machines Corporation | High performance, low cost multi-chip modle package |
US5857858A (en) * | 1996-12-23 | 1999-01-12 | General Electric Company | Demountable and repairable low pitch interconnect for stacked multichip modules |
US5910687A (en) | 1997-01-24 | 1999-06-08 | Chipscale, Inc. | Wafer fabrication of die-bottom contacts for electronic devices |
US5904496A (en) * | 1997-01-24 | 1999-05-18 | Chipscale, Inc. | Wafer fabrication of inside-wrapped contacts for electronic devices |
US6229203B1 (en) * | 1997-03-12 | 2001-05-08 | General Electric Company | Semiconductor interconnect structure for high temperature applications |
KR100214562B1 (ko) * | 1997-03-24 | 1999-08-02 | 구본준 | 적층 반도체 칩 패키지 및 그 제조 방법 |
EP0887847A1 (en) | 1997-04-15 | 1998-12-30 | STMicroelectronics S.r.l. | Process of final passivation of integrated circuit devices |
EP0872879A1 (en) | 1997-04-15 | 1998-10-21 | STMicroelectronics S.r.l. | Process of final passivation of an integrated circuit device |
US5814885A (en) * | 1997-04-28 | 1998-09-29 | International Business Machines Corporation | Very dense integrated circuit package |
EP2015359B1 (en) * | 1997-05-09 | 2015-12-23 | Citizen Holdings Co., Ltd. | Process for manufacturing a semiconductor package and circuit board substrate |
US6040226A (en) * | 1997-05-27 | 2000-03-21 | General Electric Company | Method for fabricating a thin film inductor |
US6018463A (en) * | 1997-08-22 | 2000-01-25 | Raytheon Company | Large non-hermetic multichip module package |
US5886401A (en) * | 1997-09-02 | 1999-03-23 | General Electric Company | Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes |
US6037644A (en) * | 1997-09-12 | 2000-03-14 | The Whitaker Corporation | Semi-transparent monitor detector for surface emitting light emitting devices |
US6025995A (en) * | 1997-11-05 | 2000-02-15 | Ericsson Inc. | Integrated circuit module and method |
US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
US6542352B1 (en) | 1997-12-09 | 2003-04-01 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias |
US5888884A (en) * | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
US6412971B1 (en) | 1998-01-02 | 2002-07-02 | General Electric Company | Light source including an array of light emitting semiconductor devices and control method |
US5998868A (en) * | 1998-02-04 | 1999-12-07 | International Business Machines Corporation | Very dense chip package |
US6087199A (en) * | 1998-02-04 | 2000-07-11 | International Business Machines Corporation | Method for fabricating a very dense chip package |
US6081989A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corporation | Fabrication of circuit modules with a transmission line |
US6081988A (en) * | 1998-04-30 | 2000-07-04 | Lockheed Martin Corp. | Fabrication of a circuit module with a coaxial transmission line |
US6008070A (en) * | 1998-05-21 | 1999-12-28 | Micron Technology, Inc. | Wafer level fabrication and assembly of chip scale packages |
US6025638A (en) * | 1998-06-01 | 2000-02-15 | International Business Machines Corporation | Structure for precision multichip assembly |
JP2000156435A (ja) * | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6337509B2 (en) | 1998-07-16 | 2002-01-08 | International Business Machines Corporation | Fixture for attaching a conformal chip carrier to a flip chip |
FR2783354B1 (fr) * | 1998-08-25 | 2002-07-12 | Commissariat Energie Atomique | Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat |
US6239980B1 (en) | 1998-08-31 | 2001-05-29 | General Electric Company | Multimodule interconnect structure and process |
AT408153B (de) * | 1998-09-02 | 2001-09-25 | Electrovac | Metall-matrix-composite- (mmc-) bauteil |
SG87769A1 (en) * | 1998-09-29 | 2002-04-16 | Texas Instr Singapore Pte Ltd | Direct attachment of semiconductor chip to organic substrate |
JP2000114204A (ja) * | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置 |
US6066513A (en) * | 1998-10-02 | 2000-05-23 | International Business Machines Corporation | Process for precise multichip integration and product thereof |
US6831352B1 (en) * | 1998-10-22 | 2004-12-14 | Azimuth Industrial Company, Inc. | Semiconductor package for high frequency performance |
US6206997B1 (en) | 1999-02-11 | 2001-03-27 | International Business Machines Corporation | Method for bonding heat sinks to overmolds and device formed thereby |
US6306680B1 (en) | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
US6468638B2 (en) | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6110806A (en) * | 1999-03-26 | 2000-08-29 | International Business Machines Corporation | Process for precision alignment of chips for mounting on a substrate |
EP1041624A1 (en) | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device |
EP1041620A3 (en) * | 1999-04-02 | 2005-01-05 | Interuniversitair Microelektronica Centrum Vzw | Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device |
EP1098368B1 (en) * | 1999-04-16 | 2011-12-21 | Panasonic Corporation | Module component and method of manufacturing the same |
US6272271B1 (en) | 1999-04-29 | 2001-08-07 | General Electric Company | Alignment of optical interfaces for data communication |
NL1011929C2 (nl) | 1999-04-29 | 2000-10-31 | 3P Licensing Bv | Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen. |
US6333553B1 (en) | 1999-05-21 | 2001-12-25 | International Business Machines Corporation | Wafer thickness compensation for interchip planarity |
US6544880B1 (en) * | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6239482B1 (en) | 1999-06-21 | 2001-05-29 | General Electric Company | Integrated circuit package including window frame |
AU6624200A (en) * | 1999-08-05 | 2001-03-05 | Mark Bachman | A wafer-level micro-cap package and method of manufacturing the same |
JP3921885B2 (ja) * | 1999-08-25 | 2007-05-30 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
EP1139705B1 (en) | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same |
KR20070101408A (ko) * | 1999-09-02 | 2007-10-16 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
US7042070B2 (en) * | 1999-09-22 | 2006-05-09 | Texas Instruments Incorporated | Direct attachment of semiconductor chip to organic substrate |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6242282B1 (en) | 1999-10-04 | 2001-06-05 | General Electric Company | Circuit chip package and fabrication method |
KR100309161B1 (ko) * | 1999-10-11 | 2001-11-02 | 윤종용 | 메모리 카드 및 그 제조방법 |
JP2001185653A (ja) * | 1999-10-12 | 2001-07-06 | Fujitsu Ltd | 半導体装置及び基板の製造方法 |
US6251705B1 (en) * | 1999-10-22 | 2001-06-26 | Agere Systems Inc. | Low profile integrated circuit packages |
US6232151B1 (en) | 1999-11-01 | 2001-05-15 | General Electric Company | Power electronic module packaging |
US6362525B1 (en) * | 1999-11-09 | 2002-03-26 | Cypress Semiconductor Corp. | Circuit structure including a passive element formed within a grid array substrate and method for making the same |
US6271469B1 (en) | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
DE19954941C2 (de) * | 1999-11-16 | 2003-11-06 | Fraunhofer Ges Forschung | Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte |
US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
US6373572B1 (en) | 1999-11-30 | 2002-04-16 | Intel Corporation | Method and apparatus for making and using an improved fiducial for an intergrated circuit |
US6753541B1 (en) * | 1999-11-30 | 2004-06-22 | Intel Corporation | Method and apparatus for making and using a beacon fiducial for an integrated circuit |
US6538210B2 (en) | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
JP4251421B2 (ja) * | 2000-01-13 | 2009-04-08 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
KR20080031522A (ko) | 2000-02-25 | 2008-04-08 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 다층프린트배선판의 제조방법 |
US6586836B1 (en) | 2000-03-01 | 2003-07-01 | Intel Corporation | Process for forming microelectronic packages and intermediate structures formed therewith |
JP3984773B2 (ja) * | 2000-03-17 | 2007-10-03 | 株式会社ルネサステクノロジ | 半導体装置 |
TW569424B (en) * | 2000-03-17 | 2004-01-01 | Matsushita Electric Ind Co Ltd | Module with embedded electric elements and the manufacturing method thereof |
JP2001339011A (ja) | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
FR2809533A1 (fr) * | 2000-07-03 | 2001-11-30 | Commissariat Energie Atomique | Microsysteme monolithique a mosaique de composants |
US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
US6734534B1 (en) * | 2000-08-16 | 2004-05-11 | Intel Corporation | Microelectronic substrate with integrated devices |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
DE60138416D1 (de) * | 2000-08-16 | 2009-05-28 | Intel Corp | Packung |
US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
US6614103B1 (en) * | 2000-09-01 | 2003-09-02 | General Electric Company | Plastic packaging of LED arrays |
US6627477B1 (en) * | 2000-09-07 | 2003-09-30 | International Business Machines Corporation | Method of assembling a plurality of semiconductor devices having different thickness |
US6586822B1 (en) | 2000-09-08 | 2003-07-01 | Intel Corporation | Integrated core microelectronic package |
US6713859B1 (en) | 2000-09-13 | 2004-03-30 | Intel Corporation | Direct build-up layer on an encapsulated die package having a moisture barrier structure |
US6489185B1 (en) | 2000-09-13 | 2002-12-03 | Intel Corporation | Protective film for the fabrication of direct build-up layers on an encapsulated die package |
CN1278413C (zh) * | 2000-09-25 | 2006-10-04 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
US6444560B1 (en) | 2000-09-26 | 2002-09-03 | International Business Machines Corporation | Process for making fine pitch connections between devices and structure made by the process |
US6709898B1 (en) | 2000-10-04 | 2004-03-23 | Intel Corporation | Die-in-heat spreader microelectronic package |
US6998281B2 (en) * | 2000-10-12 | 2006-02-14 | General Electric Company | Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics |
US7190080B1 (en) * | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6423570B1 (en) | 2000-10-18 | 2002-07-23 | Intel Corporation | Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby |
DE10057111C1 (de) * | 2000-11-16 | 2002-04-11 | Bosch Gmbh Robert | Wärmeleitfähige Vergußmasse |
US6518600B1 (en) | 2000-11-17 | 2003-02-11 | General Electric Company | Dual encapsulation for an LED |
US20020070443A1 (en) * | 2000-12-08 | 2002-06-13 | Xiao-Chun Mu | Microelectronic package having an integrated heat sink and build-up layers |
US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
FR2818804B1 (fr) * | 2000-12-21 | 2003-10-03 | Thomson Csf | Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede |
JP4780844B2 (ja) * | 2001-03-05 | 2011-09-28 | Okiセミコンダクタ株式会社 | 半導体装置 |
US6773962B2 (en) | 2001-03-15 | 2004-08-10 | General Electric Company | Microelectromechanical system device packaging method |
US6706553B2 (en) * | 2001-03-26 | 2004-03-16 | Intel Corporation | Dispensing process for fabrication of microelectronic packages |
US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
US6888240B2 (en) * | 2001-04-30 | 2005-05-03 | Intel Corporation | High performance, low cost microelectronic circuit package with interposer |
US6894399B2 (en) * | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
US7071024B2 (en) | 2001-05-21 | 2006-07-04 | Intel Corporation | Method for packaging a microelectronic device using on-die bond pad expansion |
US20020175402A1 (en) * | 2001-05-23 | 2002-11-28 | Mccormack Mark Thomas | Structure and method of embedding components in multi-layer substrates |
US6606247B2 (en) | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US6586276B2 (en) | 2001-07-11 | 2003-07-01 | Intel Corporation | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition |
US6696910B2 (en) * | 2001-07-12 | 2004-02-24 | Custom One Design, Inc. | Planar inductors and method of manufacturing thereof |
US6838750B2 (en) * | 2001-07-12 | 2005-01-04 | Custom One Design, Inc. | Interconnect circuitry, multichip module, and methods of manufacturing thereof |
US7183658B2 (en) | 2001-09-05 | 2007-02-27 | Intel Corporation | Low cost microelectronic circuit package |
WO2003024169A1 (en) * | 2001-09-10 | 2003-03-20 | Memlink Ltd. | A stacked multi-layer module and methods of side connection thereto and of manufacturing |
US20030057544A1 (en) * | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
DE10145382A1 (de) * | 2001-09-14 | 2003-01-09 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips |
US6528351B1 (en) * | 2001-09-24 | 2003-03-04 | Jigsaw Tek, Inc. | Integrated package and methods for making same |
US20030059976A1 (en) * | 2001-09-24 | 2003-03-27 | Nathan Richard J. | Integrated package and methods for making same |
WO2003030254A2 (en) * | 2001-09-28 | 2003-04-10 | Hrl Laboratories, Llc | Process for assembling systems and structure thus obtained |
US7253091B2 (en) * | 2001-09-28 | 2007-08-07 | Hrl Laboratories, Llc | Process for assembling three-dimensional systems on a chip and structure thus obtained |
US6974604B2 (en) * | 2001-09-28 | 2005-12-13 | Hrl Laboratories, Llc | Method of self-latching for adhesion during self-assembly of electronic or optical components |
US7351660B2 (en) * | 2001-09-28 | 2008-04-01 | Hrl Laboratories, Llc | Process for producing high performance interconnects |
US7018575B2 (en) * | 2001-09-28 | 2006-03-28 | Hrl Laboratories, Llc | Method for assembly of complementary-shaped receptacle site and device microstructures |
US6793759B2 (en) * | 2001-10-09 | 2004-09-21 | Dow Corning Corporation | Method for creating adhesion during fabrication of electronic devices |
TW550997B (en) * | 2001-10-18 | 2003-09-01 | Matsushita Electric Ind Co Ltd | Module with built-in components and the manufacturing method thereof |
US6727576B2 (en) * | 2001-10-31 | 2004-04-27 | Infineon Technologies Ag | Transfer wafer level packaging |
DE10164800B4 (de) * | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
DE10153609C2 (de) * | 2001-11-02 | 2003-10-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
DE10158563C1 (de) * | 2001-11-29 | 2003-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelementmoduls |
TWI255001B (en) * | 2001-12-13 | 2006-05-11 | Matsushita Electric Ind Co Ltd | Metal wiring substrate, semiconductor device and the manufacturing method thereof |
TW517361B (en) | 2001-12-31 | 2003-01-11 | Megic Corp | Chip package structure and its manufacture process |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
US7214569B2 (en) * | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
US6621702B2 (en) | 2002-01-25 | 2003-09-16 | Lockheed Martin Corporation | Method and apparatus for absorbing thermal energy |
US7002800B2 (en) | 2002-01-25 | 2006-02-21 | Lockheed Martin Corporation | Integrated power and cooling architecture |
US8455994B2 (en) * | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
FI119215B (fi) * | 2002-01-31 | 2008-08-29 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
US20030153119A1 (en) * | 2002-02-14 | 2003-08-14 | Nathan Richard J. | Integrated circuit package and method for fabrication |
US7535078B2 (en) * | 2002-02-14 | 2009-05-19 | Freescale Semiconductor, Inc. | Semiconductor device having a fuse and method of forming thereof |
EP1336872B1 (en) * | 2002-02-19 | 2007-05-30 | Canon Kabushiki Kaisha | Production process of light amount adjustment member, light amount adjustment member, light amount adjustment device and photographing apparatus |
US7169685B2 (en) * | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
US6639302B2 (en) * | 2002-03-20 | 2003-10-28 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries |
FR2837982B1 (fr) * | 2002-03-26 | 2005-02-18 | Thales Sa | Module de circuits integres et procede de fabrication correspondant |
US7122904B2 (en) * | 2002-04-25 | 2006-10-17 | Macronix International Co., Ltd. | Semiconductor packaging device and manufacture thereof |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
SG144746A1 (en) * | 2002-05-21 | 2008-08-28 | Micron Technology Inc | Super high density module with integrated wafer level packages |
US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
US7485489B2 (en) | 2002-06-19 | 2009-02-03 | Bjoersell Sten | Electronics circuit manufacture |
US6903458B1 (en) | 2002-06-20 | 2005-06-07 | Richard J. Nathan | Embedded carrier for an integrated circuit chip |
US6972964B2 (en) * | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
US6661639B1 (en) * | 2002-07-02 | 2003-12-09 | Presidio Components, Inc. | Single layer capacitor |
DE10234951B4 (de) * | 2002-07-31 | 2009-01-02 | Qimonda Ag | Verfahren zur Herstellung von Halbleiterschaltungsmodulen |
FR2843485A1 (fr) * | 2002-08-06 | 2004-02-13 | Thales Sa | Procede de fabrication d'un module de circuits integres et module correspondant |
US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
DE10240460A1 (de) | 2002-08-29 | 2004-03-11 | Infineon Technologies Ag | Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben |
US6935792B2 (en) * | 2002-10-21 | 2005-08-30 | General Electric Company | Optoelectronic package and fabrication method |
DE10250778B3 (de) * | 2002-10-30 | 2004-03-04 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils |
DE10250911B4 (de) * | 2002-10-31 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US6917509B1 (en) | 2002-11-21 | 2005-07-12 | Daniel F. Devoe | Single layer capacitor with dissimilar metallizations |
JP4016825B2 (ja) * | 2002-12-09 | 2007-12-05 | ソニー株式会社 | 半導体装置の製造方法 |
JP4042555B2 (ja) * | 2002-12-09 | 2008-02-06 | ソニー株式会社 | 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法 |
US6711312B1 (en) | 2002-12-20 | 2004-03-23 | General Electric Company | Integrated optoelectronic circuit and method of fabricating the same |
US6869832B2 (en) * | 2003-02-07 | 2005-03-22 | Lockheed Martin Corporation | Method for planarizing bumped die |
JP4137659B2 (ja) * | 2003-02-13 | 2008-08-20 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
FI119583B (fi) | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
DE10308928B4 (de) * | 2003-02-28 | 2009-06-18 | Siemens Ag | Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements |
US7253735B2 (en) * | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
JP4346333B2 (ja) * | 2003-03-26 | 2009-10-21 | 新光電気工業株式会社 | 半導体素子を内蔵した多層回路基板の製造方法 |
US6823585B2 (en) * | 2003-03-28 | 2004-11-30 | International Business Machines Corporation | Method of selective plating on a substrate |
US8222723B2 (en) | 2003-04-01 | 2012-07-17 | Imbera Electronics Oy | Electric module having a conductive pattern layer |
US8704359B2 (en) | 2003-04-01 | 2014-04-22 | Ge Embedded Electronics Oy | Method for manufacturing an electronic module and an electronic module |
FI115601B (fi) * | 2003-04-01 | 2005-05-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
US6921975B2 (en) * | 2003-04-18 | 2005-07-26 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging, exposed active surface and a voltage reference plane |
JP3940694B2 (ja) * | 2003-04-18 | 2007-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6838776B2 (en) * | 2003-04-18 | 2005-01-04 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging and method for forming |
DE10320646A1 (de) * | 2003-05-07 | 2004-09-16 | Infineon Technologies Ag | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben |
US6973719B1 (en) * | 2003-05-16 | 2005-12-13 | Patel Rati M | Method of making a thermal management for a circuit board panel |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
JP4016340B2 (ja) * | 2003-06-13 | 2007-12-05 | ソニー株式会社 | 半導体装置及びその実装構造、並びにその製造方法 |
DE10328265A1 (de) * | 2003-06-23 | 2005-01-27 | Infineon Technologies Ag | Sensorbauteil und Nutzen zu seiner Herstellung |
FR2857157B1 (fr) * | 2003-07-01 | 2005-09-23 | 3D Plus Sa | Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant |
WO2005008733A2 (en) * | 2003-07-14 | 2005-01-27 | Avx Corporation | Modular electronic assembly and method of making |
US7223635B1 (en) * | 2003-07-25 | 2007-05-29 | Hrl Laboratories, Llc | Oriented self-location of microstructures with alignment structures |
KR100886292B1 (ko) | 2003-09-09 | 2009-03-04 | 산요덴키가부시키가이샤 | 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치 |
US6864165B1 (en) * | 2003-09-15 | 2005-03-08 | International Business Machines Corporation | Method of fabricating integrated electronic chip with an interconnect device |
FI20031341A (fi) * | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US20050104027A1 (en) * | 2003-10-17 | 2005-05-19 | Lazarev Pavel I. | Three-dimensional integrated circuit with integrated heat sinks |
US6885539B1 (en) | 2003-12-02 | 2005-04-26 | Presidio Components, Inc. | Single layer capacitor |
US7459781B2 (en) * | 2003-12-03 | 2008-12-02 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
US7514767B2 (en) * | 2003-12-03 | 2009-04-07 | Advanced Chip Engineering Technology Inc. | Fan out type wafer level package structure and method of the same |
TWI225670B (en) * | 2003-12-09 | 2004-12-21 | Advanced Semiconductor Eng | Packaging method of multi-chip module |
US7489032B2 (en) * | 2003-12-25 | 2009-02-10 | Casio Computer Co., Ltd. | Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same |
US8028531B2 (en) * | 2004-03-01 | 2011-10-04 | GlobalFoundries, Inc. | Mitigating heat in an integrated circuit |
JP4342353B2 (ja) * | 2004-03-17 | 2009-10-14 | 三洋電機株式会社 | 回路装置およびその製造方法 |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
WO2005103234A1 (en) * | 2004-04-23 | 2005-11-03 | Héma-Québec | A new method of expanding cord blood cells |
DE102004020497B8 (de) | 2004-04-26 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen |
FI20041680A (fi) | 2004-04-27 | 2005-10-28 | Imbera Electronics Oy | Elektroniikkamoduuli ja menetelmä sen valmistamiseksi |
US20050242425A1 (en) * | 2004-04-30 | 2005-11-03 | Leal George R | Semiconductor device with a protected active die region and method therefor |
FI117814B (fi) * | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
FR2874127B1 (fr) * | 2004-08-03 | 2006-12-08 | United Monolithic Semiconduct | Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier |
US8487194B2 (en) * | 2004-08-05 | 2013-07-16 | Imbera Electronics Oy | Circuit board including an embedded component |
FI117812B (fi) * | 2004-08-05 | 2007-02-28 | Imbera Electronics Oy | Komponentin sisältävän kerroksen valmistaminen |
JP4148201B2 (ja) * | 2004-08-11 | 2008-09-10 | ソニー株式会社 | 電子回路装置 |
KR20060020030A (ko) | 2004-08-30 | 2006-03-06 | 삼성에스디아이 주식회사 | 도너 기판의 제조방법 |
US20060278976A1 (en) * | 2004-09-02 | 2006-12-14 | Koninklijke Phillips Electronics N.C. | Semiconductor device, method and manufacturing same, identification label and information carrier |
US7551141B1 (en) | 2004-11-08 | 2009-06-23 | Alien Technology Corporation | RFID strap capacitively coupled and method of making same |
US7452748B1 (en) | 2004-11-08 | 2008-11-18 | Alien Technology Corporation | Strap assembly comprising functional block deposited therein and method of making same |
US7353598B2 (en) * | 2004-11-08 | 2008-04-08 | Alien Technology Corporation | Assembly comprising functional devices and method of making same |
US20090008792A1 (en) * | 2004-11-19 | 2009-01-08 | Industrial Technology Research Institute | Three-dimensional chip-stack package and active component on a substrate |
TWI256694B (en) * | 2004-11-19 | 2006-06-11 | Ind Tech Res Inst | Structure with embedded active components and manufacturing method thereof |
US7688206B2 (en) | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US7385284B2 (en) | 2004-11-22 | 2008-06-10 | Alien Technology Corporation | Transponder incorporated into an electronic device |
US7442581B2 (en) * | 2004-12-10 | 2008-10-28 | Freescale Semiconductor, Inc. | Flexible carrier and release method for high volume electronic package fabrication |
US7400037B2 (en) * | 2004-12-30 | 2008-07-15 | Advanced Chip Engineering Tachnology Inc. | Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP |
TWM273082U (en) * | 2005-04-01 | 2005-08-11 | Lingsen Precision Ind Ltd | Structure for preventing glue from spilling used in carrier board for packaging integrated circuit |
US7919844B2 (en) * | 2005-05-26 | 2011-04-05 | Aprolase Development Co., Llc | Tier structure with tier frame having a feedthrough structure |
US7768113B2 (en) | 2005-05-26 | 2010-08-03 | Volkan Ozguz | Stackable tier structure comprising prefabricated high density feedthrough |
WO2006134220A1 (en) * | 2005-06-16 | 2006-12-21 | Imbera Electronics Oy | Method for manufacturing a circuit board structure, and a circuit board structure |
FI119714B (fi) * | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
TWI269361B (en) * | 2005-06-17 | 2006-12-21 | Advanced Semiconductor Eng | Structure of substrate integrated embedded passive component and method of forming the same |
US7542301B1 (en) | 2005-06-22 | 2009-06-02 | Alien Technology Corporation | Creating recessed regions in a substrate and assemblies having such recessed regions |
US7303947B1 (en) * | 2005-07-13 | 2007-12-04 | Lockheed Martin Corporation | Source bridge for cooling and/or external connection |
US8335084B2 (en) * | 2005-08-01 | 2012-12-18 | Georgia Tech Research Corporation | Embedded actives and discrete passives in a cavity within build-up layers |
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
US7829386B2 (en) * | 2005-08-17 | 2010-11-09 | General Electric Company | Power semiconductor packaging method and structure |
US7300824B2 (en) * | 2005-08-18 | 2007-11-27 | James Sheats | Method of packaging and interconnection of integrated circuits |
US7847302B2 (en) * | 2005-08-26 | 2010-12-07 | Koninklijke Philips Electronics, N.V. | Blue LED with phosphor layer for producing white light and different phosphor in outer lens for reducing color temperature |
US20070069389A1 (en) * | 2005-09-15 | 2007-03-29 | Alexander Wollanke | Stackable device, device stack and method for fabricating the same |
JP4395775B2 (ja) | 2005-10-05 | 2010-01-13 | ソニー株式会社 | 半導体装置及びその製造方法 |
US20070080458A1 (en) | 2005-10-11 | 2007-04-12 | Tsuyoshi Ogawa | Hybrid module and method of manufacturing the same |
US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
DE102006001767B4 (de) * | 2006-01-12 | 2009-04-30 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
AT503191B1 (de) | 2006-02-02 | 2008-07-15 | Austria Tech & System Tech | Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement |
DE102006009789B3 (de) | 2006-03-01 | 2007-10-04 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse |
US8829661B2 (en) | 2006-03-10 | 2014-09-09 | Freescale Semiconductor, Inc. | Warp compensated package and method |
US20070212813A1 (en) * | 2006-03-10 | 2007-09-13 | Fay Owen R | Perforated embedded plane package and method |
FI20060256L (fi) | 2006-03-17 | 2006-03-20 | Imbera Electronics Oy | Piirilevyn valmistaminen ja komponentin sisältävä piirilevy |
JP4559993B2 (ja) | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
US7993972B2 (en) | 2008-03-04 | 2011-08-09 | Stats Chippac, Ltd. | Wafer level die integration and method therefor |
TWI315573B (en) * | 2006-05-03 | 2009-10-01 | Via Tech Inc | Chip package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US20080006936A1 (en) * | 2006-07-10 | 2008-01-10 | Shih-Ping Hsu | Superfine-circuit semiconductor package structure |
US7524775B2 (en) | 2006-07-13 | 2009-04-28 | Infineon Technologies Ag | Method for producing a dielectric layer for an electronic component |
DE102006033702B3 (de) | 2006-07-20 | 2007-12-20 | Infineon Technologies Ag | Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration |
US7875952B1 (en) | 2006-09-19 | 2011-01-25 | Hrl Laboratories, Llc | Method of transistor level heterogeneous integration and system |
JP2008091638A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
JP2008091639A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 電子装置およびその製造方法 |
US8193034B2 (en) | 2006-11-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure using stud bumps |
US8174119B2 (en) | 2006-11-10 | 2012-05-08 | Stats Chippac, Ltd. | Semiconductor package with embedded die |
US8133762B2 (en) | 2009-03-17 | 2012-03-13 | Stats Chippac, Ltd. | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
WO2008059301A1 (en) * | 2006-11-14 | 2008-05-22 | Infineon Technologies Ag | An electronic component and method for its production |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
US7588951B2 (en) * | 2006-11-17 | 2009-09-15 | Freescale Semiconductor, Inc. | Method of packaging a semiconductor device and a prefabricated connector |
US7696016B2 (en) * | 2006-11-17 | 2010-04-13 | Freescale Semiconductor, Inc. | Method of packaging a device having a tangible element and device thereof |
US7476563B2 (en) * | 2006-11-17 | 2009-01-13 | Freescale Semiconductor, Inc. | Method of packaging a device using a dielectric layer |
US7807511B2 (en) * | 2006-11-17 | 2010-10-05 | Freescale Semiconductor, Inc. | Method of packaging a device having a multi-contact elastomer connector contact area and device thereof |
JP4957220B2 (ja) * | 2006-12-04 | 2012-06-20 | 株式会社デンソー | 電子パッケージ |
JP4862641B2 (ja) * | 2006-12-06 | 2012-01-25 | 株式会社デンソー | 多層基板及び多層基板の製造方法 |
US7838419B2 (en) * | 2006-12-20 | 2010-11-23 | Intel Corporation | Systems and methods to laminate passives onto substrate |
KR100861223B1 (ko) * | 2006-12-27 | 2008-09-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US8178982B2 (en) | 2006-12-30 | 2012-05-15 | Stats Chippac Ltd. | Dual molded multi-chip package system |
US20080190748A1 (en) * | 2007-02-13 | 2008-08-14 | Stephen Daley Arthur | Power overlay structure for mems devices and method for making power overlay structure for mems devices |
JP4753904B2 (ja) * | 2007-03-15 | 2011-08-24 | シャープ株式会社 | 発光装置 |
WO2008129831A1 (ja) * | 2007-03-30 | 2008-10-30 | Panasonic Corporation | 配線基板 |
DE102007020656B4 (de) * | 2007-04-30 | 2009-05-07 | Infineon Technologies Ag | Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips |
US7687895B2 (en) | 2007-04-30 | 2010-03-30 | Infineon Technologies Ag | Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips |
US7829998B2 (en) | 2007-05-04 | 2010-11-09 | Stats Chippac, Ltd. | Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer |
US7723159B2 (en) * | 2007-05-04 | 2010-05-25 | Stats Chippac, Ltd. | Package-on-package using through-hole via die on saw streets |
US8445325B2 (en) | 2007-05-04 | 2013-05-21 | Stats Chippac, Ltd. | Package-in-package using through-hole via die on saw streets |
FR2917236B1 (fr) | 2007-06-07 | 2009-10-23 | Commissariat Energie Atomique | Procede de realisation de via dans un substrat reconstitue. |
FR2917234B1 (fr) * | 2007-06-07 | 2009-11-06 | Commissariat Energie Atomique | Dispositif multi composants integres dans une matrice semi-conductrice. |
FR2917233B1 (fr) * | 2007-06-07 | 2009-11-06 | Commissariat Energie Atomique | Integration 3d de composants verticaux dans des substrats reconstitues. |
US9601412B2 (en) * | 2007-06-08 | 2017-03-21 | Cyntec Co., Ltd. | Three-dimensional package structure |
US8237259B2 (en) * | 2007-06-13 | 2012-08-07 | Infineon Technologies Ag | Embedded chip package |
WO2008157594A2 (en) | 2007-06-18 | 2008-12-24 | New Jersey Institute Of Technology | Electrospun ceramic-polymer composite as a scaffold for tissue repair |
US9610758B2 (en) * | 2007-06-21 | 2017-04-04 | General Electric Company | Method of making demountable interconnect structure |
US20080318413A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and interconnect component recovery process |
US9953910B2 (en) * | 2007-06-21 | 2018-04-24 | General Electric Company | Demountable interconnect structure |
US20080318055A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Recoverable electronic component |
US20080318054A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Low-temperature recoverable electronic component |
US20080313894A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and low-temperature interconnect component recovery process |
US8384199B2 (en) * | 2007-06-25 | 2013-02-26 | Epic Technologies, Inc. | Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system |
US20090028491A1 (en) | 2007-07-26 | 2009-01-29 | General Electric Company | Interconnect structure |
DE102007034949A1 (de) * | 2007-07-26 | 2009-02-05 | Siemens Ag | Einheitlich normierte Leistungspackages |
JP2009043857A (ja) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
CN101689539A (zh) * | 2007-08-08 | 2010-03-31 | 卡西欧计算机株式会社 | 半导体装置及其制造方法 |
US8258624B2 (en) * | 2007-08-10 | 2012-09-04 | Intel Mobile Communications GmbH | Method for fabricating a semiconductor and semiconductor package |
US20090045444A1 (en) * | 2007-08-13 | 2009-02-19 | Holger Huebner | Integrated device and circuit system |
US9681550B2 (en) * | 2007-08-28 | 2017-06-13 | Joseph C. Fjelstad | Method of making a circuit subassembly |
US7595226B2 (en) * | 2007-08-29 | 2009-09-29 | Freescale Semiconductor, Inc. | Method of packaging an integrated circuit die |
US7834464B2 (en) | 2007-10-09 | 2010-11-16 | Infineon Technologies Ag | Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device |
EP2213148A4 (en) | 2007-10-10 | 2011-09-07 | Tessera Inc | ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED |
US7633667B2 (en) * | 2007-10-22 | 2009-12-15 | General Electric Company | Apparatus and method of forming high performance integrated RF optical module |
TWI360207B (en) | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
JP5269090B2 (ja) * | 2007-12-03 | 2013-08-21 | コロ テクノロジーズ インコーポレイテッド | 静電変換器およびアレイにおけるスルーウエハ相互接続部 |
EP2215710A1 (en) * | 2007-12-03 | 2010-08-11 | Kolo Technologies, Inc. | Packaging and connecting electrostatic transducer arrays |
US9460951B2 (en) | 2007-12-03 | 2016-10-04 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of wafer level package integration |
US10074553B2 (en) * | 2007-12-03 | 2018-09-11 | STATS ChipPAC Pte. Ltd. | Wafer level package integration and method |
US9318441B2 (en) | 2007-12-14 | 2016-04-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die |
US8456002B2 (en) | 2007-12-14 | 2013-06-04 | Stats Chippac Ltd. | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
US7767496B2 (en) | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
US8343809B2 (en) | 2010-03-15 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die |
US8183095B2 (en) | 2010-03-12 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation |
US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
US7759212B2 (en) * | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
US20090170241A1 (en) * | 2007-12-26 | 2009-07-02 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier |
JP4636090B2 (ja) * | 2008-01-31 | 2011-02-23 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP4840373B2 (ja) * | 2008-01-31 | 2011-12-21 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US8022511B2 (en) | 2008-02-05 | 2011-09-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8350367B2 (en) | 2008-02-05 | 2013-01-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US7989928B2 (en) * | 2008-02-05 | 2011-08-02 | Advanced Semiconductor Engineering Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8212339B2 (en) * | 2008-02-05 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8035216B2 (en) * | 2008-02-22 | 2011-10-11 | Intel Corporation | Integrated circuit package and method of manufacturing same |
US8659154B2 (en) | 2008-03-14 | 2014-02-25 | Infineon Technologies Ag | Semiconductor device including adhesive covered element |
US20090236647A1 (en) * | 2008-03-18 | 2009-09-24 | Infineon Technologies Ag | Semiconductor device with capacitor |
US20090325296A1 (en) * | 2008-03-25 | 2009-12-31 | New Jersey Institute Of Technology | Electrospun electroactive polymers for regenerative medicine applications |
DE102008016487A1 (de) * | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
US7759163B2 (en) | 2008-04-18 | 2010-07-20 | Infineon Technologies Ag | Semiconductor module |
CN101567326B (zh) * | 2008-04-24 | 2013-04-17 | 相互股份有限公司 | 印刷电路板及其形成方法 |
US7950144B2 (en) * | 2008-04-30 | 2011-05-31 | Freescale Semiconductor, Inc. | Method for controlling warpage in redistributed chip packaging panels |
US8253241B2 (en) | 2008-05-20 | 2012-08-28 | Infineon Technologies Ag | Electronic module |
US7772046B2 (en) * | 2008-06-04 | 2010-08-10 | Stats Chippac, Ltd. | Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference |
US8039303B2 (en) | 2008-06-11 | 2011-10-18 | Stats Chippac, Ltd. | Method of forming stress relief layer between die and interconnect structure |
US8125766B2 (en) * | 2008-06-13 | 2012-02-28 | Kemet Electronics Corporation | Concentrated capacitor assembly |
US7727808B2 (en) * | 2008-06-13 | 2010-06-01 | General Electric Company | Ultra thin die electronic package |
US7931849B2 (en) * | 2008-06-25 | 2011-04-26 | Applied Micro Circuits Corporation | Non-destructive laser optical integrated circuit package marking |
KR101003585B1 (ko) * | 2008-06-25 | 2010-12-22 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
WO2009156970A1 (en) * | 2008-06-26 | 2009-12-30 | Nxp B.V. | Packaged semiconductor product and method for manufacture thereof |
DE102008030842A1 (de) | 2008-06-30 | 2010-01-28 | Epcos Ag | Integriertes Modul mit intrinsischem Isolationsbereich und Herstellungsverfahren |
US7842542B2 (en) | 2008-07-14 | 2010-11-30 | Stats Chippac, Ltd. | Embedded semiconductor die package and method of making the same using metal frame carrier |
FR2934082B1 (fr) * | 2008-07-21 | 2011-05-27 | Commissariat Energie Atomique | Dispositif multi composants integres dans une matrice |
US20100025848A1 (en) | 2008-08-04 | 2010-02-04 | Infineon Technologies Ag | Method of fabricating a semiconductor device and semiconductor device |
US8410584B2 (en) | 2008-08-08 | 2013-04-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
FI125526B (fi) * | 2008-08-25 | 2015-11-13 | Ge Embedded Electronics Oy | Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi |
US8263437B2 (en) | 2008-09-05 | 2012-09-11 | STATS ChiPAC, Ltd. | Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit |
US8183087B2 (en) | 2008-09-09 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component |
US7772081B2 (en) * | 2008-09-17 | 2010-08-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming high-frequency circuit structure and method thereof |
US7888181B2 (en) * | 2008-09-22 | 2011-02-15 | Stats Chippac, Ltd. | Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die |
US8546189B2 (en) * | 2008-09-22 | 2013-10-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection |
US7820485B2 (en) * | 2008-09-29 | 2010-10-26 | Freescale Semiconductor, Inc. | Method of forming a package with exposed component surfaces |
US8415203B2 (en) * | 2008-09-29 | 2013-04-09 | Freescale Semiconductor, Inc. | Method of forming a semiconductor package including two devices |
WO2010041630A1 (ja) * | 2008-10-10 | 2010-04-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US7915082B2 (en) * | 2008-10-23 | 2011-03-29 | Infineon Technologies Ag | Semiconductor device |
US20100110656A1 (en) | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
JP5161732B2 (ja) * | 2008-11-11 | 2013-03-13 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP5173758B2 (ja) * | 2008-11-17 | 2013-04-03 | 新光電気工業株式会社 | 半導体パッケージの製造方法 |
US8916452B2 (en) * | 2008-11-23 | 2014-12-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming WLCSP using wafer sections containing multiple die |
US8183677B2 (en) * | 2008-11-26 | 2012-05-22 | Infineon Technologies Ag | Device including a semiconductor chip |
US8354304B2 (en) * | 2008-12-05 | 2013-01-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant |
US7993941B2 (en) | 2008-12-05 | 2011-08-09 | Stats Chippac, Ltd. | Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant |
US8168470B2 (en) | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound |
US7858441B2 (en) | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
US7741148B1 (en) * | 2008-12-10 | 2010-06-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support |
US7799602B2 (en) * | 2008-12-10 | 2010-09-21 | Stats Chippac, Ltd. | Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure |
US7935570B2 (en) * | 2008-12-10 | 2011-05-03 | Stats Chippac, Ltd. | Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars |
US8900921B2 (en) * | 2008-12-11 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV |
US9293401B2 (en) | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
US8592992B2 (en) | 2011-12-14 | 2013-11-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP |
US7642128B1 (en) | 2008-12-12 | 2010-01-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9064936B2 (en) | 2008-12-12 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
US9082806B2 (en) | 2008-12-12 | 2015-07-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP |
JP5147678B2 (ja) | 2008-12-24 | 2013-02-20 | 新光電気工業株式会社 | 微細配線パッケージの製造方法 |
US8119452B2 (en) * | 2009-01-14 | 2012-02-21 | Infineon Technologies Ag | Method of fabricating a semiconductor device |
JP5193898B2 (ja) | 2009-02-12 | 2013-05-08 | 新光電気工業株式会社 | 半導体装置及び電子装置 |
US20100207257A1 (en) * | 2009-02-17 | 2010-08-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor package and manufacturing method thereof |
US8110902B2 (en) * | 2009-02-19 | 2012-02-07 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US8008125B2 (en) * | 2009-03-06 | 2011-08-30 | General Electric Company | System and method for stacked die embedded chip build-up |
US9771557B2 (en) | 2009-03-12 | 2017-09-26 | New Jersey Institute Of Technology | Piezoelectric scaffold for nerve growth and repair |
US9192655B2 (en) | 2009-03-12 | 2015-11-24 | New Jersey Institute Of Technology | System and method for a hydrogel and hydrogel composite for cartilage repair applications |
US9476026B2 (en) | 2009-03-12 | 2016-10-25 | New Jersey Institute Of Technology | Method of tissue repair using a piezoelectric scaffold |
US9334476B2 (en) * | 2009-03-12 | 2016-05-10 | New Jersey Institute Of Technology | Method for nerve growth and repair using a piezoelectric scaffold |
US7989270B2 (en) * | 2009-03-13 | 2011-08-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors |
US8258010B2 (en) * | 2009-03-17 | 2012-09-04 | Stats Chippac, Ltd. | Making a semiconductor device having conductive through organic vias |
US8097489B2 (en) * | 2009-03-23 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die |
US9299661B2 (en) * | 2009-03-24 | 2016-03-29 | General Electric Company | Integrated circuit package and method of making same |
US8163597B2 (en) * | 2009-03-24 | 2012-04-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure |
US20110156261A1 (en) * | 2009-03-24 | 2011-06-30 | Christopher James Kapusta | Integrated circuit package and method of making same |
US8026608B2 (en) * | 2009-03-24 | 2011-09-27 | General Electric Company | Stackable electronic package |
US8378383B2 (en) | 2009-03-25 | 2013-02-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming a shielding layer between stacked semiconductor die |
US8003445B2 (en) * | 2009-03-26 | 2011-08-23 | Stats Chippac Ltd. | Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof |
JP5340789B2 (ja) * | 2009-04-06 | 2013-11-13 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
JP5330065B2 (ja) * | 2009-04-13 | 2013-10-30 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
JP2010262992A (ja) * | 2009-04-30 | 2010-11-18 | Sanyo Electric Co Ltd | 半導体モジュールおよび携帯機器 |
KR101077410B1 (ko) * | 2009-05-15 | 2011-10-26 | 삼성전기주식회사 | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
US7955942B2 (en) * | 2009-05-18 | 2011-06-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame |
US7951663B2 (en) * | 2009-05-26 | 2011-05-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
TWI455215B (zh) * | 2009-06-11 | 2014-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其之製造方法 |
FR2946795B1 (fr) * | 2009-06-12 | 2011-07-22 | 3D Plus | Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee |
US8105915B2 (en) | 2009-06-12 | 2012-01-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
TWI456715B (zh) * | 2009-06-19 | 2014-10-11 | Advanced Semiconductor Eng | 晶片封裝結構及其製造方法 |
US8518749B2 (en) | 2009-06-22 | 2013-08-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die |
FR2947948B1 (fr) * | 2009-07-09 | 2012-03-09 | Commissariat Energie Atomique | Plaquette poignee presentant des fenetres de visualisation |
US8212340B2 (en) | 2009-07-13 | 2012-07-03 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US20110014746A1 (en) * | 2009-07-17 | 2011-01-20 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton |
TWI466259B (zh) * | 2009-07-21 | 2014-12-21 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
US8237252B2 (en) | 2009-07-22 | 2012-08-07 | Stats Chippac, Ltd. | Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation |
TWI405306B (zh) | 2009-07-23 | 2013-08-11 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體 |
TWI485825B (zh) * | 2009-07-28 | 2015-05-21 | Xintec Inc | 晶片封裝體及其形成方法 |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8367470B2 (en) * | 2009-08-07 | 2013-02-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die |
US8021930B2 (en) * | 2009-08-12 | 2011-09-20 | Stats Chippac, Ltd. | Semiconductor device and method of forming dam material around periphery of die to reduce warpage |
US8039304B2 (en) | 2009-08-12 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures |
US8003496B2 (en) | 2009-08-14 | 2011-08-23 | Stats Chippac, Ltd. | Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die |
USRE48111E1 (en) | 2009-08-21 | 2020-07-21 | JCET Semiconductor (Shaoxing) Co. Ltd. | Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect |
US9324672B2 (en) * | 2009-08-21 | 2016-04-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package |
US8383457B2 (en) | 2010-09-03 | 2013-02-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect |
US8169058B2 (en) | 2009-08-21 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars |
US9397050B2 (en) * | 2009-08-31 | 2016-07-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant |
JP2011061004A (ja) * | 2009-09-10 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8164158B2 (en) * | 2009-09-11 | 2012-04-24 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device |
US8895358B2 (en) * | 2009-09-11 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP |
US9875911B2 (en) * | 2009-09-23 | 2018-01-23 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming interposer with opening to contain semiconductor die |
US8143097B2 (en) | 2009-09-23 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP |
US8883559B2 (en) * | 2009-09-25 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8460972B2 (en) * | 2009-11-05 | 2013-06-11 | Freescale Semiconductor, Inc. | Method of forming semiconductor package |
US20110108999A1 (en) * | 2009-11-06 | 2011-05-12 | Nalla Ravi K | Microelectronic package and method of manufacturing same |
US8378466B2 (en) | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
US8030750B2 (en) | 2009-11-19 | 2011-10-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8368185B2 (en) * | 2009-11-19 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with electromagnetic interference shielding |
US8034661B2 (en) * | 2009-11-25 | 2011-10-11 | Stats Chippac, Ltd. | Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP |
US9202769B2 (en) | 2009-11-25 | 2015-12-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming thermal lid for balancing warpage and thermal management |
US8405229B2 (en) * | 2009-11-30 | 2013-03-26 | Endicott Interconnect Technologies, Inc. | Electronic package including high density interposer and circuitized substrate assembly utilizing same |
US8245392B2 (en) * | 2009-12-01 | 2012-08-21 | Endicott Interconnect Technologies, Inc. | Method of making high density interposer and electronic package utilizing same |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8169065B2 (en) * | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
US8901724B2 (en) | 2009-12-29 | 2014-12-02 | Intel Corporation | Semiconductor package with embedded die and its methods of fabrication |
US8742561B2 (en) | 2009-12-29 | 2014-06-03 | Intel Corporation | Recessed and embedded die coreless package |
TWI401753B (zh) * | 2009-12-31 | 2013-07-11 | Advanced Semiconductor Eng | 可堆疊式封裝結構之製造方法 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8372689B2 (en) | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
US8138014B2 (en) | 2010-01-29 | 2012-03-20 | Stats Chippac, Ltd. | Method of forming thin profile WLCSP with vertical interconnect over package footprint |
US8368187B2 (en) * | 2010-02-03 | 2013-02-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die |
US8320134B2 (en) | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
US9754835B2 (en) | 2010-02-16 | 2017-09-05 | Deca Technologies Inc. | Semiconductor device and method comprising redistribution layers |
US20110198762A1 (en) * | 2010-02-16 | 2011-08-18 | Deca Technologies Inc. | Panelized packaging with transferred dielectric |
US10373870B2 (en) | 2010-02-16 | 2019-08-06 | Deca Technologies Inc. | Semiconductor device and method of packaging |
US8822281B2 (en) | 2010-02-23 | 2014-09-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier |
US8421226B2 (en) * | 2010-02-25 | 2013-04-16 | Infineon Technologies Ag | Device including an encapsulated semiconductor chip and manufacturing method thereof |
US8241952B2 (en) * | 2010-02-25 | 2012-08-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD in fan-out level chip scale package |
US20120314390A1 (en) * | 2010-03-03 | 2012-12-13 | Mutual-Tek Industries Co., Ltd. | Multilayer circuit board |
US20110215450A1 (en) * | 2010-03-05 | 2011-09-08 | Chi Heejo | Integrated circuit packaging system with encapsulation and method of manufacture thereof |
US8409926B2 (en) | 2010-03-09 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer around semiconductor die |
US9180166B2 (en) | 2010-03-12 | 2015-11-10 | New Jersey Institute Of Technology | Cartilage repair systems and applications utilizing a glycosaminoglycan mimic |
US9548240B2 (en) | 2010-03-15 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package |
US8951839B2 (en) | 2010-03-15 | 2015-02-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8258633B2 (en) * | 2010-03-31 | 2012-09-04 | Infineon Technologies Ag | Semiconductor package and multichip arrangement having a polymer layer and an encapsulant |
US8350381B2 (en) | 2010-04-01 | 2013-01-08 | Infineon Technologies Ag | Device and method for manufacturing a device |
US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
US8535989B2 (en) | 2010-04-02 | 2013-09-17 | Intel Corporation | Embedded semiconductive chips in reconstituted wafers, and systems containing same |
US8319318B2 (en) | 2010-04-06 | 2012-11-27 | Intel Corporation | Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8618652B2 (en) | 2010-04-16 | 2013-12-31 | Intel Corporation | Forming functionalized carrier structures with coreless packages |
US8939347B2 (en) | 2010-04-28 | 2015-01-27 | Intel Corporation | Magnetic intermetallic compound interconnect |
US9847308B2 (en) | 2010-04-28 | 2017-12-19 | Intel Corporation | Magnetic intermetallic compound interconnect |
US9431316B2 (en) | 2010-05-04 | 2016-08-30 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation |
US8313958B2 (en) | 2010-05-12 | 2012-11-20 | Intel Corporation | Magnetic microelectronic device attachment |
US8434668B2 (en) | 2010-05-12 | 2013-05-07 | Intel Corporation | Magnetic attachment structure |
US8241964B2 (en) | 2010-05-13 | 2012-08-14 | Stats Chippac, Ltd. | Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation |
US8258012B2 (en) | 2010-05-14 | 2012-09-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die |
US8558392B2 (en) | 2010-05-14 | 2013-10-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant |
US8357564B2 (en) | 2010-05-17 | 2013-01-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die |
US8677613B2 (en) | 2010-05-20 | 2014-03-25 | International Business Machines Corporation | Enhanced modularity in heterogeneous 3D stacks |
US9735113B2 (en) | 2010-05-24 | 2017-08-15 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8349658B2 (en) | 2010-05-26 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe |
US9269691B2 (en) | 2010-05-26 | 2016-02-23 | Stats Chippac, Ltd. | Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer |
US8609532B2 (en) | 2010-05-26 | 2013-12-17 | Intel Corporation | Magnetically sintered conductive via |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US9484279B2 (en) | 2010-06-02 | 2016-11-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die |
US8105872B2 (en) | 2010-06-02 | 2012-01-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die |
US8236617B2 (en) | 2010-06-04 | 2012-08-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure |
US9620455B2 (en) | 2010-06-24 | 2017-04-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure |
US8648615B2 (en) * | 2010-06-28 | 2014-02-11 | Xilinx, Inc. | Testing die-to-die bonding and rework |
US20120001339A1 (en) | 2010-06-30 | 2012-01-05 | Pramod Malatkar | Bumpless build-up layer package design with an interposer |
US8372666B2 (en) | 2010-07-06 | 2013-02-12 | Intel Corporation | Misalignment correction for embedded microelectronic die applications |
TWI421956B (zh) * | 2010-07-13 | 2014-01-01 | 矽品精密工業股份有限公司 | 晶片尺寸封裝件及其製法 |
CN102339818B (zh) * | 2010-07-15 | 2014-04-30 | 台达电子工业股份有限公司 | 功率模块及其制造方法 |
FR2963478B1 (fr) * | 2010-07-27 | 2013-06-28 | St Microelectronics Grenoble 2 | Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication. |
KR101775150B1 (ko) | 2010-07-30 | 2017-09-05 | 삼성전자주식회사 | 다층 라미네이트 패키지 및 그 제조방법 |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
TWI540698B (zh) | 2010-08-02 | 2016-07-01 | 日月光半導體製造股份有限公司 | 半導體封裝件與其製造方法 |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8193610B2 (en) | 2010-08-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP |
US8343810B2 (en) | 2010-08-16 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers |
US8288201B2 (en) | 2010-08-25 | 2012-10-16 | Stats Chippac, Ltd. | Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die |
US8754516B2 (en) | 2010-08-26 | 2014-06-17 | Intel Corporation | Bumpless build-up layer package with pre-stacked microelectronic devices |
US8097490B1 (en) | 2010-08-27 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die |
US8518746B2 (en) | 2010-09-02 | 2013-08-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die |
US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
US8421212B2 (en) | 2010-09-22 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit packaging system with active surface heat removal and method of manufacture thereof |
US8304913B2 (en) | 2010-09-24 | 2012-11-06 | Intel Corporation | Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby |
JP5606243B2 (ja) * | 2010-09-24 | 2014-10-15 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
KR101394964B1 (ko) | 2010-10-12 | 2014-05-15 | 한국전자통신연구원 | 반도체 패키지 및 그 제조 방법 |
US8946890B2 (en) * | 2010-10-20 | 2015-02-03 | Marvell World Trade Ltd. | Power/ground layout for chips |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
US8384227B2 (en) | 2010-11-16 | 2013-02-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die |
US8927339B2 (en) | 2010-11-22 | 2015-01-06 | Bridge Semiconductor Corporation | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
US8114712B1 (en) * | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
US8487426B2 (en) | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
JP6189827B2 (ja) | 2011-04-13 | 2017-08-30 | ニュー ジャージー インスティテューツ オブ テクノロジー | 骨修復のためのエレクトロスピニングによる生分解性の足場のためのシステムと方法 |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
US8841763B2 (en) * | 2011-04-29 | 2014-09-23 | Tessera, Inc. | Three-dimensional system-in-a-package |
US8552540B2 (en) * | 2011-05-10 | 2013-10-08 | Conexant Systems, Inc. | Wafer level package with thermal pad for higher power dissipation |
US8937382B2 (en) | 2011-06-27 | 2015-01-20 | Intel Corporation | Secondary device integration into coreless microelectronic device packages |
US8848380B2 (en) | 2011-06-30 | 2014-09-30 | Intel Corporation | Bumpless build-up layer package warpage reduction |
KR101434003B1 (ko) | 2011-07-07 | 2014-08-27 | 삼성전기주식회사 | 반도체 패키지 및 그 제조 방법 |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
US20130075892A1 (en) * | 2011-09-27 | 2013-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Three Dimensional Integrated Circuit Fabrication |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
JP5729290B2 (ja) | 2011-12-16 | 2015-06-03 | 富士通株式会社 | 半導体装置の製造方法、電子装置の製造方法及び基板 |
US8723313B2 (en) | 2012-01-14 | 2014-05-13 | Wan-Ling Yu | Semiconductor package structure and method for manufacturing the same |
EP2615638A3 (en) | 2012-01-16 | 2013-09-25 | Yu, Wan-Ling | Semiconductor Package Structure and Method for Manufacturing The Same |
TWI446501B (zh) * | 2012-01-20 | 2014-07-21 | 矽品精密工業股份有限公司 | 承載板、半導體封裝件及其製法 |
US8685790B2 (en) | 2012-02-15 | 2014-04-01 | Freescale Semiconductor, Inc. | Semiconductor device package having backside contact and method for manufacturing |
US9245819B2 (en) * | 2012-02-22 | 2016-01-26 | Freescale Semiconductor, Inc. | Embedded electrical component surface interconnect |
KR102036942B1 (ko) * | 2012-02-24 | 2019-10-25 | 스카이워크스 솔루션즈, 인코포레이티드 | 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법 |
TWI476841B (zh) * | 2012-03-03 | 2015-03-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US8901755B2 (en) * | 2012-03-20 | 2014-12-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die |
US8658473B2 (en) | 2012-03-27 | 2014-02-25 | General Electric Company | Ultrathin buried die module and method of manufacturing thereof |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US8780561B2 (en) * | 2012-03-30 | 2014-07-15 | Raytheon Company | Conduction cooling of multi-channel flip chip based panel array circuits |
US8937376B2 (en) | 2012-04-16 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with heat dissipation structures and related methods |
KR101933015B1 (ko) * | 2012-04-19 | 2018-12-27 | 삼성전자주식회사 | 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지 |
US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
FR2990565B1 (fr) * | 2012-05-09 | 2016-10-28 | Commissariat Energie Atomique | Procede de realisation de detecteurs infrarouges |
US9257368B2 (en) | 2012-05-14 | 2016-02-09 | Intel Corporation | Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias |
US8823175B2 (en) | 2012-05-15 | 2014-09-02 | Infineon Technologies Ag | Reliable area joints for power semiconductors |
US8704341B2 (en) | 2012-05-15 | 2014-04-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal dissipation structures and EMI shielding |
US8703542B2 (en) * | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
KR101947722B1 (ko) * | 2012-06-07 | 2019-04-25 | 삼성전자주식회사 | 적층 반도체 패키지 및 이의 제조방법 |
DE112012006469B4 (de) | 2012-06-08 | 2022-05-05 | Intel Corporation | Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel |
US8653634B2 (en) | 2012-06-11 | 2014-02-18 | Advanced Semiconductor Engineering, Inc. | EMI-shielded semiconductor devices and methods of making |
US9281292B2 (en) * | 2012-06-25 | 2016-03-08 | Intel Corporation | Single layer low cost wafer level packaging for SFF SiP |
US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
KR101429344B1 (ko) | 2012-08-08 | 2014-08-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP5484532B2 (ja) * | 2012-08-13 | 2014-05-07 | 新光電気工業株式会社 | 微細配線パッケージ |
US9087847B2 (en) | 2012-08-14 | 2015-07-21 | Bridge Semiconductor Corporation | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same |
WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
CN104335343A (zh) | 2012-09-05 | 2015-02-04 | 松下知识产权经营株式会社 | 半导体装置及其制造方法 |
JP2013016842A (ja) * | 2012-09-07 | 2013-01-24 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
US9673162B2 (en) * | 2012-09-13 | 2017-06-06 | Nxp Usa, Inc. | High power semiconductor package subsystems |
KR20140038116A (ko) | 2012-09-20 | 2014-03-28 | 제이앤제이 패밀리 주식회사 | Le d 램프 |
US9136236B2 (en) | 2012-09-28 | 2015-09-15 | Intel Corporation | Localized high density substrate routing |
US8912670B2 (en) * | 2012-09-28 | 2014-12-16 | Intel Corporation | Bumpless build-up layer package including an integrated heat spreader |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US9190380B2 (en) | 2012-12-06 | 2015-11-17 | Intel Corporation | High density substrate routing in BBUL package |
DE102012025433B4 (de) | 2012-12-21 | 2015-10-01 | Karlsruher Institut für Technologie | Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul |
JP6478309B2 (ja) | 2012-12-31 | 2019-03-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 多層基板及び多層基板の製造方法 |
US20140225248A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Power distribution and thermal solution for direct stacked integrated circuits |
US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
US9837701B2 (en) | 2013-03-04 | 2017-12-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including antenna substrate and manufacturing method thereof |
US9129954B2 (en) | 2013-03-07 | 2015-09-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor package including antenna layer and manufacturing method thereof |
US9685350B2 (en) * | 2013-03-08 | 2017-06-20 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB |
US9041226B2 (en) | 2013-03-13 | 2015-05-26 | Infineon Technologies Ag | Chip arrangement and a method of manufacturing a chip arrangement |
US8987876B2 (en) * | 2013-03-14 | 2015-03-24 | General Electric Company | Power overlay structure and method of making same |
US9172131B2 (en) | 2013-03-15 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure having aperture antenna |
US9093442B1 (en) | 2013-03-15 | 2015-07-28 | Lockheed Martin Corporation | Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration |
DE102013205138A1 (de) | 2013-03-22 | 2014-09-25 | Infineon Technologies Ag | Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
TWM458672U (zh) * | 2013-04-10 | 2013-08-01 | Genesis Photonics Inc | 光源模組 |
WO2014203603A1 (ja) | 2013-06-18 | 2014-12-24 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
US20150001713A1 (en) * | 2013-06-29 | 2015-01-01 | Edmund Goetz | Multiple level redistribution layer for multiple chip integration |
US8941244B1 (en) * | 2013-07-03 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
US8828807B1 (en) | 2013-07-17 | 2014-09-09 | Infineon Technologies Ag | Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound |
US8822268B1 (en) * | 2013-07-17 | 2014-09-02 | Freescale Semiconductor, Inc. | Redistributed chip packages containing multiple components and methods for the fabrication thereof |
CN103400825B (zh) | 2013-07-31 | 2016-05-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
US20150041993A1 (en) * | 2013-08-06 | 2015-02-12 | Infineon Technologies Ag | Method for manufacturing a chip arrangement, and a chip arrangement |
US9532459B2 (en) * | 2013-08-12 | 2016-12-27 | Infineon Technologies Ag | Electronic module and method of manufacturing the same |
US9099623B2 (en) | 2013-08-30 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Manufacture including substrate and package structure of optical chip |
US9419156B2 (en) * | 2013-08-30 | 2016-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package and method for integration of heterogeneous integrated circuits |
US8912641B1 (en) | 2013-09-09 | 2014-12-16 | Harris Corporation | Low profile electronic package and associated methods |
US9300222B2 (en) * | 2013-09-11 | 2016-03-29 | Texas Instruments Incorporated | Three-dimensional power supply module with passive stacked over cavity |
US9443789B2 (en) | 2013-09-11 | 2016-09-13 | Harris Corporation | Embedded electronic packaging and associated methods |
US9159690B2 (en) | 2013-09-25 | 2015-10-13 | Intel Corporation | Tall solders for through-mold interconnect |
US9349703B2 (en) | 2013-09-25 | 2016-05-24 | Intel Corporation | Method for making high density substrate interconnect using inkjet printing |
US9209151B2 (en) | 2013-09-26 | 2015-12-08 | General Electric Company | Embedded semiconductor device package and method of manufacturing thereof |
US9275878B2 (en) | 2013-10-01 | 2016-03-01 | Infineon Technologies Ag | Metal redistribution layer for molded substrates |
US9613930B2 (en) | 2013-10-25 | 2017-04-04 | Infineon Technologies Ag | Semiconductor device and method for manufacturing a semiconductor device |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
FR3014708B1 (fr) * | 2013-12-13 | 2021-01-08 | Hispano Suiza Sa | Procede de depot de plusieurs polymeres de protection sur un systeme electronique |
CN106061737B (zh) * | 2013-12-19 | 2019-12-31 | 加利福尼亚大学董事会 | 可扩展性制造技术和电路封装设备 |
DE102013114907A1 (de) * | 2013-12-27 | 2015-07-02 | Pac Tech-Packaging Technologies Gmbh | Verfahren zur Herstellung eines Chipmoduls |
US9824989B2 (en) * | 2014-01-17 | 2017-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package and methods of forming thereof |
US9837278B2 (en) * | 2014-02-27 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Wafer level chip scale package and method of manufacturing the same |
US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
KR20160117597A (ko) * | 2014-03-06 | 2016-10-10 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
US9362161B2 (en) * | 2014-03-20 | 2016-06-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package |
JP5962705B2 (ja) * | 2014-05-20 | 2016-08-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
US9595485B2 (en) * | 2014-06-26 | 2017-03-14 | Nxp Usa, Inc. | Microelectronic packages having embedded sidewall substrates and methods for the producing thereof |
US9305809B1 (en) * | 2014-06-26 | 2016-04-05 | Stats Chippac Ltd. | Integrated circuit packaging system with coreless substrate and method of manufacture thereof |
US9691726B2 (en) * | 2014-07-08 | 2017-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming fan-out package structure |
US9502270B2 (en) | 2014-07-08 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
US9431319B2 (en) * | 2014-08-01 | 2016-08-30 | Linear Technology Corporation | Exposed, solderable heat spreader for integrated circuit packages |
TWI584387B (zh) * | 2014-08-15 | 2017-05-21 | 矽品精密工業股份有限公司 | 封裝結構之製法 |
US11437304B2 (en) | 2014-11-06 | 2022-09-06 | Semiconductor Components Industries, Llc | Substrate structures and methods of manufacture |
US10032725B2 (en) * | 2015-02-26 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US10276541B2 (en) * | 2015-06-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D package structure and methods of forming same |
US10269767B2 (en) * | 2015-07-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same |
US9543249B1 (en) * | 2015-09-21 | 2017-01-10 | Dyi-chung Hu | Package substrate with lateral communication circuitry |
KR102497583B1 (ko) * | 2015-10-27 | 2023-02-10 | 삼성전자주식회사 | 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 |
US9389362B1 (en) * | 2015-11-16 | 2016-07-12 | International Business Machines Corporation | Adaptive optical interconnection of components of an electro-optical circuit |
DE102016202548B3 (de) * | 2016-02-18 | 2017-08-17 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement |
US10186468B2 (en) * | 2016-03-31 | 2019-01-22 | Infineon Technologies Ag | System and method for a transducer in an eWLB package |
US10586757B2 (en) | 2016-05-27 | 2020-03-10 | Linear Technology Corporation | Exposed solderable heat spreader for flipchip packages |
US10504827B2 (en) | 2016-06-03 | 2019-12-10 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
WO2018030262A1 (ja) * | 2016-08-09 | 2018-02-15 | 株式会社村田製作所 | モジュール部品の製造方法 |
DE102016115629A1 (de) * | 2016-08-23 | 2018-03-01 | Osram Opto Semiconductors Gmbh | Verfahren zum herstellen eines optoelektronischen bauelements |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US10147702B2 (en) * | 2016-10-24 | 2018-12-04 | Palo Alto Research Center Incorporated | Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste |
US10867959B2 (en) * | 2016-11-30 | 2020-12-15 | Shenzhen Xiuyuan Electronic Technology Co., Ltd | Integrated circuit packaging method and integrated packaged circuit |
KR102479357B1 (ko) * | 2016-12-08 | 2022-12-19 | 쇼와덴코머티리얼즈가부시끼가이샤 | 반도체 장치의 제조 방법 |
US20180182682A1 (en) * | 2016-12-25 | 2018-06-28 | Powertech Technology Inc. | Semiconductor device package with stress relief layer |
DE102017200128A1 (de) | 2017-01-05 | 2018-07-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung |
DE102017200127A1 (de) | 2017-01-05 | 2018-07-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung |
DE102017200126A1 (de) | 2017-01-05 | 2018-07-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung |
US10206286B2 (en) | 2017-06-26 | 2019-02-12 | Infineon Technologies Austria Ag | Embedding into printed circuit board with drilling |
US10446521B2 (en) * | 2017-11-07 | 2019-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method of fabricating an integrated fan-out package |
US10211141B1 (en) | 2017-11-17 | 2019-02-19 | General Electric Company | Semiconductor logic device and system and method of embedded packaging of same |
US10396053B2 (en) | 2017-11-17 | 2019-08-27 | General Electric Company | Semiconductor logic device and system and method of embedded packaging of same |
US10566301B2 (en) | 2017-11-17 | 2020-02-18 | General Electric Company | Semiconductor logic device and system and method of embedded packaging of same |
US10276523B1 (en) | 2017-11-17 | 2019-04-30 | General Electric Company | Semiconductor logic device and system and method of embedded packaging of same |
US10403580B2 (en) | 2017-12-29 | 2019-09-03 | Intel IP Corporation | Molded substrate package in fan-out wafer level package |
EP3557608A1 (en) * | 2018-04-19 | 2019-10-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit |
US10593628B2 (en) * | 2018-04-24 | 2020-03-17 | Advanced Micro Devices, Inc. | Molded die last chip combination |
JP2019036742A (ja) * | 2018-10-09 | 2019-03-07 | ルネサスエレクトロニクス株式会社 | 電子装置 |
JP6573415B1 (ja) * | 2018-11-15 | 2019-09-11 | 有限会社アイピーシステムズ | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法 |
JP2021044363A (ja) * | 2019-09-10 | 2021-03-18 | 有限会社アイピーシステムズ | 半導体装置実装部品 |
JP7226973B2 (ja) * | 2018-11-15 | 2023-02-21 | 山栄化学株式会社 | ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法 |
KR102612326B1 (ko) * | 2018-11-15 | 2023-12-12 | 산에이카가쿠 가부시키가이샤 | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 |
CN110323197A (zh) * | 2019-07-09 | 2019-10-11 | 王新 | 用于超高密度芯片FOSiP封装的结构及其制备方法 |
US11217542B2 (en) | 2019-07-10 | 2022-01-04 | Southern University Of Science And Technology | Three-dimensional module with integrated passive components |
FR3099299B1 (fr) * | 2019-07-24 | 2021-08-06 | Commissariat Energie Atomique | Moule d’assemblage pour fabriquer un dispotitif tridimensionnel comprenant plusieurs composants microelectroniques |
WO2021161498A1 (ja) * | 2020-02-14 | 2021-08-19 | 太陽誘電株式会社 | 部品モジュール |
WO2021181468A1 (ja) * | 2020-03-09 | 2021-09-16 | 太陽誘電株式会社 | 半導体モジュール |
KR20220007254A (ko) * | 2020-07-10 | 2022-01-18 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
US11562984B1 (en) | 2020-10-14 | 2023-01-24 | Hrl Laboratories, Llc | Integrated mechanical aids for high accuracy alignable-electrical contacts |
JP2022088990A (ja) * | 2020-12-03 | 2022-06-15 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49131863U (ja) * | 1973-03-10 | 1974-11-13 | ||
US3936928A (en) * | 1973-10-04 | 1976-02-10 | Motorola, Inc. | Method for providing mounting assemblies for a plurality of transistor integrated circuit chips |
JPS5896760A (ja) * | 1981-12-04 | 1983-06-08 | Clarion Co Ltd | 半導体装置の製法 |
EP0110285A3 (en) * | 1982-11-27 | 1985-11-21 | Prutec Limited | Interconnection of integrated circuits |
FR2572849B1 (fr) * | 1984-11-06 | 1987-06-19 | Thomson Csf | Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication |
FR2599893B1 (fr) * | 1986-05-23 | 1996-08-02 | Ricoh Kk | Procede de montage d'un module electronique sur un substrat et carte a circuit integre |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4933042A (en) * | 1986-09-26 | 1990-06-12 | General Electric Company | Method for packaging integrated circuit chips employing a polymer film overlay layer |
US4835704A (en) * | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
JP2579937B2 (ja) * | 1987-04-15 | 1997-02-12 | 株式会社東芝 | 電子回路装置およびその製造方法 |
US5032543A (en) * | 1988-06-17 | 1991-07-16 | Massachusetts Institute Of Technology | Coplanar packaging techniques for multichip circuits |
US5019946A (en) * | 1988-09-27 | 1991-05-28 | General Electric Company | High density interconnect with high volumetric efficiency |
US5154793A (en) * | 1988-09-27 | 1992-10-13 | General Electric Company | Method and apparatus for removing components bonded to a substrate |
US4878991A (en) * | 1988-12-12 | 1989-11-07 | General Electric Company | Simplified method for repair of high density interconnect circuits |
US5151776A (en) * | 1989-03-28 | 1992-09-29 | General Electric Company | Die attachment method for use in high density interconnected assemblies |
US5155068A (en) * | 1989-08-31 | 1992-10-13 | Sharp Kabushiki Kaisha | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal |
US5018563A (en) * | 1989-10-17 | 1991-05-28 | Yoder Thomas P | Mobile, extendible table with tool mount and carrier |
JP3415144B2 (ja) * | 1989-12-21 | 2003-06-09 | ロックヒード マーティン コーポレーション | エポキシ/ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路 |
JPH03211757A (ja) * | 1989-12-21 | 1991-09-17 | General Electric Co <Ge> | 気密封じの物体 |
US5108825A (en) * | 1989-12-21 | 1992-04-28 | General Electric Company | Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it |
US5139969A (en) * | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
US5137846A (en) * | 1991-01-31 | 1992-08-11 | Motorola, Inc. | Method for forming a polycyanurate encapsulant |
US5091769A (en) * | 1991-03-27 | 1992-02-25 | Eichelberger Charles W | Configuration for testing and burn-in of integrated circuit chips |
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5144747A (en) * | 1991-03-27 | 1992-09-08 | Integrated System Assemblies Corporation | Apparatus and method for positioning an integrated circuit chip within a multichip module |
EP0547807A3 (en) * | 1991-12-16 | 1993-09-22 | General Electric Company | Packaged electronic system |
US5255431A (en) * | 1992-06-26 | 1993-10-26 | General Electric Company | Method of using frozen epoxy for placing pin-mounted components in a circuit module |
US5353195A (en) * | 1993-07-09 | 1994-10-04 | General Electric Company | Integral power and ground structure for multi-chip modules |
-
1993
- 1993-07-09 US US08/087,434 patent/US5353498A/en not_active Expired - Lifetime
-
1994
- 1994-02-07 JP JP01334294A patent/JP3802936B2/ja not_active Expired - Lifetime
- 1994-02-08 DE DE1994630765 patent/DE69430765T2/de not_active Expired - Lifetime
- 1994-02-08 EP EP94300900A patent/EP0611129B1/en not_active Expired - Lifetime
- 1994-06-20 US US08/262,181 patent/US5497033A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180008887A (ko) * | 2014-09-26 | 2018-01-24 | 인텔 코포레이션 | 플렉시블 패키징 아키텍처 |
US10396038B2 (en) | 2014-09-26 | 2019-08-27 | Intel Corporation | Flexible packaging architecture |
KR102157942B1 (ko) * | 2014-09-26 | 2020-09-21 | 인텔 코포레이션 | 플렉시블 패키징 아키텍처 |
Also Published As
Publication number | Publication date |
---|---|
EP0611129A3 (en) | 1995-04-12 |
DE69430765D1 (de) | 2002-07-18 |
EP0611129B1 (en) | 2002-06-12 |
US5497033A (en) | 1996-03-05 |
JPH077134A (ja) | 1995-01-10 |
EP0611129A2 (en) | 1994-08-17 |
DE69430765T2 (de) | 2003-01-23 |
US5353498A (en) | 1994-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3802936B2 (ja) | 集積回路モジュール | |
US5866952A (en) | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate | |
EP0987760B1 (en) | Multichip-module fabrication process | |
US5548099A (en) | Method for making an electronics module having air bridge protection without large area ablation | |
US7863090B2 (en) | Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system | |
US5561085A (en) | Structure for protecting air bridges on semiconductor chips from damage | |
US5250843A (en) | Multichip integrated circuit modules | |
CA2464078C (en) | Semiconductor device and method of manufacturing the same | |
US7112467B2 (en) | Structure and method for temporarily holding integrated circuit chips in accurate alignment | |
TWI417995B (zh) | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 | |
US5492586A (en) | Method for fabricating encased molded multi-chip module substrate | |
EP0465199A1 (en) | Multiple lamination high density interconnect process and structure | |
US20010052647A1 (en) | Laminated integrated circuit package | |
US3489952A (en) | Encapsulated microelectronic devices | |
CA2106872A1 (en) | Multichip integrated circuit module and method of fabrication | |
US6602739B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors and filling gaps | |
Fillion et al. | Plastic encapsulated MCM technology for high volume, low cost electronics | |
KR100496781B1 (ko) | 응력감소성성형기판의일부로서컴플라이언트층을갖는고밀도의상호접속된회로모듈 | |
CA2049272C (en) | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060501 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |