DE10145382A1 - Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips - Google Patents

Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Info

Publication number
DE10145382A1
DE10145382A1 DE10145382A DE10145382A DE10145382A1 DE 10145382 A1 DE10145382 A1 DE 10145382A1 DE 10145382 A DE10145382 A DE 10145382A DE 10145382 A DE10145382 A DE 10145382A DE 10145382 A1 DE10145382 A1 DE 10145382A1
Authority
DE
Germany
Prior art keywords
components
wafer
component
filler
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10145382A
Other languages
English (en)
Inventor
Gerd Frankowsky
Thorsten Meyer
Harry Hedler
Roland Irsigler
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10145382A priority Critical patent/DE10145382A1/de
Publication of DE10145382A1 publication Critical patent/DE10145382A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81902—Pressing the bump connector against the bonding areas by means of another connector by means of another bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung eines elektronischen bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist, mit folgenden Schritten: DOLLAR A - Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer, DOLLAR A - Vereinzeln der Bauelemente, DOLLAR A - Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden, DOLLAR A - Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterrahmens, DOLLAR A - Durchführung des Wafer-level-packings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und DOLLAR A - Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist.
  • Das Wafer-Level-Packaging ist eine besonders kostengünstige Methode, wahre Chip Size Packages (CSP's), d. h. Bauelemente lediglich in Chipgröße herzustellen. Diese Komponenten zeichnen sich dadurch aus, dass die Chips mit der aktiven Seite nach unten meist auf kleinen Lot- oder Goldbumpkontakten auf die Leiterplatte oder das Modulboard aufgelötet oder aufgeklebt werden und nicht weiter gehäust werden müssen (Nacktchip). Für die Häusung als CSP befinden sich alle Anschlüsse des Bauelements bzw. des Chips im Schatten des Siliziums. Dies hat Vor- und Nachteile. Ein wesentlicher Vorteilt ist das kleine Volumen des Gehäuses. Ein beachtlicher Nachteil besteht jedoch darin, dass bei einer hohen Anzahl von Anschlüssen der Abstand zwischen diesen Anschlüssen (Pitch) sehr weit reduziert werden muss, um alle unterhalb des Bauelements unterzubringen. Dies erfordert sowohl exponierte Packaging-Technologien als auch sehr teure Fein-Pitch-Boards, die nicht dem Standard entsprechen. Konventionelle Packages (TSOP, BOC) werden deshalb im sogenannten fan-out-Design aufgebaut. Das bedeutet, dass die Anschlusskontakte nicht direkt auf der Chipoberfläche, also im Schatten des Siliziums, sondern auf einem Leadframe/Interposer angebracht sind. Dieser Leadframe bzw. Interposer ist wesentlich größer als der eigentliche Chip, so dass der kostengünstige Standard-Pitch von 0,8 mm; 0,65 mm auf der Leiterplatte eingehalten werden kann.
  • Eine derartige Anschlussführung über den Chiprand, also über den Schatten des Chips hinaus, ist bisher für die Gehäusetechnik des Wafer-Level-Packagings nicht bekannt. Sie stellt auch einen logischen Widerspruch dar, denn entweder kann auf Scheiben-Niveau gehäust werden, wobei sich dann die Anschlüsse auf der Oberfläche des Chips, also direkt im Chip- Schatten, befinden. Oder es wird über die Montage zusätzliche Elemente (Leadframe, Interposer-Board) nach dem Vereinzeln der Chips eine fan-out-Lösung (Anschlusskontakte zum Board sind außerhalb des Chipschattens) erzeugt.
  • Der Erfindung liegt das Problem zugrunde, eine einfache und kostengünstige Möglichkeit anzugeben, eine fan-out- Technologie auch im Rahmen des Wafer-Level-Packagings zu realisieren.
  • Zur Lösung dieses Problems ist ein Verfahren der eingangs genannten Art mit folgenden Schritten vorgesehen:
    • - Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer,
    • - Vereinzeln der Bauelemente,
    • - Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden,
    • - Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterahmens,
    • - Durchführung des Wafer-Level-Packagings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und
    • - Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.
  • Die Erfindung schlägt also vor, zunächst aus einem Front-End- Wafer, auf dem die Bauelemente oder Chips erzeugt wurden, die Chips zu vereinzeln und anschließend in einem Raster anzuordnen, wo sie deutlich weiter voneinander beabstandet sind als sie auf dem Wafer nebeneinander angeordnet waren. Anschließend wird der Zwischenraum zwischen den Bauelementen oder Chips verfüllt, so dass sie über diesen Rahmen mechanisch fixiert werden. Es bildet sich so eine neue waferartige Bauelementanordnung, die dann dem Wafer-Level-Packaging-Prozess für fan-out-Technologie zugeführt werden kann. Im Rahmen des Wafer-Level-Packagings werden nun bauelementeigene Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens erzeugt, d. h. über den Halterahmen ist es nun möglich, die tatsächlich mit der Umverdrahtung, den Kontaktelementen oder den Halteelementen belegbare Fläche zu vergrößern und dort die entsprechenden Elemente vorzusehen.
  • Es findet also effektiv eine Flächenvergrößerung statt. Anschließend werden die Bauelemente durch Auftrennen, beispielsweise Aufsägen, des Halterahmens getrennt. Jedes Bauelement besitzt also an mindestens einer Seite einen die Fläche vergrößernden Abschnitt des Halterahmens, die Bauelemente, die nicht randseitig an der waferartigen Bauelementanordnung positioniert sind, sind an allen vier Seiten mit einem "Vergrößerungsabschnitt" des Halterahmens versehen.
  • Dabei ist es zweckmäßig, wenn vor dem Vereinzeln der Bauelemente auf dem Wafer ein Funktionstest durchgeführt wird, wobei nur die funktionierenden Bauelemente nach dem Vereinzeln weiterbehandelt werden. Man verwendet also nur die guten Chips, die die durchzuführenden Testreihen (Funktionstest, Speedtest etc.) überstanden haben, schadhafte Bauelemente oder Chips werden verworfen.
  • In einer ersten Erfindungsalternative kann vorgesehen sein, dass das Füllmittel lediglich in den Bereich zwischen den Bauelementen eingebracht wird, d. h. dass es bündig mit der Ober- und Unterseite der einzelnen Bauelemente abschließt. Alternativ dazu kann vorgesehen sein, dass das Füllmittel in den Bereich zwischen den Bauelementen eingebracht sowie an der Ober- und Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird. In diesem Fall dient das Füllmittel gleichzeitig auch als Schutzschicht für die jeweilige von ihm abgedeckte Seite.
  • Bei der vorerwähnten Erfindungsalternative kann für die Zwischenraum- und Seitenabdeckung das gleiche Füllmittel verwendet werden. Eine Erfindungsalternative sieht demgegenüber vor, dass ein erstes Füllmittel in dem Bereich zwischen den Bauelementen eingebracht und ein zweites, anderes Füllmittel an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.
  • Als Füllmittel kann in jedem Fall ein Polymer verwendet werden, wobei das Füllmittel zweckmäßigerweise in einem Dünnschicht- oder einem Dickschichtverfahren ein- oder aufgebracht wird. Verwendbar sind sämtliche Techniken, auch solche aus der Leiterplattenindustrie, die eben zum Ein- oder Aufbringen eines solchen Füllmittels eingesetzt werden können. Um in der Weiterbehandlung der waferartigen Bauelementanordnung, also nach Erzeugen des Halterahmens bekannte, konventionelle Anlagentechniken für das Wafer-Level-Packaging zu nutzen ist es besonders zweckmäßig, wenn die mittels des Halterahmens fixierte Bauelementanordnung im Wesentlichen rund, also letztlich waferartig ist. Die fixierte Bauelementanordnung sollte dabei einen Durchmesser von ca. 200 mm oder 300 mm aufweisen, also übliche Waferdimensionen besitzen.
  • Neben dem Verfahren betrifft die Erfindung ferner ein elektronisches Bauelement, hergestellt nach dem vorbeschriebenen Verfahren.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus den im folgenden beschriebenen Ausführungsbeispielen sowie anhand der Zeichnungen. Dabei zeigen:
  • Fig. 1 einen Ausschnitt aus einer waferartigen fixierten Bauelementanordnung,
  • Fig. 2 ein Bauelement einer zweiten Ausführungsform,
  • Fig. 3 ein Bauelement einer dritten Ausführungsform,
  • Fig. 4 ein Bauelement einer vierten Ausführungsform,
  • Fig. 5 ein Bauelement einer fünften Ausführungsform, und
  • Fig. 6 ein Bauelement einer sechsten Ausführungsform.
  • Fig. 1 zeigt in Form einer Prinzipskizze eine fixierte Bauelementanordnung 1 bestehend aus zwei Bauelementen 2, die bereits über einen Sägespalt getrennt wurden. Jedes Bauelement 2 besitzt einen Bauelement- oder Chiprahmen 3, der das Bauelement 2 allseitig umschließt. In der in Fig. 1 gezeigten Schnittdarstellung sind lediglich die beiden rechten und linken Rahmenabschnitte zu sehen. Die Bauelement- oder Chiprahmen 3 sind beispielsweise (aber nicht unbedingt) Teil eines Halterahmens 4, über den die einzelnen Bauelemente 2 in ihrer zunächst losen Anordnung fixiert werden. Dieser Halterahmen 4 wird mittels eines geeigneten Füllmittels, vorzugsweise eines Polymers gebildet, mit dem bei der in Fig. 1 gezeigten Ausführungsform die Zwischenräume zwischen den Bauelementen 2 ausgefüllt werden. Nach Erzeugen des Halterahmens 4 erhält man eine waferartige, also scheibenförmige Bauelementanordnung 1, die eine Vielzahl von sich vorher als funktionstüchtig erwiesenen einzelnen Bauelementen beinhaltet.
  • Diese einzelnen Bauelemente werden nun, nachdem auf eine ihrer Seiten im Rahmen eines Wafer-Level-Packaging-Verfahrens eine Umverdrahtung 5 und Kontaktelemente 6 aufgebracht wurden, durch Auftrennen des Halterahmens 4 vereinzelt, so dass sich die randseitigen Bauelement- oder Chiprahmen 3 ergeben.
  • Wie Fig. 1 deutlich zeigt, ist die Umverdrahtung 5 bzw. sind die Kontaktelemente 6 nicht nur an der eigentlichen Kontaktierungsseite des Bauelements 2 vorgesehen, sondern sie erstrecken sich auch in den Bereich des Halterahmens 4 bzw. des dann jeweiligen Rahmenabschnitts. D. h. sie sind auch in der sogenannten fan-out-Region 7 vorhanden. Diese fan-out- Region, gebildet von den Chiprahmen 3, vergrößert also die eigentliche Bauelementfläche, auf welcher die Umverdrahtung und die Kontaktelemente aufgebracht werden können.
  • Fig. 2 zeigt eine ähnliche Ausführungsform eines erfindungsgemäßen Bauelements 8, bei dem nicht nur an den Seiten des eigentlichen Bauelements ein Bauelement- oder Chiprahmen 9 vorgesehen ist, vielmehr ist auch an der der Umverdrahtung 10 und den Kontaktelementen 11 gegenüber liegenden Bauelementseite ein Füllmittel 12 zur Bildung einer Abdeckschicht aufgebracht. Es kann sich dabei um das gleiche Füllmittel wie das zur Bildung des Halterahmens bzw. der einzelnen Rahmen 9 handeln, alternativ dazu kann auch ein unterschiedliches Material verwendet werden.
  • Fig. 3 zeigt eine weitere Ausführungsform eines erfindungsgemäßen Bauelements 13. Hier ist an der Seite des Bauelements, an der die Umverdrahtung 14 und die Kontaktelemente 15 vorgesehen sind, eine Füllmittelschicht 16 vorgesehen, die diese Seite weitgehend abdeckt und lediglich die mittigen Kontaktpads am Chip offen lässt.
  • Fig. 4 zeigt schließlich eine weitere Ausführungsform eines Bauelements 17, die insoweit der Ausführungsform aus Fig. 3 entspricht, jedoch ist zusätzlich auch auf der gegenüber liegenden Seite eine Schicht aus einem Füllmittel 18 vorgesehen, das diese Seite vollständig abdeckt und so auch diese Seite schützt.
  • Fig. 5 zeigt schließlich eine weitere erfindungsgemäße Ausführungsform eines Bauelements 19. Diese entspricht im Wesentlichen der Ausführungsform gemäß Fig. 1, jedoch sind an den Bauelement- oder Chiprand 20 Kompressionsstopps 21ausgebildet, die ein zu starkes Andrücken des Bauelements 19 auf das PC-Board verhindern.
  • Eine weitere erfindungsgemäße Ausführungsform eines Bauelements 22 zeigt Fig. 6. Dort sind anstelle der Kompressionsstopps 21 seitliche Halteelemente 23 vorgesehen, die mit entsprechenden Gegenstücken 24 am PC-Board zusammenwirken, so dass eine selbständige Schnappverschluss-Halterung des Bauelements 22 am PC-Board 25 möglich ist. Bezugszeichenliste 1 Bauelementanordnung
    2 Bauelement
    3 Bauelement- oder Chiprahmen
    4 Halterahmen
    5 Umverdrahtung
    6 Kontaktelement
    7 fan-out-Region
    8 Bauelement
    9 Bauelement- oder Chiprahmen
    10 Umverdrahtung
    11 Kontaktelement
    12 Füllmittel
    13 Bauelement
    14 Verdrahtung
    15 Kontaktelement
    16 Füllmittelschicht
    17 Bauelement
    18 Füllmittel
    19 Bauelement
    20 Bauelement- oder Chiprand
    21 Kompressionsstopp
    22 Bauelement
    23 Halteelement
    24 Gegenstück
    25 PC-Board

Claims (12)

1. Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist, mit folgenden Schritten:
- Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer,
- Vereinzeln der Bauelemente,
- Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden,
- Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterahmens,
- Durchführung des wafer-level-packagings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und
- Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Vereinzeln der Bauelemente auf dem Wafer ein Funktionstest durchgeführt wird, wobei nur die funktionierenden Bauelemente nach dem Vereinzeln weiterbehandelt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Füllmittel lediglich in den Bereich zwischen den Bauelementen eingebracht wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Füllmittel in den Bereich zwischen den Bauelementen eingebracht sowie an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein erstes Füllmittel in den Bereich zwischen den Bauelementen eingebracht und ein zweites, anderes Füllmittel an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Füllmittel ein Polymer verwendet wird.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Füllmittel in einem Dünnschicht- oder Dickschichtverfahren aufgebracht wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mittels des Halterahmens fixierte Bauelementanordnung im Wesentlichen rund ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die fixierte Bauelementanordnung einen Durchmesser von 200 mm oder 300 mm aufweist.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass am Chiprand Kompressionsstopps (21) vorgesehen werden.
11. Verfahren nach einem der vorangehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass am Chiprand Halteelemente (23) vorgesehen werden.
12. Elektronisches Bauelement, hergestellt in einem Verfahren nach einem der vorangehenden Ansprüche.
DE10145382A 2001-09-14 2001-09-14 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips Withdrawn DE10145382A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10145382A DE10145382A1 (de) 2001-09-14 2001-09-14 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10145382A DE10145382A1 (de) 2001-09-14 2001-09-14 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Publications (1)

Publication Number Publication Date
DE10145382A1 true DE10145382A1 (de) 2003-01-09

Family

ID=7699062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10145382A Withdrawn DE10145382A1 (de) 2001-09-14 2001-09-14 Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips

Country Status (1)

Country Link
DE (1) DE10145382A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050177A1 (de) * 2004-10-14 2006-04-20 Infineon Technologies Ag Umverdrahtungsanlage eines Materialschnittstellen aufweisenden elektronischen Bauelements und Verfahren zu seiner Herstellung
DE102004050178B3 (de) * 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
DE102010045056A1 (de) * 2010-09-10 2012-03-15 Epcos Ag Verfahren und Vorrichtung zum Herstellen von Chip-Bauelementen sowie mittels des Verfahrens hergestelltes Chip-Bauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
DE19820319A1 (de) * 1997-07-08 1999-01-14 Nat Semiconductor Corp Halbleiterbaustein und Verfahren zu seiner Herstellung
JP2001308116A (ja) * 2000-04-24 2001-11-02 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
DE19820319A1 (de) * 1997-07-08 1999-01-14 Nat Semiconductor Corp Halbleiterbaustein und Verfahren zu seiner Herstellung
US6312972B1 (en) * 1999-08-09 2001-11-06 International Business Machines Corporation Pre-bond encapsulation of area array terminated chip and wafer scale packages
JP2001308116A (ja) * 2000-04-24 2001-11-02 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004050177A1 (de) * 2004-10-14 2006-04-20 Infineon Technologies Ag Umverdrahtungsanlage eines Materialschnittstellen aufweisenden elektronischen Bauelements und Verfahren zu seiner Herstellung
DE102004050178B3 (de) * 2004-10-14 2006-05-04 Infineon Technologies Ag Flip-Chip-Bauelement
US7663248B2 (en) 2004-10-14 2010-02-16 Infineon Technologies Ag Flip-chip component
DE102010045056A1 (de) * 2010-09-10 2012-03-15 Epcos Ag Verfahren und Vorrichtung zum Herstellen von Chip-Bauelementen sowie mittels des Verfahrens hergestelltes Chip-Bauelement
DE102010045056B4 (de) * 2010-09-10 2015-03-19 Epcos Ag Verfahren zum Herstellen von Chip-Bauelementen
US9114979B2 (en) 2010-09-10 2015-08-25 Epcos Ag Method and apparatus for producing chip devices, and chip device produced by means of the method

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102007002707A1 (de) System-in Package-Modul
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
EP2452547B1 (de) Elektronisches bauteil
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE10145382A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips
DE102016108931A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE69020878T2 (de) In Harz eingekapselte elektronische Gegenstände.
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
EP2195865B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
WO2010118945A1 (de) Multichip-sensormodul und verfahren zu dessen herstellung
DE102018109211A1 (de) Oberflächenmontierbares Bauteil
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal