DE102012025433B4 - Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul - Google Patents
Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul Download PDFInfo
- Publication number
- DE102012025433B4 DE102012025433B4 DE102012025433.4A DE102012025433A DE102012025433B4 DE 102012025433 B4 DE102012025433 B4 DE 102012025433B4 DE 102012025433 A DE102012025433 A DE 102012025433A DE 102012025433 B4 DE102012025433 B4 DE 102012025433B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor device
- dielectric material
- carrier film
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000003989 dielectric material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011888 foil Substances 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 claims abstract description 6
- 230000037431 insertion Effects 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, bei dem – mindestens ein Halbleiterbauelement (1) mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung bereitgestellt wird, das an einer Unterseite elektrische Anschlussflächen für die Halbleiterschaltung aufweist, – eine mehrlagige dielektrische Trägerfolie (2) mit größeren lateralen Abmessungen als das mindestens eine Halbleiterbauelement (1) bereitgestellt wird, die mindestens eine HF-Leitungsstruktur (3) zur HF-Verbindung des Halbleiterbauelementes (1) mit anderen Komponenten und an einer Oberseite elektrische Kontaktflächen (4) der HF-Leitungsstruktur (3) in einer Anordnung aufweist, die einer Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes (1) entspricht, und – die elektrischen Anschlussflächen des Halbleiterbauelementes (1) mittels Flip-Chip-Montage mit den elektrischen Kontaktflächen (4) der Trägerfolie (2) verbunden werden, wobei – das Halbleiterbauelement (1) seitlich mit einem dielektrischen Material (9) umschlossen wird, und – eine Oberseite des Halbleiterbauelementes (1) mit einer thermisch leitfähigen Platte (10) verbunden wird, die das mindestens eine Halbleiterbauelement (1) und wenigstens einen Teil des das Halbleiterbauelement (1) seitlich umschließenden dielektrischen Materials (9) vollständig überdeckt, bei dem a. die thermisch leitfähige Platte (10) mit einer Schicht aus dem dielektrischen Material (9) bereitgestellt wird, die eine zwischen Ober- und Unterseite des Halbleiterbauelements (1) gemessene Dicke aufweist oder übersteigt, bei dem in die Schicht Öffnungen (18) zur thermisch leitfähigen Platte (10) eingebracht werden, die ein Einsetzen des Halbleiterbauelements (1) ermöglichen, wobei das Halbleiterbauelement (1) vor der Flip-Chip-Montage in die Öffnungen (18) eingesetzt und mit der thermisch leitfähigen Platte (10) verbunden wird, bei dem eine dielektrische Trägerfolie (2) eingesetzt wird, die eine Antennenstruktur (22) aufweist, wobei in das Substrat (19) oder die Schicht aus dem dielektrischen Material (9) mindestens eine weitere Öffnung (23) an einer lateralen Position eingebracht wird, an der nach Abschluss des Verfahrens die Antennenstruktur (22) liegt und durch die die Effizienz und Bandbreite der Antennenstruktur (22) erhöht wird, und/oder ...
Description
- Technisches Anwendungsgebiet
- Die vorliegende Erfindung betrifft ein Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, sowie ein mit dem Verfahren herstellbares Halbleitermodul, das eine oder mehrere derartige Halbleiterschaltungen beinhaltet. Das Verfahren stellt eine Aufbau- und Verbindungstechnik auf dem Gebiet der Hochfrequenztechnik bereit, mit der integrierte Sub-Millimeterwellen-Halbleiterschaltungen, sog. MMICs, gehäust und gleichzeitig signaltechnisch angebunden werden können.
- Bei der Gehäusung von MMICs muss einerseits sichergestellt werden, dass die Hochfrequenz-Signalübertragung zwischen der Halbleiterschaltung und externen Komponenten durch das Gehäuse nicht beeinträchtigt wird. Zum anderen muss eine ausreichende Wärmeabführung ermöglicht werden, da übliche MMICs sehr geringe Abmessungen aufweisen, bspw. lediglich eine Dicke von < 100 μm bei lateralen Abmessungen von ein bis zwei Millimetern.
- Stand der Technik
- Auf dem Gebiet mikroelektronischer Schaltungen sind zahlreiche Gehäusungstechniken für Halbleiterschaltungen bekannt. Allerdings ermöglichen diese häufig keine Signalübertragung bei Frequenzen ≥ 100 GHz oder können keine ausreichende Wärmeabfuhr gewährleisten.
- Aus der
US 5353498 A ist ein Verfahren zur Gehäusung von integrierten Halbleiterschaltungen bekannt, das auch Maßnahmen zur Wärmeabfuhr über das Gehäuse vorsieht. Die Halbleiterchips werden dabei auf eine Trägerfolie aus einem dielektrischen Material aufgebracht, in das in nachfolgenden Verfahrensschritten Kontaktlöcher und Leitungsstrukturen für die elektrische Verbindung von Anschlussflächen der Halbleiterchips mit externen Komponenten eingebracht werden. Auf die Oberseite der Halbleiterchips werden dann massive thermisch leitfähige Körper aufgebracht und durch einen Bondprozess mit den Halbleiterchips verbunden. Anschließend werden die Chips mit den darauf befindlichen thermisch leitfähigen Körpern mit einem dielektrischen Material seitlich umgossen, wobei die Vergussmasse lediglich bis an die Oberseite der thermisch leitfähigen Körper reicht, so dass deren Oberseite frei bleibt. Auf diese Weise wird eine ausreichende Wärmeabfuhr für die dort eingesetzten Leistungshalbleiter sichergestellt. Eine Nutzung dieser Technik für die Gehäusung von MMICs mit ihren sehr kleinen Abmessungen führt jedoch zu einem aufwändigen und damit kostenintensiven Verfahren. - Die
US 2005/0093172 A1 - Die
US 2009/0103160 A1 - Die
US 2002/0074146 A1 - Die Aufgabe der vorliegenden Erfindung besteht daher darin, ein Verfahren zur Gehäusung von Sub-Millimeter-Halbleiterschaltungen anzugeben, die bei Frequenzen ≥ 100 GHz arbeiten, sowie ein zugehöriges Halbleitermodul anzugeben, die sich in kostengünstiger Weise durchführen bzw. herstellen lassen.
- Darstellung der Erfindung
- Die Aufgabe wird mit den Merkmalen der Verfahren und des Halbleitermoduls gemäß den Patentansprüchen 1, 2 und 8 gelöst. Vorteilhafte Ausgestaltungen der Verfahren sowie des Halbleitermoduls sind Gegenstand der abhängigen Patentansprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.
- Bei den vorgeschlagenen Verfahren wird mindestens ein Halbleiterbauelement mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung (MMIC) bereitgestellt, das an der Unterseite elektrische Anschlussflächen für die elektrische Kontaktierung der Halbleiterschaltung aufweist. Bei dem Halbleiterbauelement handelt es sich in der Regel um einen Halbleiterchip mit der entsprechenden integrierten Schaltung. Weiterhin wird eine mehrlagige dielektrische Trägerfolie vorzugsweise auf einem Hilfssubstrat bereitgestellt, die größere laterale Abmessungen als das Halbleiterbauelement hat. Die dielektrische Trägerfolie weist mindestens eine Hochfrequenz(HF)-Leitungsstruktur zur HF-Verbindung des Halbleiterbauelementes mit anderen Komponenten auf. An der Oberseite der Trägerfolie sind elektrische Kontaktflächen für die HF-Leiterstruktur in einer Anordnung ausgebildet, die der Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes entspricht. Damit können die Anschlussflächen des Halbleiterbauelementes mittels der bekannten Flip-Chip-Montage direkt mit den Kontaktflächen der Trägerfolie elektrisch verbunden werden. Vorzugsweise weist die dielektrische Trägerfolie auch Gleichstrom(DC)-Leitungsstrukturen auf, mit denen eine entsprechende elektrische Verbindung zwischen der Halbleiterschaltung und weiteren Komponenten über die Trägerfolie erreicht werden kann. Die HF- sowie die DC-Leitungsstrukturen sind dabei so in die Trägerfolie integriert, dass sie elektrisch getrennt sind und möglichst kein Übersprechen von den DC-Leitungen zu HF-Leitungen auftritt. Das Halbleiterbauelement wird mittels Flip-Chip-Montage über elektrisch leitfähige Bumps mit der Trägerfolie bzw. den Kontaktflächen der Trägerfolie verbunden. Das optional eingesetzte Hilfssubstrat dient dabei der mechanischen Stabilisierung der Trägerfolie bei der Flip-Chip-Montage. Nach der Flip-Chip-Montage oder einem oder mehreren sich anschließenden Verfahrensschritten kann gegebenenfalls das Hilfssubstrat entfernt werden. Dies kann bspw. über ein Rückdünnen oder durch Ablösen bei einer entsprechend lösbaren Verbindung mit der Trägerfolie erfolgen.
- Bei dem vorgeschlagenen Verfahren wird das Halbleiterbauelement seitlich mit einem dielektrischen Material umschlossen, das ebenso wie die dielektrische Trägerfolie einen Teil der Gehäusung des Halbleiterbauelementes bildet. Die Oberseite des Halbleiterbauelementes wird mit einer thermisch leitfähigen Platte verbunden, die das Halbleiterbauelement sowie mindestens einen Teil der dieses umschließenden dielektrischen Materials überdeckt. Die Platte bildet zusammen mit dem dielektrischen Material und der Trägerfolie die Gehäusung des Halbleiterbauelementes. Das Verfahren ermöglicht dabei nicht nur die Herstellung eines gehäusten Halbleitermoduls mit einem Halbleiterbauelement. Vielmehr können bei entsprechender Dimensionierung der Trägerfolie nebeneinander mehrere Halbleiterbauelemente sowie auch weitere elektrische Komponenten, bspw. Antennen, Hohlleiterübergänge oder auch eine komplette DC-Beschaltung der MMICs mit integriert werden. Die elektrische bzw. signaltechnische Verbindung dieser einzelnen Komponenten kann über die Leitungsstrukturen der Trägerfolie erfolgen. Die thermisch leitfähige Platte an der Oberseite wird dabei so ausgeführt, dass sie sämtliche integrierte Komponenten überdeckt.
- Mit dem vorgeschlagenen Verfahren kann eine Gehäusung von MMICs auf kostengünstige Weise erreicht werden. Die Trägerfolie für das Aufbringen des einen oder der mehreren MMICs sowie ggf. weiterer Komponenten kann dabei vorkonfektioniert werden und erfordert während des Gehäusungsprozesses kein weiteres Einbringen von bspw. Vias oder Metallisierungen. Durch die thermisch leitfähige Platte an der Oberseite der MMICs wird eine gute Wärmeabführung von den kleinen MMICs ermöglicht. Beim Einsatz einer Platte aus elektrisch leitfähigem Material, bspw. einer Metallplatte, kann diese gleichzeitig die elektrische Funktion der Masse für die MMICs übernehmen. Weiterhin dient diese Platte der mechanischen Stabilität des gesamten durch die Gehäusung erhaltenen Halbleitermoduls. Mit dem Verfahren können somit integrierte Sub-Millimeterwellen-Halbleiterschaltungen ohne Bonddrähte gehäust und gleichzeitig signaltechnisch angebunden werden. Es können dabei unter anderem Antennen oder Hohlleiterübergänge aber auch die komplette DC-Beschaltung der MMICs mit in das Gehäuse integriert werden. Dies gilt auch für weitere Bauteile zur Signalverarbeitung, die ebenfalls in dem Modul integriert werden können. Auch passive Strukturen, die unterschiedliche Halbleiterbauelemente im Sinne der Hochfrequenztechnik verbinden, bspw. CPW-Leitungen (CPW: Coplanar Waveguide) oder Koppler können mit in das Modul integriert werden. Damit lassen sich anwendungsorientierte Systeme wie bspw. Radarsysteme in einem einzigen Halbleitermodul bereitstellen.
- In einer bevorzugten Ausgestaltung des Verfahrens wird in den Zwischenraum zwischen der Oberseite der Trägerfolie und der Unterseite des Halbleiterbauelementes ein zweites dielektrisches Material eingebracht, das sich von dem dielektrischen Material unterscheidet, das die Halbleiterbauelemente seitlich umgibt. Dieses zweite dielektrische Material wird so gewählt, dass die Übertragung von HF-Signalen zwischen der Trägerfolie und dem Halbleiterbauelement über die elektrische Verbindung der Anschluss- mit den Kontaktflächen bzw. die bei der Flip-Chip-Montage aufgebrachten Bumps mit einem geringen Verlustwinkel tanδ < 0.003 ermöglicht wird. Beispiele für derartige dielektrische Materialien sind Polyimid, LCP, Teflon oder BCB. Demgegenüber kann für das die Halbleiterbauelemente umgebene dielektrische Material bspw. polymerbasierte Kleber eingesetzt werden, das einen besonders guten Schutz gegenüber Umwelteinflüssen ermöglicht und kostengünstig zu erhalten ist. Das zweite dielektrische Material wird vorzugsweise auch so gewählt, dass bei der elektrischen Anbindung des Halbleiterbauelementes an die Trägerfolie die gewünschte Impedanzanpassung erreicht wird, um Reflexionen bei der Signalübertragung zu vermeiden.
- In einer Alternative ist zumindest ein Teil der HF-Leitungsstrukturen in der Trägerfolie so ausgebildet, dass damit eine Einkopplung der aus dem Halbleiterbauelement ausgetretenen und in der Leitungsstruktur der Trägerstruktur geführten elektromagnetischen Wellen in einen angrenzenden Hohlleiter ermöglicht wird. In diesem Fall wird nach dem Entfernen des Hilfssubstrates eine entsprechende Hohlleiterstruktur an die Unterseite der Trägerfolie angebracht bzw. das Modul auf eine derartige Hohlleiterstruktur aufgebracht. Bei dieser Hohlleiterstruktur kann es sich bspw. um einen Block aus einem metallischen Material handeln, in dem der entsprechende Hohlleiter ausgebildet, bspw. eingefräst ist.
- Die einzelnen Verfahrensschritte des vorgeschlagenen Verfahrens können in unterschiedlicher Reihenfolge ausgeführt werden. So kann bspw. zunächst das Halbleiterbauelement mittels Flip-Chip-Montage mit der Trägerfolie verbunden werden. Anschließend wird dann die thermisch leitfähige Platte mit der Oberseite des Halbleiterbauelementes verbunden.
- In einer anderen Alternative kann auch zunächst die thermisch leitfähige Platte mit einer darauf aufgebrachten dicken Schicht aus dem dielektrischen Material hergestellt oder bereitgestellt werden. Die Schichtdicke des dielektrischen Materials ist dabei so gewählt, dass sie zumindest der Dicke des Halbleiterbauelementes entspricht.
- Unter der Dicke des Halbleiterbauelementes ist dabei der Abstand zwischen Ober- und Unterseite dieses Halbleiterbauelementes zu verstehen. Die Begriffe Oberseite und Unterseite sind in der vorliegenden Patentanmeldung nur zur Unterscheidung der jeweiligen Seiten der Trägerfolie sowie des Halbleiterbauelements zu verstehen. Unter der Unterseite wird die Seite mit den elektrischen Anschlussflächen des Halbleiterbauelementes verstanden, während die Oberseite die gegenüberliegende Seite darstellt. Bei der Trägerfolie wird unter der Oberseite die vom Hilfssubstrat abgewandte Seite mit den elektrischen Kontaktflächen verstanden, die mit den Anschlussflächen des Halbleiterbauelementes elektrisch kontaktiert werden.
- In die dielektrische Schicht auf der thermisch leitfähigen Platte werden dann geeignete Öffnungen eingebracht, die sich bis zur thermisch leitfähigen Platte erstrecken und laterale Dimensionen aufweisen, die ein Einsetzen des jeweiligen Halbleiterbauelementes so ermöglichen, dass dessen Oberseite mit der thermisch leitfähigen Platte verbunden werden kann. Nach diesem Schritt des Einsetzens und Verbindens wird schließlich die Unterseite des Halbleiterbauelementes mittels Flip-Chip-Montage mit der Trägerfolie verbunden. Das Halbleiterbauelement ist dabei durch das dielektrische Material seitlich umschlossen, das auf der thermisch leitfähigen Platte aufgebracht ist. Das Einbringen eines zweiten dielektrischen Materials als Underfill zwischen Trägerfolie und Unterseite des Halbleiterbauelementes kann entweder durch seitliches Einpressen einer entsprechenden Vergussmasse oder auch im Rahmen der Flip-Chip-Montage erfolgen. So können bspw. zunächst die (Löt-)Bumps auf die Unterseite des Halbleiterbauelementes aufgebracht und anschließend eine Schicht mit dem zweiten dielektrischen Material aufgebracht werden. Diese Schicht wird dann soweit rückgedünnt, dass die Bumps zur Kontaktierung gerade an ihrer Unterseite freigelegt werden. Anschließend erfolgt der Verbindungsprozess mit der Trägerfolie.
- Das mit dem Verfahren herstellbare Halbleitermodul umfasst dementsprechend u. a. zumindest ein Halbleiterbauelement mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung. Elektrische Anschlussflächen an der Unterseite des Halbleiterbauelementes sind über eine Flip-Chip Verbindung durch bekannte Verfahren wie Thermokompression, Ultraschall oder Thermo-Ultraschall mit Kontaktflächen an einer Oberseite einer mehrlagigen dielektrischen Trägefolie verbunden, die größere laterale Abmessungen als das Halbleiterbauelement und mindestens eine HF-Leitungsstruktur zur HF-Verbindung des Halbleiterbauelementes mit externen Komponenten aufweist. Das Halbleiterbauelement ist seitlich mit einem dielektrischen Material umschlossen und an der Oberseite mit einer thermisch leitfähigen Platte verbunden, die das Halbleiterbauelement und wenigstens einen Teil des das Halbleiterbauelement seitlich umschließenden dielektrischen Materials vollständig überdeckt. Dielektrisches Material, thermisch leitfähige Platte und Trägerfolie bilden somit ein geschlossenes Gehäuse für das Halbleiterbauelement. An der Unterseite der Trägerfolie sind ebenfalls entsprechende Kontaktflächen der integrierten Leitungsstruktur für die Kontaktierung mit externen Komponenten angebracht. In einer Alternative ist für eine Verbindung mit einem Hohlleiter keine derartige Kontaktfläche erforderlich. Vielmehr ist die integrierte HF-Leitungsstruktur entsprechend so ausgebildet, dass sie die Einkopplung einer geführten elektromagnetischen Welle in den Hohlleiter ermöglicht, der an die Unterseite der Trägerfolie angesetzt wird.
- Kurze Beschreibung der Zeichnungen
- Das vorgeschlagene Verfahren sowie das zugehörige Halbleitermodul werden nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals näher erläutert. Hierbei zeigen:
-
1 ein Beispiel für einen MMC auf einer Trägerfolie gemäß dem vorgeschlagenen Verfahren; -
2 –4 ein erstes Beispiel für Verfahrensschritte des vorgeschlagenen Verfahrens; -
5 –6 ein zweites Beispiel für Verfahrensschritte des vorgeschlagenen Verfahrens; -
7 ein Beispiel für eine Ausgestaltung der Trägerfolie mit einer Einkopplungsstruktur in einen Hohlleiter und einer DC-Leiterstruktur; -
8 ein Beispiel für eine an das Halbleitermodul angebundene Hohlleiterstruktur; und -
9 ein Beispiel für zusätzliche Dummy-Bumps zur mechanischen Stabilisierung, und -
10 ein weiteres Beispiel für eine Ausgestaltung des vorgeschlagenen Halbleitermoduls. - Wege zur Ausführung der Erfindung
- Im Folgenden werden verschiedene Beispiele für das vorgeschlagene Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen beschrieben. Die integrierte Halbleiterschaltung selbst befindet sich dabei auf einem Halbleiterchip, der an der Unterseite in den Figuren nicht dargestellte Anschlussflächen für dielektrische bzw. Hochfrequenzkontaktierung aufweist. Ein wesentlicher Verbindungsschritt aller Ausgestaltungen besteht in der Verbindung dieses Halbleiterbauelementes bzw. MMICs
1 mit einer vorgefertigten, mehrlagigen Trägerfolie2 , die mindestens zwei dielektrische Schichten aufweist. - In der
1 sind hierzu der MMIC1 sowie die Trägerfolie2 schematisch angedeutet. Die Trägerfolie2 umfasst in diesem Beispiel drei dielektrische Schichten sowie HF-Leitungsstrukturen3 , die an der Oberfläche der Trägerfolie2 über Kontaktflächen4 kontaktiert werden können. In gleicher Weise sind auch an der Unterseite der Folie entsprechende Kontaktflächen5 für die HF-Leitungsstrukturen3 vorgesehen, über die externe Komponenten über die Trägerfolie2 mit dem MMIC1 elektrisch verbunden werden können. Die Kontaktflächen4 auf der Oberseite der Trägerfolie2 sind in dem gleichen Muster angeordnet wie die korrespondierenden Anschlussflächen an der Unterseite des MMIC1 . Die Trägerfolie2 weist hierbei eine größere laterale Ausdehnung auf als der MMIC1 , wie dies in der1 zu erkennen ist. Dadurch lassen sich bspw. die eng beieinander liegenden Anschlussflächen an der Unterseite des MMICs1 durch die Leitungsstrukturen3 in der Trägerfolie2 über weiter voneinander beabstandete Kontaktflächen5 an der Unterseite der Trägerfolie2 kontaktieren. Dies ist schematisch in der1 angedeutet. - Bei dem vorgeschlagenen Verfahren wird in allen Ausgestaltungen der MMIC
1 über eine Flip-Chip-Montage mit der Trägerfolie2 verbunden. Die hierzu auf den Anschlussflächen des MMIC oder den Kontaktflächen4 der Trägerfolie2 aufgebrachten Bumps6 sind in der1 zu erkennen, die die beiden verbundenen Komponenten nach der Flip-Chip-Montage zeigt. Um für die Flip-Chip-Montage eine ausreichende mechanische Stabilität der Trägerfolie2 zu gewährleisten, ist diese auf einem Hilfssubstrat aufgebracht, das in der1 nicht dargestellt ist. Dieses Hilfssubstrat7 ist jedoch beispielsweise in der4 zu erkennen. - In einer Verfahrensalternative des vorgeschlagenen Verfahrens wird zunächst ein Trägersubstrat bestehend aus der dicken, thermisch und elektrisch sehr gut leitfähigen Platte
10 und einer Schicht aus einem dielektrischen Material9 bereitgestellt. In die dielektrische Schicht werden anschließend, bspw. mittels Laserabtragung, Kavitäten bzw. Öffnungen18 eingebracht, die ein Einsetzen des zu montierenden MMIC1 in Kontakt mit der elektrisch und thermisch leitfähigen Platte10 ermöglichen (vgl.2 ). Die Dicke der Schicht aus dem dielektrischen Material9 ist ungefähr so groß wie die Dicke des MMIC1 . Breite und Länge der Öffnungen18 sind so gewählt, dass sie den jeweiligen lateralen Dimensionen der MMICs1 entsprechen oder zumindest nahe kommen. Der entsprechende MMIC1 wird dann mit der Oberseite, die in der Regel auch eine Massefläche bildet, in die dafür vorgesehene Öffnung18 eingesetzt und über eine Klebeschicht11 mit der Platte10 verbunden. Hierbei wird ein thermisch und elektrisch gut leitfähiger Kleber verwendet. Die Unterseite des MMIC1 mit den elektrischen Anschlussflächen bildet dabei wiederum eine möglichst ebene Fläche mit der Oberseite der dielektrischen Schicht, wie dies in der3 schematisch angedeutet ist. - Anschließend werden im Rahmen einer Flip-Chip-Montage an die Anschlussflächen des MMIC
1 elektrische leitfähige Bumps6 angebracht und das gesamte Bauteil mittels eines Flip-Chip-Prozesses auf der Trägerfolie2 platziert. Das Ergebnis ist in4 schematisch dargestellt. Das Hilfssubstrat7 wird anschließend entfernt. - Zur zusätzlichen Erhöhung der mechanischen Stabilität können bei der Verbindung zwischen Trägerfolie
2 und dem mit der Platte10 verbundenen MMIC1 auch zusätzliche Bumps17 an Stellen platziert werden, die keine elektrische Verbindung erfordern. Diese Dummy-Bumps17 haben somit keinerlei elektrische Funktion. Dies ist schematisch in9 angedeutet, bei der zusätzlich zu den für die elektrische Verbindung erforderlichen Bumps6 auch mehrere Dummy-Bumps17 auf der Schicht aus dem dielektrischen Material9 platziert werden. Im Gegenzug ist dann auch auf der Trägerfolie2 an den entsprechenden Stellen eine zusätzliche Metallisierung16 vorgesehen, auf die diese Dummy-Bumps17 beim Flip-Chip-Prozess gelötet werden. Dies ist im oberen Teil der9 zu erkennen. - In einer weiteren Verfahrensalternative wird ausgehend von dem in
3 dargestellten Zustand ein späterer Underfill8 bis auf die Höhe der Bumps6 aufgebracht, wie dies aus der5 zu erkennen ist. Dieser Underfill8 besteht wiederum aus einem für die Hochfrequenzübertragung geeigneten dielektrischen Material. Hierzu wird ein Material gewählt, das einen geringen Verlustwinkel sowie dielektrische Werte aufweist, welche die Impedanzen der Bumps6 entsprechend den Vorgaben anpassen. Im Anschluss daran wird wiederum das gesamte Bauteil mittels Flip-Chip-Technik auf die Trägerfolie2 aufgebracht, so dass das Halbleitermodul gemäß6 erhalten wird, von dem dann wiederum das Hilfssubstrat7 abgelöst wird. - In die Trägerfolie
2 können neben den HF-Leitungsstrukturen3 auch DC-Leitungsstrukturen eingebracht sein, wie dies schematisch mit den DC-Leitungsstrukturen13 in7 angedeutet ist. Weiterhin können die HF-Leitungsstrukturen3 auch so ausgebildet sein, dass sie eine Einkopplung in einen an die Unterseite der Trägerfolie2 angesetzten Hohlleiter ermöglichen. Eine derartige Einkopplungsstruktur12 für die Einkopplung in einen Hohlleiter ist in der8 ebenfalls schematisch angedeutet. Der Hohlleiter14 ist dabei in der rückseitigen Metallisierung realisiert. - Auch wenn die Trägerfolie
2 in den vorliegenden Beispielen jeweils 3-lagig ausgebildet ist, so können selbstverständlich auch nur zwei oder mehr als drei dielektrische Lagen zum Einsatz kommen. Dies hängt von der Komplexität der zu realisierenden Leitungsstrukturen in der Folie ab, zwischen denen ein Übersprechen möglichst verhindert werden soll. Auch die Form der Leitungsstrukturen ist selbstverständlich in den Figuren lediglich in einer möglichen Ausgestaltung dargestellt und kann auch wesentlich komplexer ausfallen. -
8 zeigt schließlich ein Beispiel für die Anbindung eines Hohlleiters an das mit dem Verfahren hergestellte Halbleitermodul. Die Hohlleiterstruktur wird anstelle des Hilfssubstrates7 mit der Unterseite der Trägerfolie2 verbunden und ist in diesem Beispiel durch einen massiven Metallkörper15 gebildet, in den der Hohlleiter14 eingebracht ist. - In
10 ist ein weiteres Beispiel für ein erfindungsgemäßes Halbleitermodul schematisch dargestellt. Für dessen Herstellung wird auf eine mehrlagige Trägerfolie2 das MMIC1 mit Hilfe der Flip-Chip Technik kontaktiert. Ein dielektrisches Substrat19 ist mit einer Metallplatte10 auf einer Seite verbunden und trägt auf der gegenüberliegenden Seite eine Metallisierung, die mit einem photolithographischen Prozess zur Bildung einer elektrischen Kontaktfläche21 strukturiert wird. Das dielektrische Substrat19 weist an der Position des MMIC eine Kavität bzw. Öffnung18 auf. Das Substrat19 ist mindestens so dick wie die Höhe des MMIC1 . Außerdem können die Metallisierungsschichten des Substrats19 , d. h. die metallische Platte10 und die elektrische Kontaktfläche21 , mittels einer Durchkontaktierung20 elektrisch verbunden werden. Auf die Oberseite des MMIC1 wird eine Klebschicht11 aufgebracht, durch die das MMIC1 nach dem Einsetzen in die Öffnung18 zur Wärmeabfuhr mit der metallischen Platte10 verbunden wird. Das Substrat19 kann zusätzlich mit Hilfe eines weiteren Flip-Chip Prozesses mit der Trägerfolie2 verbunden werden. Außerdem kann durch eine weitere Kavität23 im Substrat19 an der Stelle, an der die Trägerfolie2 eine Antennenstruktur22 aufweist, die Effizienz und Bandbreite des abstrahlenden Elements durch diese Kavität23 erhöht werden. - Die vorangehenden Figuren zeigen jeweils die Gehäusung eines MMIC
1 . In gleicher Weise können selbstverständlich mehrere derartiger MMICs nebeneinander sowie auch zusätzlich andere elektrische Komponenten wie Antennen, passive Hochfrequenzstrukturen oder eine komplette DC-Beschaltung der MMICs in das Halbleitermodul integriert und in gleicher Weise zusammen mit den MMICs gehäust und über die Trägerfolie kontaktiert werden. - Bezugszeichenliste
-
- 1
- MMIC
- 2
- Trägerfolie
- 3
- HF-Leitungsstruktur
- 4
- Kontaktflächen an Oberseite der Trägerfolie
- 5
- Kontaktflächen an Unterseite der Trägerfolie
- 6
- Flip-Chip-Bumps
- 7
- Hilfssubstrat
- 8
- Underfill
- 9
- dielektrisches Material
- 10
- thermisch und elektrisch leitfähige Platte
- 11
- Klebstoffschicht
- 12
- Einkopplungsstruktur in Hohlleiter
- 13
- DC-Leitungsstruktur
- 14
- Hohlleiter
- 15
- Metallkörper
- 16
- Metallisierung für Dummy-Bumps
- 17
- Dummy-Bumps
- 18
- Öffnungen
- 19
- dielektrisches Substrat
- 20
- Durchkontaktierung
- 21
- Kontaktfläche am Substrat
- 22
- Antennenstruktur
- 23
- Kavität
Claims (14)
- Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, bei dem – mindestens ein Halbleiterbauelement (
1 ) mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung bereitgestellt wird, das an einer Unterseite elektrische Anschlussflächen für die Halbleiterschaltung aufweist, – eine mehrlagige dielektrische Trägerfolie (2 ) mit größeren lateralen Abmessungen als das mindestens eine Halbleiterbauelement (1 ) bereitgestellt wird, die mindestens eine HF-Leitungsstruktur (3 ) zur HF-Verbindung des Halbleiterbauelementes (1 ) mit anderen Komponenten und an einer Oberseite elektrische Kontaktflächen (4 ) der HF-Leitungsstruktur (3 ) in einer Anordnung aufweist, die einer Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes (1 ) entspricht, und – die elektrischen Anschlussflächen des Halbleiterbauelementes (1 ) mittels Flip-Chip-Montage mit den elektrischen Kontaktflächen (4 ) der Trägerfolie (2 ) verbunden werden, wobei – das Halbleiterbauelement (1 ) seitlich mit einem dielektrischen Material (9 ) umschlossen wird, und – eine Oberseite des Halbleiterbauelementes (1 ) mit einer thermisch leitfähigen Platte (10 ) verbunden wird, die das mindestens eine Halbleiterbauelement (1 ) und wenigstens einen Teil des das Halbleiterbauelement (1 ) seitlich umschließenden dielektrischen Materials (9 ) vollständig überdeckt, bei dem a. die thermisch leitfähige Platte (10 ) mit einer Schicht aus dem dielektrischen Material (9 ) bereitgestellt wird, die eine zwischen Ober- und Unterseite des Halbleiterbauelements (1 ) gemessene Dicke aufweist oder übersteigt, bei dem in die Schicht Öffnungen (18 ) zur thermisch leitfähigen Platte (10 ) eingebracht werden, die ein Einsetzen des Halbleiterbauelements (1 ) ermöglichen, wobei das Halbleiterbauelement (1 ) vor der Flip-Chip-Montage in die Öffnungen (18 ) eingesetzt und mit der thermisch leitfähigen Platte (10 ) verbunden wird, bei dem eine dielektrische Trägerfolie (2 ) eingesetzt wird, die eine Antennenstruktur (22 ) aufweist, wobei in das Substrat (19 ) oder die Schicht aus dem dielektrischen Material (9 ) mindestens eine weitere Öffnung (23 ) an einer lateralen Position eingebracht wird, an der nach Abschluss des Verfahrens die Antennenstruktur (22 ) liegt und durch die die Effizienz und Bandbreite der Antennenstruktur (22 ) erhöht wird, und/oder b. bei dem eine dielektrische Trägerfolie (2 ) eingesetzt wird, bei der mindestens ein Teil der HF-Leitungsstruktur (3 ) so ausgebildet ist, dass sie die Einkopplung einer aus dem Halbleiterbauelement (1 ) ausgekoppelten elektromagnetischen Welle in eine Hohlleiterstruktur (14 ,15 ) ermöglicht, wobei die Hohlleiterstruktur (14 ,15 ) für die Führung der elektromagnetischen Welle auf eine Unterseite der Trägerfolie (2 ) aufgebracht wird. - Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, bei dem – mindestens ein Halbleiterbauelement (
1 ) mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung bereitgestellt wird, das an einer Unterseite elektrische Anschlussflächen für die Halbleiterschaltung aufweist, – eine mehrlagige dielektrische Trägerfolie (2 ) mit größeren lateralen Abmessungen als das mindestens eine Halbleiterbauelement (1 ) bereitgestellt wird, die mindestens eine HF-Leitungsstruktur (3 ) zur HF-Verbindung des Halbleiterbauelementes (1 ) mit anderen Komponenten und an einer Oberseite elektrische Kontaktflächen (4 ) der HF-Leitungsstruktur (3 ) in einer Anordnung aufweist, die einer Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes (1 ) entspricht, und – die elektrischen Anschlussflächen des Halbleiterbauelementes (1 ) mittels Flip-Chip-Montage mit den elektrischen Kontaktflächen (4 ) der Trägerfolie (2 ) verbunden werden, wobei – das Halbleiterbauelement (1 ) seitlich mit einem dielektrischen Material (9 ) umschlossen wird, und – eine Oberseite des Halbleiterbauelementes (1 ) mit einer thermisch leitfähigen Platte (10 ) verbunden wird, die das mindestens eine Halbleiterbauelement (1 ) und wenigstens einen Teil des das Halbleiterbauelement (1 ) seitlich umschließenden dielektrischen Materials (9 ) vollständig überdeckt, bei dem a. ein Substrat (19 ) aus dem dielektrischen Material (9 ) bereitgestellt wird, das eine zwischen Ober- und Unterseite des Halbleiterbauelements (1 ) gemessene Dicke aufweist oder übersteigt, das auf einer Seite mit einer metallischen Platte als thermisch leitfähiger Platte (10 ) verbunden ist und auf einer gegenüberliegenden Seite eine Metallisierung aufweist, die über mindestens eine Durchkontaktierung (20 ) elektrisch mit der thermisch leitfähigen Platte (10 ) verbunden ist und das mit einem photolithographischen Prozess zur Bildung mindestens einer elektrischen Kontaktfläche (21 ) strukturiert wird, wobei in das Substrat (19 ) Öffnungen (18 ) zur thermisch leitfähigen Platte (10 ) eingebracht werden, die ein Einsetzen des Halbleiterbauelements (1 ) ermöglichen, und das Halbleiterbauelement (1 ) vor oder nach der Flip-Chip-Montage in die Öffnungen (18 ) eingesetzt und mit der thermisch leitfähigen Platte (10 ) verbunden wird, wobei die mindestens eine elektrische Kontaktfläche (21 ) am Substrat (19 ) mit einer in der Lage korrespondierenden elektrischen Kontaktfläche (4 ) der Trägerfolie (2 ) verbunden wird, und wobei eine dielektrische Trägerfolie (2 ) eingesetzt wird, die eine Antennenstruktur (22 ) aufweist, wobei in das Substrat (19 ) oder die Schicht aus dem dielektrischen Material (9 ) mindestens eine weitere Öffnung (23 ) an einer lateralen Position eingebracht wird, an der nach Abschluss des Verfahrens die Antennenstruktur (22 ) liegt und durch die die Effizienz und Bandbreite der Antennenstruktur (22 ) erhöht wird, und/oder b. bei dem eine dielektrische Trägerfolie (2 ) eingesetzt wird, bei der mindestens ein Teil der HF-Leitungsstruktur (3 ) so ausgebildet ist, dass sie die Einkopplung einer aus dem Halbleiterbauelement (1 ) ausgekoppelten elektromagnetischen Welle in eine Hohlleiterstruktur (14 ,15 ) ermöglicht, wobei die Hohlleiterstruktur (14 ,15 ) für die Führung der elektromagnetischen Welle auf eine Unterseite der Trägerfolie (2 ) aufgebracht wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Zwischenraum zwischen der Trägerfolie (
2 ) und der Unterseite des Halbleiterbauelements (1 ) mit einem zweiten dielektrischen Material ausgefüllt wird, das die Übertragung von HF-Signalen zwischen der Trägerfolie (2 ) und dem Halbleiterbauelement (1 ) über die elektrische Verbindung der Anschluss- mit den Kontaktflächen (4 ) mit einem geringen Verlustwinkel tanδ < 0.003 ermöglicht. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das zweite dielektrische Material so gewählt wird, dass die elektrische Verbindung in der Impedanz angepasst ist.
- Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine dielektrische Trägerfolie (
2 ) eingesetzt wird, die zusätzlich zur HF-Leitungsstruktur (3 ) auch mindestens eine DC-Leitungsstruktur (13 ) zur Herstellung einer DC-Verbindung des Halbleiterbauelementes (1 ) mit anderen Komponenten aufweist. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass zusätzlich zu dem mindestens einen Halbleiterbauelement (
1 ) weitere elektrische Komponenten mit der Trägerfolie (2 ) verbunden und von dem dielektrischen Material (9 ) seitlich umschlossen werden. - Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zur mechanischen Stabilisierung der Verbindung zwischen Trägerfolie (
2 ) und Halbleiterbauelement (1 ) bei der Flip-Chip-Montage Bumps (17 ), die keine elektrische Funktion erfüllen, auf die Trägerfolie (2 ) und/oder das dielektrische Material (9 ) aufgebracht werden. - Halbleitermodul, das mindestens ein Halbleiterbauelement (
1 ) mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung umfasst, bei dem das Halbleiterbauelement (1 ) an einer Unterseite elektrische Anschlussflächen für die Halbleiterschaltung aufweist, die über eine Flip-Chip-Verbindung mit Kontaktflächen (4 ) an einer Oberseite einer mehrlagigen dielektrischen Trägerfolie (2 ) verbunden sind, die größere laterale Abmessungen als das mindestens eine Halbleiterbauelement (1 ) und mindestens eine HF-Leitungsstruktur (3 ) zur HF-Verbindung des Halbleiterbauelementes (1 ) mit externen Komponenten aufweist, wobei das Halbleiterbauelement (1 ) seitlich mit einem dielektrischen Material (9 ) umschlossen und an einer Oberseite mit einer thermisch leitfähigen Platte (10 ) verbunden ist, die das mindestens eine Halbleiterbauelement (1 ) und wenigstens einen Teil des das Halbleiterbauelement (1 ) seitlich umschließenden dielektrischen Materials (9 ) vollständig überdeckt, bei dem a. in der dielektrischen Trägerfolie (2 ) mindestens ein Teil der HF-Leitungsstruktur (3 ) so ausgebildet ist, dass sie die Einkopplung einer aus dem Halbleiterbauelement (1 ) ausgekoppelten elektromagnetischen Welle in eine Hohlleiterstruktur (14 ,15 ) ermöglicht, und die Hohlleiterstruktur (14 ,15 ) für die Führung der elektromagnetischen Welle an einer Unterseite der Trägerfolie (2 ) angebracht ist, und/oder b. die dielektrische Trägerfolie (2 ) mindestens eine Antennenstruktur (22 ) aufweist, über der in dem dielektrischen Material (9 ) mindestens ein Hohlraum (23 ) ausgebildet ist, durch den die Effizienz und Bandbreite der Antennenstruktur (22 ) erhöht wird. - Halbleitermodul nach Anspruch 8, dadurch gekennzeichnet, dass ein Zwischenraum zwischen der Oberseite der Trägerfolie (
2 ) und der Unterseite des Halbleiterbauelements (1 ) mit einem zweiten dielektrischen Material ausgefüllt ist, das die Übertragung von HF-Signalen zwischen der Trägerfolie (2 ) und dem Halbleiterbauelement (1 ) über die Flip-Chip-Verbindung der Anschluss- mit den Kontaktflächen (4 ) mit einem geringen Verlustwinkel tanδ < 0.003 ermöglicht. - Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, dass das zweite dielektrische Material so gewählt ist, dass die Flip-Chip-Verbindung in der Impedanz angepasst ist.
- Halbleitermodul nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die dielektrische Trägerfolie (
2 ) zusätzlich zur HF-Leitungsstruktur (3 ) auch mindestens eine DC-Leitungsstruktur (13 ) zur Herstellung einer DC-Verbindung des Halbleiterbauelementes (1 ) mit externen Komponenten aufweist. - Halbleitermodul nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die thermisch leitfähige Platte (
10 ) aus einem metallischen Material besteht und wenigstens eine der Kontaktflächen (4 ) an der Oberseite der dielektrischen Trägerfolie (2 ) über mindestens eine Durchkontaktierung (20 ) durch das dielektrische Material (9 ) elektrisch mit der thermisch leitfähigen Platte (10 ) verbunden ist. - Halbleitermodul nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass das Halbleitermodul zusätzlich zu dem mindestens einen Halbleiterbauelement (
1 ) weitere elektrische Komponenten umfasst, die mit der Trägerfolie (2 ) verbunden und von dem dielektrischen Material (9 ) seitlich umschlossen sind. - Halbleitermodul nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, dass zwischen Trägerfolie (
2 ) und Halbleiterbauelement (1 ) und/oder dielektrischem Material (9 ) Löthöcker oder Lötkugeln (17 ), die keine elektrische Funktion erfüllen, angeordnet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012025433.4A DE102012025433B4 (de) | 2012-12-21 | 2012-12-21 | Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012025433.4A DE102012025433B4 (de) | 2012-12-21 | 2012-12-21 | Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012025433A1 DE102012025433A1 (de) | 2014-06-26 |
DE102012025433B4 true DE102012025433B4 (de) | 2015-10-01 |
Family
ID=50878377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012025433.4A Active DE102012025433B4 (de) | 2012-12-21 | 2012-12-21 | Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102012025433B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024124131A1 (en) * | 2022-12-09 | 2024-06-13 | Lockheed Martin Corporation | System for survivability of microelectronics in extreme temperature operating environments |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074146A1 (en) * | 1998-09-29 | 2002-06-20 | Akihiko Okubora | Semiconductor device, methods of production of the same, and method of mounting a component |
US20050093172A1 (en) * | 2003-10-10 | 2005-05-05 | Norihito Tsukahara | Electronic circuit device, and method and apparatus for manufacturing the same |
US20090103160A1 (en) * | 2007-10-22 | 2009-04-23 | General Electric Company | Apparatus and method of forming high performance integrated rf optical module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353498A (en) | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
-
2012
- 2012-12-21 DE DE102012025433.4A patent/DE102012025433B4/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074146A1 (en) * | 1998-09-29 | 2002-06-20 | Akihiko Okubora | Semiconductor device, methods of production of the same, and method of mounting a component |
US20050093172A1 (en) * | 2003-10-10 | 2005-05-05 | Norihito Tsukahara | Electronic circuit device, and method and apparatus for manufacturing the same |
US20090103160A1 (en) * | 2007-10-22 | 2009-04-23 | General Electric Company | Apparatus and method of forming high performance integrated rf optical module |
Also Published As
Publication number | Publication date |
---|---|
DE102012025433A1 (de) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011085348B4 (de) | Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür | |
DE102006023123B4 (de) | Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse | |
DE602004008653T2 (de) | Flexible konforme antenne | |
DE102010001407B4 (de) | Integrierte Antennen auf Wafer-Ebene | |
DE102014112497B4 (de) | Funktionalisierte Redistribution-Layer | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE102008040900B4 (de) | Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur | |
DE102005002707B4 (de) | Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE112016000846T5 (de) | Blockstrukturen mit integrierten Wellenleitern für schnelle Datenübertragungen zwischen Blockkomponenten | |
DE102005009163B4 (de) | Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils | |
WO2004063767A1 (de) | Radar-transceiver für mikrowellen- und millimeterwellenanwendungen | |
DE102014115313B4 (de) | Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems | |
EP1726063B1 (de) | Mikrowellenantenne für in flip-chip-technologie hergestellte halbleiterbaugruppen | |
WO2009118249A1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
DE102016105742A1 (de) | Multi-Hohlraum-Package mit einem einzigen Metallflansch | |
EP1825561A1 (de) | Antennenanordnung für einen radar-transceiver | |
DE102013111569B4 (de) | Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung | |
DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE60037297T2 (de) | Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung | |
DE10300956B3 (de) | Bauelement mit Höchstfrequenzverbindungen in einem Substrat | |
WO2004064140A1 (de) | Modul mit verkapselung | |
DE102019128779B4 (de) | Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren | |
DE102012025433B4 (de) | Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul | |
DE102017223689B4 (de) | Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |