DE102012025433B4 - Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method - Google Patents
Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method Download PDFInfo
- Publication number
- DE102012025433B4 DE102012025433B4 DE102012025433.4A DE102012025433A DE102012025433B4 DE 102012025433 B4 DE102012025433 B4 DE 102012025433B4 DE 102012025433 A DE102012025433 A DE 102012025433A DE 102012025433 B4 DE102012025433 B4 DE 102012025433B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor device
- dielectric material
- carrier film
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000003989 dielectric material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011888 foil Substances 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 claims abstract description 6
- 230000037431 insertion Effects 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, bei dem – mindestens ein Halbleiterbauelement (1) mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung bereitgestellt wird, das an einer Unterseite elektrische Anschlussflächen für die Halbleiterschaltung aufweist, – eine mehrlagige dielektrische Trägerfolie (2) mit größeren lateralen Abmessungen als das mindestens eine Halbleiterbauelement (1) bereitgestellt wird, die mindestens eine HF-Leitungsstruktur (3) zur HF-Verbindung des Halbleiterbauelementes (1) mit anderen Komponenten und an einer Oberseite elektrische Kontaktflächen (4) der HF-Leitungsstruktur (3) in einer Anordnung aufweist, die einer Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes (1) entspricht, und – die elektrischen Anschlussflächen des Halbleiterbauelementes (1) mittels Flip-Chip-Montage mit den elektrischen Kontaktflächen (4) der Trägerfolie (2) verbunden werden, wobei – das Halbleiterbauelement (1) seitlich mit einem dielektrischen Material (9) umschlossen wird, und – eine Oberseite des Halbleiterbauelementes (1) mit einer thermisch leitfähigen Platte (10) verbunden wird, die das mindestens eine Halbleiterbauelement (1) und wenigstens einen Teil des das Halbleiterbauelement (1) seitlich umschließenden dielektrischen Materials (9) vollständig überdeckt, bei dem a. die thermisch leitfähige Platte (10) mit einer Schicht aus dem dielektrischen Material (9) bereitgestellt wird, die eine zwischen Ober- und Unterseite des Halbleiterbauelements (1) gemessene Dicke aufweist oder übersteigt, bei dem in die Schicht Öffnungen (18) zur thermisch leitfähigen Platte (10) eingebracht werden, die ein Einsetzen des Halbleiterbauelements (1) ermöglichen, wobei das Halbleiterbauelement (1) vor der Flip-Chip-Montage in die Öffnungen (18) eingesetzt und mit der thermisch leitfähigen Platte (10) verbunden wird, bei dem eine dielektrische Trägerfolie (2) eingesetzt wird, die eine Antennenstruktur (22) aufweist, wobei in das Substrat (19) oder die Schicht aus dem dielektrischen Material (9) mindestens eine weitere Öffnung (23) an einer lateralen Position eingebracht wird, an der nach Abschluss des Verfahrens die Antennenstruktur (22) liegt und durch die die Effizienz und Bandbreite der Antennenstruktur (22) erhöht wird, und/oder ...A method of packaging sub-millimeter-wave semiconductor circuits operating at frequencies of ≥ 100 GHz, comprising: - providing at least one semiconductor device (1) with a sub-millimeter-wave semiconductor integrated circuit having electrical pads for the semiconductor circuit at a lower side, A multilayer dielectric carrier foil (2) with larger lateral dimensions than the at least one semiconductor component (1) is provided, the at least one RF line structure (3) for HF connection of the semiconductor component (1) with other components and at a top electrical contact surfaces (4) the RF line structure (3) in an arrangement corresponding to an arrangement of the electrical pads on the bottom of the semiconductor device (1), and - the electrical pads of the semiconductor device (1) by flip-chip mounting with the electrical Contact surfaces (4) of the Trä gerfolie (2) are connected, wherein - the semiconductor device (1) is laterally enclosed with a dielectric material (9), and - an upper side of the semiconductor device (1) with a thermally conductive plate (10) is connected, the at least one semiconductor device (1) and at least part of the semiconductor device (1) laterally enclosing dielectric material (9) completely covered, in which a. the thermally conductive plate (10) is provided with a layer of the dielectric material (9) having or exceeding a thickness measured between top and bottom of the semiconductor device (1) in which openings (18) for thermal conductivity are formed in the layer Plate (10) are introduced, which allow insertion of the semiconductor device (1), wherein the semiconductor device (1) is inserted before the flip-chip mounting in the openings (18) and connected to the thermally conductive plate (10) a dielectric carrier foil (2) is used which has an antenna structure (22), wherein at least one further opening (23) is introduced at a lateral position into the substrate (19) or the layer of the dielectric material (9) after termination of the method, the antenna structure (22) is located and through which the efficiency and bandwidth of the antenna structure (22) is increased, and / or ...
Description
Technisches AnwendungsgebietTechnical application
Die vorliegende Erfindung betrifft ein Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen, die bei Frequenzen von ≥ 100 GHz arbeiten, sowie ein mit dem Verfahren herstellbares Halbleitermodul, das eine oder mehrere derartige Halbleiterschaltungen beinhaltet. Das Verfahren stellt eine Aufbau- und Verbindungstechnik auf dem Gebiet der Hochfrequenztechnik bereit, mit der integrierte Sub-Millimeterwellen-Halbleiterschaltungen, sog. MMICs, gehäust und gleichzeitig signaltechnisch angebunden werden können.The present invention relates to a method of packaging sub-millimeter-wave semiconductor circuits operating at frequencies of ≥ 100 GHz and to a processable semiconductor module incorporating one or more such semiconductor circuits. The method provides a construction and connection technology in the field of high-frequency technology, with the integrated sub-millimeter-wave semiconductor circuits, so-called MMICs, housed and simultaneously connected by signal technology.
Bei der Gehäusung von MMICs muss einerseits sichergestellt werden, dass die Hochfrequenz-Signalübertragung zwischen der Halbleiterschaltung und externen Komponenten durch das Gehäuse nicht beeinträchtigt wird. Zum anderen muss eine ausreichende Wärmeabführung ermöglicht werden, da übliche MMICs sehr geringe Abmessungen aufweisen, bspw. lediglich eine Dicke von < 100 μm bei lateralen Abmessungen von ein bis zwei Millimetern.In the packaging of MMICs, on the one hand, it must be ensured that the high-frequency signal transmission between the semiconductor circuit and external components is not impaired by the housing. On the other hand, a sufficient heat dissipation must be made possible because conventional MMICs have very small dimensions, for example only a thickness of <100 μm with lateral dimensions of one to two millimeters.
Stand der TechnikState of the art
Auf dem Gebiet mikroelektronischer Schaltungen sind zahlreiche Gehäusungstechniken für Halbleiterschaltungen bekannt. Allerdings ermöglichen diese häufig keine Signalübertragung bei Frequenzen ≥ 100 GHz oder können keine ausreichende Wärmeabfuhr gewährleisten.Numerous semiconductor device packaging techniques are known in the field of microelectronic circuits. However, these often do not allow signal transmission at frequencies ≥ 100 GHz or can not ensure sufficient heat dissipation.
Aus der
Die
Die
Die
Die Aufgabe der vorliegenden Erfindung besteht daher darin, ein Verfahren zur Gehäusung von Sub-Millimeter-Halbleiterschaltungen anzugeben, die bei Frequenzen ≥ 100 GHz arbeiten, sowie ein zugehöriges Halbleitermodul anzugeben, die sich in kostengünstiger Weise durchführen bzw. herstellen lassen.The object of the present invention is therefore to specify a method for housing sub-millimeter semiconductor circuits which operate at frequencies ≥ 100 GHz, as well as to provide an associated semiconductor module which can be implemented or produced in a cost-effective manner.
Darstellung der ErfindungPresentation of the invention
Die Aufgabe wird mit den Merkmalen der Verfahren und des Halbleitermoduls gemäß den Patentansprüchen 1, 2 und 8 gelöst. Vorteilhafte Ausgestaltungen der Verfahren sowie des Halbleitermoduls sind Gegenstand der abhängigen Patentansprüche oder lassen sich der nachfolgenden Beschreibung sowie den Ausführungsbeispielen entnehmen.The object is achieved with the features of the method and the semiconductor module according to
Bei den vorgeschlagenen Verfahren wird mindestens ein Halbleiterbauelement mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung (MMIC) bereitgestellt, das an der Unterseite elektrische Anschlussflächen für die elektrische Kontaktierung der Halbleiterschaltung aufweist. Bei dem Halbleiterbauelement handelt es sich in der Regel um einen Halbleiterchip mit der entsprechenden integrierten Schaltung. Weiterhin wird eine mehrlagige dielektrische Trägerfolie vorzugsweise auf einem Hilfssubstrat bereitgestellt, die größere laterale Abmessungen als das Halbleiterbauelement hat. Die dielektrische Trägerfolie weist mindestens eine Hochfrequenz(HF)-Leitungsstruktur zur HF-Verbindung des Halbleiterbauelementes mit anderen Komponenten auf. An der Oberseite der Trägerfolie sind elektrische Kontaktflächen für die HF-Leiterstruktur in einer Anordnung ausgebildet, die der Anordnung der elektrischen Anschlussflächen an der Unterseite des Halbleiterbauelementes entspricht. Damit können die Anschlussflächen des Halbleiterbauelementes mittels der bekannten Flip-Chip-Montage direkt mit den Kontaktflächen der Trägerfolie elektrisch verbunden werden. Vorzugsweise weist die dielektrische Trägerfolie auch Gleichstrom(DC)-Leitungsstrukturen auf, mit denen eine entsprechende elektrische Verbindung zwischen der Halbleiterschaltung und weiteren Komponenten über die Trägerfolie erreicht werden kann. Die HF- sowie die DC-Leitungsstrukturen sind dabei so in die Trägerfolie integriert, dass sie elektrisch getrennt sind und möglichst kein Übersprechen von den DC-Leitungen zu HF-Leitungen auftritt. Das Halbleiterbauelement wird mittels Flip-Chip-Montage über elektrisch leitfähige Bumps mit der Trägerfolie bzw. den Kontaktflächen der Trägerfolie verbunden. Das optional eingesetzte Hilfssubstrat dient dabei der mechanischen Stabilisierung der Trägerfolie bei der Flip-Chip-Montage. Nach der Flip-Chip-Montage oder einem oder mehreren sich anschließenden Verfahrensschritten kann gegebenenfalls das Hilfssubstrat entfernt werden. Dies kann bspw. über ein Rückdünnen oder durch Ablösen bei einer entsprechend lösbaren Verbindung mit der Trägerfolie erfolgen.In the proposed methods, at least one semiconductor component with a sub-millimeter-wave semiconductor integrated circuit (MMIC) is provided, which has electrical connection surfaces for the electrical contacting of the semiconductor circuit on the underside. The semiconductor component is generally a semiconductor chip with the corresponding integrated circuit. Furthermore, a multilayer dielectric support film is preferably provided on an auxiliary substrate, the larger lateral Dimensions than the semiconductor device has. The dielectric carrier film has at least one high-frequency (HF) line structure for the HF connection of the semiconductor component to other components. On the upper side of the carrier foil, electrical contact surfaces for the HF conductor structure are formed in an arrangement which corresponds to the arrangement of the electrical connection surfaces on the underside of the semiconductor component. Thus, the pads of the semiconductor device can be electrically connected by means of the known flip-chip mounting directly to the contact surfaces of the carrier film. The dielectric carrier film preferably also has direct current (DC) line structures with which a corresponding electrical connection between the semiconductor circuit and further components can be achieved via the carrier film. The HF and the DC line structures are integrated into the carrier film in such a way that they are electrically separated and, as far as possible, no crosstalk from the DC lines to HF lines occurs. The semiconductor component is connected to the carrier foil or the contact surfaces of the carrier foil by means of flip-chip mounting via electrically conductive bumps. The optionally used auxiliary substrate serves for the mechanical stabilization of the carrier film in the flip-chip assembly. After the flip-chip assembly or one or more subsequent process steps, the auxiliary substrate may optionally be removed. This can be done, for example, via back-thinning or by detachment in the case of a correspondingly detachable connection with the carrier film.
Bei dem vorgeschlagenen Verfahren wird das Halbleiterbauelement seitlich mit einem dielektrischen Material umschlossen, das ebenso wie die dielektrische Trägerfolie einen Teil der Gehäusung des Halbleiterbauelementes bildet. Die Oberseite des Halbleiterbauelementes wird mit einer thermisch leitfähigen Platte verbunden, die das Halbleiterbauelement sowie mindestens einen Teil der dieses umschließenden dielektrischen Materials überdeckt. Die Platte bildet zusammen mit dem dielektrischen Material und der Trägerfolie die Gehäusung des Halbleiterbauelementes. Das Verfahren ermöglicht dabei nicht nur die Herstellung eines gehäusten Halbleitermoduls mit einem Halbleiterbauelement. Vielmehr können bei entsprechender Dimensionierung der Trägerfolie nebeneinander mehrere Halbleiterbauelemente sowie auch weitere elektrische Komponenten, bspw. Antennen, Hohlleiterübergänge oder auch eine komplette DC-Beschaltung der MMICs mit integriert werden. Die elektrische bzw. signaltechnische Verbindung dieser einzelnen Komponenten kann über die Leitungsstrukturen der Trägerfolie erfolgen. Die thermisch leitfähige Platte an der Oberseite wird dabei so ausgeführt, dass sie sämtliche integrierte Komponenten überdeckt.In the proposed method, the semiconductor device is laterally enclosed with a dielectric material which, like the dielectric carrier foil, forms part of the housing of the semiconductor component. The upper surface of the semiconductor device is connected to a thermally conductive plate covering the semiconductor device and at least a portion of the surrounding dielectric material. The plate forms, together with the dielectric material and the carrier film, the housing of the semiconductor component. The method not only enables the production of a packaged semiconductor module with a semiconductor component. Rather, with appropriate dimensioning of the carrier film side by side a plurality of semiconductor components as well as other electrical components, for example. Antennas, waveguide transitions or even a complete DC circuit of the MMICs can be integrated with. The electrical or signaling connection of these individual components can take place via the line structures of the carrier foil. The thermally conductive plate on the top is designed so that it covers all integrated components.
Mit dem vorgeschlagenen Verfahren kann eine Gehäusung von MMICs auf kostengünstige Weise erreicht werden. Die Trägerfolie für das Aufbringen des einen oder der mehreren MMICs sowie ggf. weiterer Komponenten kann dabei vorkonfektioniert werden und erfordert während des Gehäusungsprozesses kein weiteres Einbringen von bspw. Vias oder Metallisierungen. Durch die thermisch leitfähige Platte an der Oberseite der MMICs wird eine gute Wärmeabführung von den kleinen MMICs ermöglicht. Beim Einsatz einer Platte aus elektrisch leitfähigem Material, bspw. einer Metallplatte, kann diese gleichzeitig die elektrische Funktion der Masse für die MMICs übernehmen. Weiterhin dient diese Platte der mechanischen Stabilität des gesamten durch die Gehäusung erhaltenen Halbleitermoduls. Mit dem Verfahren können somit integrierte Sub-Millimeterwellen-Halbleiterschaltungen ohne Bonddrähte gehäust und gleichzeitig signaltechnisch angebunden werden. Es können dabei unter anderem Antennen oder Hohlleiterübergänge aber auch die komplette DC-Beschaltung der MMICs mit in das Gehäuse integriert werden. Dies gilt auch für weitere Bauteile zur Signalverarbeitung, die ebenfalls in dem Modul integriert werden können. Auch passive Strukturen, die unterschiedliche Halbleiterbauelemente im Sinne der Hochfrequenztechnik verbinden, bspw. CPW-Leitungen (CPW: Coplanar Waveguide) oder Koppler können mit in das Modul integriert werden. Damit lassen sich anwendungsorientierte Systeme wie bspw. Radarsysteme in einem einzigen Halbleitermodul bereitstellen.With the proposed method, a housing of MMICs can be achieved in a cost effective manner. The carrier film for the application of the one or more MMICs and possibly other components can be prefabricated and requires during the housing process no further introduction of, for example, vias or metallizations. The thermally conductive plate on top of the MMICs allows for good heat dissipation from the small MMICs. When using a plate of electrically conductive material, for example. A metal plate, this can simultaneously take over the electrical function of the mass for the MMICs. Furthermore, this plate serves the mechanical stability of the entire semiconductor module obtained by the housing. The method can thus be used to package integrated sub-millimeter-wave semiconductor circuits without bonding wires and at the same time connect them by signal technology. Among other things, antennas or waveguide transitions as well as the complete DC circuit of the MMICs can be integrated into the housing. This also applies to other components for signal processing, which can also be integrated in the module. Also, passive structures that connect different semiconductor devices in terms of high-frequency technology, for example. CPW lines (CPW: Coplanar Waveguide) or couplers can be integrated into the module. In this way, application-oriented systems such as, for example, radar systems can be provided in a single semiconductor module.
In einer bevorzugten Ausgestaltung des Verfahrens wird in den Zwischenraum zwischen der Oberseite der Trägerfolie und der Unterseite des Halbleiterbauelementes ein zweites dielektrisches Material eingebracht, das sich von dem dielektrischen Material unterscheidet, das die Halbleiterbauelemente seitlich umgibt. Dieses zweite dielektrische Material wird so gewählt, dass die Übertragung von HF-Signalen zwischen der Trägerfolie und dem Halbleiterbauelement über die elektrische Verbindung der Anschluss- mit den Kontaktflächen bzw. die bei der Flip-Chip-Montage aufgebrachten Bumps mit einem geringen Verlustwinkel tanδ < 0.003 ermöglicht wird. Beispiele für derartige dielektrische Materialien sind Polyimid, LCP, Teflon oder BCB. Demgegenüber kann für das die Halbleiterbauelemente umgebene dielektrische Material bspw. polymerbasierte Kleber eingesetzt werden, das einen besonders guten Schutz gegenüber Umwelteinflüssen ermöglicht und kostengünstig zu erhalten ist. Das zweite dielektrische Material wird vorzugsweise auch so gewählt, dass bei der elektrischen Anbindung des Halbleiterbauelementes an die Trägerfolie die gewünschte Impedanzanpassung erreicht wird, um Reflexionen bei der Signalübertragung zu vermeiden.In a preferred embodiment of the method, a second dielectric material is introduced into the intermediate space between the upper side of the carrier foil and the underside of the semiconductor component, which differs from the dielectric material which laterally surrounds the semiconductor components. This second dielectric material is chosen so that the transmission of RF signals between the carrier foil and the semiconductor device via the electrical connection of the terminal with the contact surfaces and the bumps applied in the flip-chip mounting with a low loss angle tanδ <0.003 is possible. Examples of such dielectric materials are polyimide, LCP, Teflon or BCB. In contrast, for example, polymer-based adhesives can be used for the dielectric material surrounding the semiconductor components, which enables particularly good protection against environmental influences and is inexpensive to obtain. The second dielectric material is preferably also chosen so that the desired impedance matching is achieved in the electrical connection of the semiconductor component to the carrier film in order to avoid reflections in the signal transmission.
In einer Alternative ist zumindest ein Teil der HF-Leitungsstrukturen in der Trägerfolie so ausgebildet, dass damit eine Einkopplung der aus dem Halbleiterbauelement ausgetretenen und in der Leitungsstruktur der Trägerstruktur geführten elektromagnetischen Wellen in einen angrenzenden Hohlleiter ermöglicht wird. In diesem Fall wird nach dem Entfernen des Hilfssubstrates eine entsprechende Hohlleiterstruktur an die Unterseite der Trägerfolie angebracht bzw. das Modul auf eine derartige Hohlleiterstruktur aufgebracht. Bei dieser Hohlleiterstruktur kann es sich bspw. um einen Block aus einem metallischen Material handeln, in dem der entsprechende Hohlleiter ausgebildet, bspw. eingefräst ist. In an alternative, at least part of the RF line structures in the carrier film are designed such that a coupling of the electromagnetic waves emerging from the semiconductor component and guided in the line structure of the carrier structure into an adjacent waveguide is made possible. In this case, after removal of the auxiliary substrate, a corresponding waveguide structure is attached to the underside of the carrier foil or the module is applied to such a waveguide structure. In this waveguide structure may be, for example, to a block of a metallic material in which the corresponding waveguide is formed, for example. Milled.
Die einzelnen Verfahrensschritte des vorgeschlagenen Verfahrens können in unterschiedlicher Reihenfolge ausgeführt werden. So kann bspw. zunächst das Halbleiterbauelement mittels Flip-Chip-Montage mit der Trägerfolie verbunden werden. Anschließend wird dann die thermisch leitfähige Platte mit der Oberseite des Halbleiterbauelementes verbunden.The individual method steps of the proposed method can be carried out in different order. Thus, for example, firstly the semiconductor component can be connected to the carrier film by means of flip-chip mounting. Subsequently, the thermally conductive plate is then connected to the top of the semiconductor device.
In einer anderen Alternative kann auch zunächst die thermisch leitfähige Platte mit einer darauf aufgebrachten dicken Schicht aus dem dielektrischen Material hergestellt oder bereitgestellt werden. Die Schichtdicke des dielektrischen Materials ist dabei so gewählt, dass sie zumindest der Dicke des Halbleiterbauelementes entspricht.In another alternative, the thermally conductive plate having a thick layer of the dielectric material applied thereto may also be first prepared or provided. The layer thickness of the dielectric material is chosen such that it corresponds at least to the thickness of the semiconductor component.
Unter der Dicke des Halbleiterbauelementes ist dabei der Abstand zwischen Ober- und Unterseite dieses Halbleiterbauelementes zu verstehen. Die Begriffe Oberseite und Unterseite sind in der vorliegenden Patentanmeldung nur zur Unterscheidung der jeweiligen Seiten der Trägerfolie sowie des Halbleiterbauelements zu verstehen. Unter der Unterseite wird die Seite mit den elektrischen Anschlussflächen des Halbleiterbauelementes verstanden, während die Oberseite die gegenüberliegende Seite darstellt. Bei der Trägerfolie wird unter der Oberseite die vom Hilfssubstrat abgewandte Seite mit den elektrischen Kontaktflächen verstanden, die mit den Anschlussflächen des Halbleiterbauelementes elektrisch kontaktiert werden.The thickness of the semiconductor component is to be understood as the distance between the upper and lower sides of this semiconductor component. The terms top and bottom are to be understood in the present patent application only to distinguish the respective sides of the carrier film and the semiconductor device. Under the bottom is the side with the electrical pads of the semiconductor device understood, while the top represents the opposite side. In the case of the carrier film, the upper side is understood to mean the side remote from the auxiliary substrate with the electrical contact surfaces which are electrically contacted with the connection surfaces of the semiconductor component.
In die dielektrische Schicht auf der thermisch leitfähigen Platte werden dann geeignete Öffnungen eingebracht, die sich bis zur thermisch leitfähigen Platte erstrecken und laterale Dimensionen aufweisen, die ein Einsetzen des jeweiligen Halbleiterbauelementes so ermöglichen, dass dessen Oberseite mit der thermisch leitfähigen Platte verbunden werden kann. Nach diesem Schritt des Einsetzens und Verbindens wird schließlich die Unterseite des Halbleiterbauelementes mittels Flip-Chip-Montage mit der Trägerfolie verbunden. Das Halbleiterbauelement ist dabei durch das dielektrische Material seitlich umschlossen, das auf der thermisch leitfähigen Platte aufgebracht ist. Das Einbringen eines zweiten dielektrischen Materials als Underfill zwischen Trägerfolie und Unterseite des Halbleiterbauelementes kann entweder durch seitliches Einpressen einer entsprechenden Vergussmasse oder auch im Rahmen der Flip-Chip-Montage erfolgen. So können bspw. zunächst die (Löt-)Bumps auf die Unterseite des Halbleiterbauelementes aufgebracht und anschließend eine Schicht mit dem zweiten dielektrischen Material aufgebracht werden. Diese Schicht wird dann soweit rückgedünnt, dass die Bumps zur Kontaktierung gerade an ihrer Unterseite freigelegt werden. Anschließend erfolgt der Verbindungsprozess mit der Trägerfolie.In the dielectric layer on the thermally conductive plate then appropriate openings are introduced, which extend to the thermally conductive plate and have lateral dimensions, which allow insertion of the respective semiconductor device so that its upper side can be connected to the thermally conductive plate. After this step of inserting and connecting, the underside of the semiconductor device is finally connected to the carrier film by means of flip-chip mounting. The semiconductor device is laterally enclosed by the dielectric material, which is applied to the thermally conductive plate. The introduction of a second dielectric material as an underfill between the carrier film and the underside of the semiconductor component can be done either by lateral pressing a corresponding potting compound or in the context of flip-chip mounting. Thus, for example, first the (solder) bumps can be applied to the underside of the semiconductor component and then a layer can be applied with the second dielectric material. This layer is then thinned back so far that the bumps are exposed for contacting straight on their underside. Subsequently, the connection process takes place with the carrier film.
Das mit dem Verfahren herstellbare Halbleitermodul umfasst dementsprechend u. a. zumindest ein Halbleiterbauelement mit einer integrierten Sub-Millimeterwellen-Halbleiterschaltung. Elektrische Anschlussflächen an der Unterseite des Halbleiterbauelementes sind über eine Flip-Chip Verbindung durch bekannte Verfahren wie Thermokompression, Ultraschall oder Thermo-Ultraschall mit Kontaktflächen an einer Oberseite einer mehrlagigen dielektrischen Trägefolie verbunden, die größere laterale Abmessungen als das Halbleiterbauelement und mindestens eine HF-Leitungsstruktur zur HF-Verbindung des Halbleiterbauelementes mit externen Komponenten aufweist. Das Halbleiterbauelement ist seitlich mit einem dielektrischen Material umschlossen und an der Oberseite mit einer thermisch leitfähigen Platte verbunden, die das Halbleiterbauelement und wenigstens einen Teil des das Halbleiterbauelement seitlich umschließenden dielektrischen Materials vollständig überdeckt. Dielektrisches Material, thermisch leitfähige Platte und Trägerfolie bilden somit ein geschlossenes Gehäuse für das Halbleiterbauelement. An der Unterseite der Trägerfolie sind ebenfalls entsprechende Kontaktflächen der integrierten Leitungsstruktur für die Kontaktierung mit externen Komponenten angebracht. In einer Alternative ist für eine Verbindung mit einem Hohlleiter keine derartige Kontaktfläche erforderlich. Vielmehr ist die integrierte HF-Leitungsstruktur entsprechend so ausgebildet, dass sie die Einkopplung einer geführten elektromagnetischen Welle in den Hohlleiter ermöglicht, der an die Unterseite der Trägerfolie angesetzt wird.The semiconductor module that can be produced by the method accordingly comprises u. a. at least one semiconductor device with an integrated sub-millimeter-wave semiconductor circuit. Electrical pads on the underside of the semiconductor device are connected via a flip-chip connection by known methods such as thermo-compression, ultrasound or thermal ultrasound with contact surfaces on a top of a multilayer dielectric support foil, the lateral dimensions larger than the semiconductor device and at least one RF line structure for Has RF connection of the semiconductor device with external components. The semiconductor device is laterally enclosed with a dielectric material and connected at the top to a thermally conductive plate that completely covers the semiconductor device and at least a portion of the dielectric material laterally surrounding the semiconductor device. Dielectric material, thermally conductive plate and carrier film thus form a closed housing for the semiconductor device. At the bottom of the carrier film corresponding contact surfaces of the integrated line structure for contacting with external components are also attached. In an alternative, no such contact surface is required for connection to a waveguide. Rather, the integrated RF line structure is correspondingly designed so that it allows the coupling of a guided electromagnetic wave in the waveguide, which is attached to the underside of the carrier film.
Kurze Beschreibung der ZeichnungenBrief description of the drawings
Das vorgeschlagene Verfahren sowie das zugehörige Halbleitermodul werden nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen nochmals näher erläutert. Hierbei zeigen:The proposed method and the associated semiconductor module will be explained in more detail below with reference to exemplary embodiments in conjunction with the drawings. Hereby show:
Wege zur Ausführung der ErfindungWays to carry out the invention
Im Folgenden werden verschiedene Beispiele für das vorgeschlagene Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen beschrieben. Die integrierte Halbleiterschaltung selbst befindet sich dabei auf einem Halbleiterchip, der an der Unterseite in den Figuren nicht dargestellte Anschlussflächen für dielektrische bzw. Hochfrequenzkontaktierung aufweist. Ein wesentlicher Verbindungsschritt aller Ausgestaltungen besteht in der Verbindung dieses Halbleiterbauelementes bzw. MMICs
In der
Bei dem vorgeschlagenen Verfahren wird in allen Ausgestaltungen der MMIC
In einer Verfahrensalternative des vorgeschlagenen Verfahrens wird zunächst ein Trägersubstrat bestehend aus der dicken, thermisch und elektrisch sehr gut leitfähigen Platte
Anschließend werden im Rahmen einer Flip-Chip-Montage an die Anschlussflächen des MMIC
Zur zusätzlichen Erhöhung der mechanischen Stabilität können bei der Verbindung zwischen Trägerfolie
In einer weiteren Verfahrensalternative wird ausgehend von dem in
In die Trägerfolie
Auch wenn die Trägerfolie
In
Die vorangehenden Figuren zeigen jeweils die Gehäusung eines MMIC
BezugszeichenlisteLIST OF REFERENCE NUMBERS
- 11
- MMICMMIC
- 22
- Trägerfoliesupport film
- 33
- HF-LeitungsstrukturRF line structure
- 44
- Kontaktflächen an Oberseite der TrägerfolieContact surfaces on top of the carrier film
- 55
- Kontaktflächen an Unterseite der TrägerfolieContact surfaces on underside of the carrier film
- 66
- Flip-Chip-BumpsFlip-chip bumps
- 77
- Hilfssubstratauxiliary substrate
- 88th
- Underfillunderfill
- 99
- dielektrisches Materialdielectric material
- 1010
- thermisch und elektrisch leitfähige Plattethermally and electrically conductive plate
- 1111
- Klebstoffschichtadhesive layer
- 1212
- Einkopplungsstruktur in HohlleiterCoupling structure in waveguide
- 1313
- DC-LeitungsstrukturDC-line structure
- 1414
- Hohlleiterwaveguide
- 1515
- Metallkörpermetal body
- 1616
- Metallisierung für Dummy-BumpsMetallization for dummy bumps
- 1717
- Dummy-BumpsDummy bumps
- 1818
- Öffnungenopenings
- 1919
- dielektrisches Substratdielectric substrate
- 2020
- Durchkontaktierungvia
- 2121
- Kontaktfläche am SubstratContact surface on the substrate
- 2222
- Antennenstrukturantenna structure
- 2323
- Kavitätcavity
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012025433.4A DE102012025433B4 (en) | 2012-12-21 | 2012-12-21 | Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012025433.4A DE102012025433B4 (en) | 2012-12-21 | 2012-12-21 | Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012025433A1 DE102012025433A1 (en) | 2014-06-26 |
DE102012025433B4 true DE102012025433B4 (en) | 2015-10-01 |
Family
ID=50878377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012025433.4A Active DE102012025433B4 (en) | 2012-12-21 | 2012-12-21 | Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102012025433B4 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074146A1 (en) * | 1998-09-29 | 2002-06-20 | Akihiko Okubora | Semiconductor device, methods of production of the same, and method of mounting a component |
US20050093172A1 (en) * | 2003-10-10 | 2005-05-05 | Norihito Tsukahara | Electronic circuit device, and method and apparatus for manufacturing the same |
US20090103160A1 (en) * | 2007-10-22 | 2009-04-23 | General Electric Company | Apparatus and method of forming high performance integrated rf optical module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353498A (en) | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
-
2012
- 2012-12-21 DE DE102012025433.4A patent/DE102012025433B4/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020074146A1 (en) * | 1998-09-29 | 2002-06-20 | Akihiko Okubora | Semiconductor device, methods of production of the same, and method of mounting a component |
US20050093172A1 (en) * | 2003-10-10 | 2005-05-05 | Norihito Tsukahara | Electronic circuit device, and method and apparatus for manufacturing the same |
US20090103160A1 (en) * | 2007-10-22 | 2009-04-23 | General Electric Company | Apparatus and method of forming high performance integrated rf optical module |
Also Published As
Publication number | Publication date |
---|---|
DE102012025433A1 (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011085348B4 (en) | Integrated antennas in a wafer plane housing and manufacturing method therefor | |
DE102017202578B4 (en) | Semiconductor device including an antenna and method of manufacturing a semiconductor device | |
DE102006023123B4 (en) | Distance detection radar for vehicles with a semiconductor module with components for high frequency technology in plastic housing and method for producing a semiconductor module with components for a distance detection radar for vehicles in a plastic housing | |
DE102010001407B4 (en) | Integrated wafer-level antennas | |
DE102014112497B4 (en) | Functionalized redistribution layers | |
DE112013001709B4 (en) | Electronic semiconductor assembly for millimeter wave semiconductor wafers | |
DE10201781B4 (en) | High frequency power device and high frequency power module and method of making the same | |
DE102008040900B4 (en) | Stacked IC structure and method of forming a stacked IC structure | |
DE102005002707B4 (en) | Method for producing electrical connections in a semiconductor device by means of coaxial microconnection elements | |
DE10033977B4 (en) | Interconnect structure for using semiconductor chips on substrates | |
DE112016000846T5 (en) | Block structures with integrated waveguides for fast data transfers between block components | |
DE102005009163B4 (en) | Semiconductor device having a semiconductor chip having signal contact surfaces and supply contact surfaces, and method for producing the semiconductor device | |
WO2004063767A1 (en) | Radar-transceiver for microwave and millimetre applications | |
DE102016212129B4 (en) | Radio frequency transmission/reception element and method of manufacturing a radio frequency transmission/reception element | |
EP1726063B1 (en) | Microwave antenna for flip-chip semiconductor modules | |
DE102014115313B4 (en) | Circuit board, millimeter wave system and method for operating a millimeter wave system | |
WO2009118249A1 (en) | Method for the production of an electronic assembly | |
EP1825561A1 (en) | Antenna assembly for a radar transceiver | |
DE102013111569B4 (en) | Semiconductor packages with integrated antennas and processes for their production | |
DE102005003125A1 (en) | High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other | |
DE60037297T2 (en) | Method of reducing mutual inductance between connecting wires of a high-frequency amplifier circuit | |
DE10300956B3 (en) | Device with high frequency connections in a substrate | |
WO2004064140A1 (en) | Module with encapsulation | |
DE102019128779B4 (en) | High frequency device with high frequency signal routing element and associated manufacturing process | |
DE102012025433B4 (en) | Method for housing sub-millimeter-wave semiconductor circuits and semiconductor module that can be produced by the method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |