KR102479357B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102479357B1
KR102479357B1 KR1020197018960A KR20197018960A KR102479357B1 KR 102479357 B1 KR102479357 B1 KR 102479357B1 KR 1020197018960 A KR1020197018960 A KR 1020197018960A KR 20197018960 A KR20197018960 A KR 20197018960A KR 102479357 B1 KR102479357 B1 KR 102479357B1
Authority
KR
South Korea
Prior art keywords
thermosetting resin
resin layer
metal foil
mass
semiconductor element
Prior art date
Application number
KR1020197018960A
Other languages
English (en)
Other versions
KR20190090838A (ko
Inventor
아야 가사하라
도시히사 노나카
다이스케 후지모토
나오야 스즈키
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20190090838A publication Critical patent/KR20190090838A/ko
Application granted granted Critical
Publication of KR102479357B1 publication Critical patent/KR102479357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은, 열경화성 수지 조성물이 포함되는 열경화성 수지 필름 상에, 능동면을 갖는 반도체 소자를 하나 이상, 열경화성 수지 필름과 반도체 소자의 능동면이 접하도록 배치하는 공정 (I)과, 열경화성 수지 필름 상에 배치된 반도체 소자를 반도체 밀봉용 부재로 밀봉하는 공정 (II)와, 공정 (II) 후, 열경화성 수지 필름 또는 그의 경화물에, 반도체 소자의 능동면에까지 이르는 개구를 마련하는 공정 (III)과, 개구에 도체를 충전하거나 또는 개구의 내측에 도체층을 형성하는 공정 (IV)를 구비한다.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 소형화 및 박형화의 요구가 높은 웨이퍼 레벨의 반도체 장치의 제조 방법에 관한 것이다.
전자 기기의 고기능화에 수반하여, 반도체 장치의 소형화 및 박형화가 진행되고 있다. 근년, 반도체 장치의 경박단소화는 계속되어, 반도체 소자와 거의 동일한 크기의 웨이퍼 레벨의 반도체 장치, 및 반도체 장치 상에 반도체 장치를 쌓는 패키지·온·패키지와 같은 실장 형태가 개발되어 있다. 또한 금후, 반도체 장치의 소형화 및 박형화가 일층 진행할 것으로 예상된다.
그런데, 웨이퍼 레벨의 반도체 장치는, 웨이퍼 상에 재배선층을 형성하고, 땜납 볼 등의 외부 접속용 단자를 마련한 후, 다이싱에 의해 개편화함으로써 제조되어 있다. 이러한 방법에 있어서, 단자수가 수10핀 내지 400핀 정도인 경우에는, 웨이퍼 상에 땜납 볼 등의 외부 접속용 단자를 마련하는 것이 가능하다.
그러나, 반도체 소자의 미세화가 진전되어, 단자수가 400핀 이상으로 증가하면, 웨이퍼 상에만 재배선층을 형성하고, 외부 접속용 단자를 마련하는 것이 어려워진다. 무리하게 외부 접속용 단자를 마련한 경우, 단자 간의 피치가 좁아짐과 함께, 단자 높이가 낮아져, 반도체 장치를 실장한 후의 접속 신뢰성의 확보가 어려워진다. 이 때문에, 반도체 소자의 미세화, 결국은 외부 접속 단자수의 증가에 대한 대응이 요구되고 있다.
최근에는, 웨이퍼를 소정 사이즈로 개편화하고, 재배선함으로써, 반도체 소자의 외측에도 외부 접속용 단자를 마련할 수 있는 반도체 장치의 제조 방법이 제안되어 있다(예를 들어, 특허문헌 1 내지 3 참조).
일본 특허 제3616615호 공보 일본 특허 공개 제2001-244372호 공보 일본 특허 공개 제2001-127095호 공보
특허문헌 1 내지 3에 기재되어 있는 방법은, 웨이퍼 상에 재배선하는 것보다도 재배선 영역을 넓게 확보할 수 있어, 반도체 소자의 다핀화에 대응하는 것이 가능하게 된다.
그러나, 실용성의 관점에서는 반도체 실장 프로세스를 더욱 간략화할 필요가 있고, 반도체 장치의 소형화 및 박형화, 그리고 반도체 소자의 미세화에 충분히 대응하면서도, 효율적으로 재배선된 반도체 장치가 얻어지는 것도 중요하다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 반도체 실장 프로세스의 간략화를 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은 열경화성 수지 조성물이 포함되는 열경화성 수지 필름 상에, 능동면을 갖는 반도체 소자를 하나 이상, 열경화성 수지 필름과 반도체 소자의 능동면이 접하도록 배치하는 공정 (I)과, 열경화성 수지 필름 상에 배치된 반도체 소자를 반도체 밀봉용 부재로 밀봉하는 공정 (II)와, 공정 (II) 후, 열경화성 수지 필름 또는 그의 경화물에, 반도체 소자의 능동면에까지 이르는 개구를 마련하는 공정 (III)과, 개구에 도체를 충전하거나 또는 개구의 내측에 도체층을 형성하는 공정 (IV)를 구비하는 반도체 장치의 제조 방법을 제공한다.
본 발명의 반도체 장치의 제조 방법에 의하면, 열경화성 수지 필름이, 반도체 소자를 보유 지지하는 부재로서 기능하면서 반도체 소자의 밀봉 후에는 절연층으로서 기능할 수 있고, 재배선까지의 공정을 간략화할 수 있다. 이에 의해, 효율적으로 재배선된 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서, 상기 열경화성 수지 필름이, 열경화성 수지 조성물을 포함하는 제1 수지층과 제2 수지층을 포함하는 복합 필름이며, 상기 공정 (I)에 있어서, 제1 수지층 상에 반도체 소자를 배치할 수 있다.
이 경우, 제1 수지층에 반도체 소자를 배치했을 때에 위치 어긋남이 일어나기 어려운 충분한 태크력과 절연층으로 했을 때에 요구되는 저휨성, 및 도체와의 접착성이 우수한 특성을 갖게 하고, 제2 수지층에 저휨성, 배선 매립성, 배선 간의 평탄성, 및 절연성이 우수한 특성을 갖게 하는 것이 용이하게 되어, 신뢰성이 우수한 반도체 장치를 얻을 수 있다.
본 발명의 반도체 장치의 제조 방법에 있어서, 상기 열경화성 수지 필름이, 지지체와 해당 지지체 상에 마련된 금속박을 구비하는 지지체 구비 금속박의 금속박 상에 접합되어 있고, 상기 공정 (III)에 있어서, 공정 (II) 후, 지지체를 제거하여, 금속박 및 열경화성 수지 필름 또는 그의 경화물에, 반도체 소자의 능동면에까지 이르는 개구를 마련할 수 있다.
열경화성 수지 필름이 지지체 구비 금속박에 접합되어 있는 것에 의해, 치수 안정성이 향상되고, 반도체 소자의 위치 어긋남을 억제하는 것이 용이하게 됨과 동시에, 금속박을 재배선의 형성에 이용할 수 있다. 이에 의해, 재배선까지의 공정을 더한층 간략화할 수 있고, 게다가 반도체 실장의 정밀도를 더욱 높일 수 있다.
본 발명에 따르면, 반도체 실장 프로세스의 간략화를 가능하게 하는 반도체 장치의 제조 방법을 제공할 수 있다.
본 발명에 의해 얻어지는 반도체 장치는, 고기능화·다기능화가 진행하는 스마트폰 및 태블릿 단말기 등의 전자 기기에 바람직하다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법의 일례를 설명하기 위한 모식 단면도이다.
도 2는 도 1의 계속을 도시하는 모식 단면도이다.
도 3은 도 2의 계속을 도시하는 모식 단면도이다.
도 4는 도 3의 계속을 도시하는 모식 단면도이다.
이하, 도면을 참조하면서 본 발명의 적합한 실시 형태에 대하여 상세하게 설명한다. 이하의 설명에서는, 동일하거나 또는 상당 부분에는 동일 부호를 붙이고, 중복하는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는, 특별히 언급하지 않는 한, 도면에 도시하는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다. 또한, 이하에서 설명하는 본 발명의 제조 방법은, 직경 200mm 또는 300mm의 원형의 웨이퍼 사이즈에서의 제조에 한정되는 것은 아니고, 예를 들어 1변이 300mm 또는 600mm를 초과하는 것보다 대면적이 되는 정사각형 또는 직사각형의 각형 사이즈로도 적용 가능하다.
또한, 본 명세서에 있어서는 X 이상이며 Y 이하인 수치 범위(X, Y는 실수)를 「X 내지 Y」라고 나타내는 경우가 있다. 또한, 본 명세서에 있어서 경화물이란, 반경화된 것도 포함된다. 또한, 본 명세서에 있어서 「층」이란, 일부가 빠져 있는 것, 개구(비아) 또는 패턴이 형성되어 있는 것도 포함한다.
도 1 내지 4를 참조하면서, 본 실시 형태에 따른 반도체 장치의 제조 방법에 대하여 설명한다.
본 실시 형태에 따른 반도체 장치의 제조 방법은, 하기 공정 (I), (II), (III) 및 (IV)를 구비한다.
공정 (I): 열경화성 수지 조성물이 포함되는 열경화성 수지 필름 상에, 능동면을 갖는 반도체 소자를 하나 이상, 열경화성 수지 필름과 반도체 소자의 능동면이 접하도록 배치한다.
공정 (II): 열경화성 수지 필름 상에 배치된 반도체 소자를 반도체 밀봉용 부재로 밀봉한다.
공정 (III): 공정 (II) 후, 열경화성 수지 필름 또는 그의 경화물에, 반도체 소자의 능동면에까지 이르는 개구를 마련한다.
공정 (IV): 개구에 도체를 충전하거나 또는 개구의 내측에 도체층을 형성한다.
공정 (I)로서는, 예를 들어, 상기 열경화성 수지 필름으로서, 열경화성 수지 조성물을 포함하는 제1 수지층(1)과 제2 수지층(2)을 포함하는 복합 필름(10)과, 지지체(4)와 해당 지지체 상에 마련된 금속박(3)을 구비하는 지지체 구비 금속박(20)을 제2 수지층(2) 및 금속박(3)이 접하도록 접합한 적층체를 준비하고(도 1의 (a)), 이 적층체의 제1 수지층(1) 상에 반도체 소자(5)를 배치할 수 있다(도 1의 (b)).
열경화성 수지 조성물로서는, 예를 들어, 에폭시 수지, 폴리이미드 화합물, 시아네이트 수지 등의 열경화성 수지 및 경화제, 필요에 따라 경화 촉진제, 충전제를 함유시킬 수 있다. 이들 성분은 공지된 화합물을 사용할 수 있는데, 본 실시 형태에 있어서는 반도체 소자의 위치 어긋남을 억제하기 위한 태크력이 얻어지기 쉽다는 관점에서, 이하에서 설명하는 본 실시 형태의 열경화성 수지 조성물(이하, 제1 열경화성 수지 조성물이라고도 함)이 바람직하다.
제1 열경화성 수지 조성물은, 다관능 에폭시 수지 (A)(이하, 「성분 (A)」라고도 함), 활성 에스테르 경화제 (B)(이하, 「성분 (B)」라고도 함), 및 페놀성 수산기 함유 폴리부타디엔 변성 폴리아미드 수지 (C)(이하, 「성분 (C)」라고도 함)를 함유할 수 있다.
<다관능 에폭시 수지 (A)>
다관능 에폭시 수지 (A)는 에폭시기를 2개 이상 갖는 수지이기만 하면, 특별히 한정되는 것은 아니지만, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 페놀노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프톨형 에폭시 수지, 안트라센형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 나프탈렌형 에폭시 수지, 아르알킬노볼락형 에폭시 수지, 플루오렌형 에폭시 수지, 크산텐형 에폭시 수지 등을 들 수 있다. 금속박 또는 도금 구리와의 접착성의 관점에서, 비페닐 구조를 갖는 것이 바람직하고, 비페닐 구조를 갖는 다관능 에폭시 수지 또는 비페닐 구조를 갖는 아르알킬노볼락형 에폭시 수지가 보다 바람직하다.
다관능 에폭시 수지 (A)로서는, 시판품을 사용해도 된다. 시판되고 있는 다관능 에폭시 수지 (A)로서는, 니혼 가야쿠 가부시키가이샤제 「NC-3000H」, 「NC-3000L」, 「NC-3100」 및 「NC-3000」(비페닐 구조를 갖는 아르알킬노볼락형 에폭시 수지) 등을 들 수 있다.
다관능 에폭시 수지 (A)의 에폭시 당량으로서는, 특별히 제한은 없지만, 접착성의 관점에서는 150 내지 450g/mol이 바람직하고, 200 내지 400g/mol이 보다 바람직하고, 250 내지 350g/mol이 더욱 바람직하다.
다관능 에폭시 수지 (A)는 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
제1 열경화성 수지 조성물 중의 다관능 에폭시 수지 (A)의 함유량은, 특별히 한정되는 것은 아니지만, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 10 내지 90질량부가 바람직하고, 20 내지 70질량부가 보다 바람직하고, 30 내지 60질량부가 더욱 바람직하다. 다관능 에폭시 수지 (A)의 함유량이, 10질량부 이상이면, 금속박 또는 도금 구리와의 보다 양호한 접착 강도가 얻어지고, 90질량부 이하이면 더 낮은 유전 정접이 얻어지는 경향이 있다.
또한, 본 명세서에 있어서, 수지 조성물에 포함되는 고형분이란, 수지 조성물을 구성하는 성분으로부터 휘발성의 성분을 제외한 잔분을 의미한다.
<활성 에스테르 경화제 (B)>
활성 에스테르 경화제 (B)는 에스테르기를 1분자 중에 1개 이상 갖고, 에폭시 수지의 경화 작용을 갖는 것을 말한다. 활성 에스테르 경화제 (B)로서는, 특별히 제한은 없지만, 예를 들어, 지방족 또는 방향족 카르복실산과 지방족 또는 방향족 히드록시 화합물로부터 얻어지는 에스테르 화합물 등을 들 수 있다. 이들 중에서도, 지방족 카르복실산, 지방족 히드록시 화합물 등으로부터 얻어지는 에스테르 화합물은, 지방족쇄를 포함함으로써 유기 용매에 대한 가용성 및 에폭시 수지와의 상용성을 높게 할 수 있는 경향이 있다. 또한, 방향족 카르복실산, 방향족 히드록시 화합물 등으로부터 얻어지는 에스테르 화합물은, 방향족환을 가짐으로써 내열성을 높일 수 있는 경향이 있다.
활성 에스테르 경화제 (B)로서는, 예를 들어, 페놀에스테르 화합물, 티오페놀에스테르 화합물, N-히드록시아민에스테르 화합물, 복소환 히드록시 화합물의 에스테르화 화합물 등을 들 수 있다. 보다 구체적으로는, 예를 들어, 방향족 카르복실산과 페놀성 수산기의 축합 반응으로 얻어지는 방향족 에스테르를 들 수 있고, 벤젠, 나프탈렌, 비페닐, 디페닐프로판, 디페닐메탄, 디페닐에테르, 디페닐술폰산 등의 방향환의 수소 원자의 2 내지 4개를 카르복시기로 치환한 것으로부터 선택되는 방향족 카르복실산 성분과, 상기한 방향환의 수소 원자의 1개를 수산기로 치환한 1가 페놀과 방향환의 수소 원자의 2 내지 4개를 수산기로 치환한 다가 페놀의 혼합물을 원재료로 하여, 방향족 카르복실산과 페놀성 수산기의 축합 반응에서 얻어지는 방향족 에스테르 등이 바람직하다. 즉, 상기 방향족 카르복실산 성분 유래의 구조 단위와 상기 1가 페놀 유래의 구조 단위와 상기 다가 페놀 유래의 구조 단위를 갖는 방향족 에스테르가 바람직하다.
활성 에스테르 경화제 (B)로서는, 시판품을 사용해도 된다. 활성 에스테르 경화제 (B)의 시판품으로서는, 예를 들어, 디시클로펜타디엔형 디페놀 구조를 포함하는 활성 에스테르 화합물로서, 「EXB9451」, 「EXB9460」, 「EXB9460S」, 「HPC-8000-65T」(DIC 가부시키가이샤제), 나프탈렌 구조를 포함하는 활성 에스테르 화합물로서 「EXB9416-70BK」(DIC 가부시키가이샤제), 페놀노볼락의 아세틸화물을 포함하는 활성 에스테르 화합물로서 「DC808」(미쯔비시 가가꾸 가부시키가이샤제), 페놀노볼락의 벤조일화물을 포함하는 활성 에스테르 화합물로서 「YLH1026」(미쯔비시 가가꾸 가부시키가이샤제) 등을 들 수 있다.
활성 에스테르 경화제 (B)의 에스테르 당량은, 특별히 제한은 없지만, 150 내지 400g/mol이 바람직하고, 170 내지 300g/mol이 보다 바람직하고, 200 내지 250g/mol이 더욱 바람직하다.
활성 에스테르 경화제 (B)는 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
제1 열경화성 수지 조성물 중의 활성 에스테르 경화제 (B)의 함유량은 특별히 한정되는 것은 아니지만, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 10 내지 90질량부가 바람직하고, 20 내지 70질량부가 보다 바람직하고, 30 내지 60질량부가 더욱 바람직하다. 활성 에스테르 경화제 (B)가, 10질량부 이상이면, 제1 열경화성 수지 조성물의 경화성이 보다 향상되고, 90질량부 이하이면 더 낮은 유전 정접이 얻어지는 경향이 있다.
제1 열경화성 수지 조성물 중의 활성 에스테르 경화제 (B)의 함유량으로서는, 다관능 에폭시 수지 (A)의 에폭시기에 대한, 활성 에스테르 경화제 (B)의 에스테르기의 당량비(에스테르기/에폭시기)가, 0.3 내지 1.5가 되는 양이 바람직하고, 0.5 내지 1.3이 되는 양이 보다 바람직하고, 0.8 내지 1.2가 되는 양이 더욱 바람직하다. 활성 에스테르 경화제 (B)의 함유량이 상기 범위 내이면, 금속박 또는 도금 구리와의 접착 강도를 보다 높이고, 또한 보다 낮은 유전 정접과 평활한 표면을 얻을 수 있기 때문에, 미세 배선을 형성하는 관점에서 바람직하다.
<페놀성 수산기 함유 폴리부타디엔 변성 폴리아미드 수지 (C)>
성분 (C)는 페놀성 수산기를 갖는 폴리부타디엔 변성된 폴리아미드 수지라면, 특별히 제한은 없지만, 디아민 유래의 구조 단위와, 페놀성 수산기를 함유하는 디카르복실산 유래의 구조 단위와, 페놀성 수산기를 함유하지 않는 디카르복실산 유래의 구조 단위와, 양쪽 말단에 카르복시기를 갖는 폴리부타디엔 유래의 구조 단위를 갖는 것이 바람직하다. 구체적으로는, 하기 일반식 (i)로 표시되는 구조 단위, 하기 일반식 (ii)로 표시되는 구조 단위, 및 하기 일반식 (iii)으로 표시되는 구조 단위를 갖는 것을 바람직하게 들 수 있다.
Figure 112019066886312-pct00001
일반식 (i) 내지 (iii) 중, a, b, c, x, y 및 z는, 각각 평균 중합도를 나타내는 정수이며, a=2 내지 10, b=0 내지 3, c=3 내지 30, x=1에 대하여 y+z=2 내지 300((y+z)/x)를 나타내며, 또한 y=1에 대하여 z≥20(z/y)이다.
일반식 (i) 내지 (iii) 중, R'는 각각 독립적으로, 방향족 디아민 또는 지방족 디아민에서 유래되는 2가의 기를 나타내고, 일반식 (iii) 중, R''는 방향족 디카르복실산, 지방족 디카르복실산 또는 양쪽 말단에 카르복시기를 갖는 올리고머에서 유래되는 2가의 기를 나타낸다. 일반식 (i) 내지 (iii) 중에 포함되는 복수의R'끼리는 동일해도 되고 상이해도 된다. 또한, z가 2 이상의 정수인 때, 복수의R''끼리는 동일해도 되고 상이해도 된다. 또한, 일반식 (i) 내지 (iii) 중, R'는, 구체적으로는, 후술하는 방향족 디아민 또는 지방족 디아민에서 유래되는 2가의 기이며, R''는, 후술하는 방향족 디카르복실산, 지방족 디카르복실산 또는 양쪽 말단에 카르복시기를 갖는 올리고머에서 유래되는 2가의 기인 것이 바람직하다.
디아민으로서는, 예를 들어, 방향족 디아민, 지방족 디아민 등을 들 수 있다. 방향족 디아민으로서는, 예를 들어, 디아미노벤젠, 디아미노톨루엔, 디아미노페놀, 디아미노디메틸벤젠, 디아미노메시틸렌, 디아미노니트로벤젠, 디아미노디아조벤젠, 디아미노나프탈렌, 디아미노비페닐, 디아미노디메톡시비페닐, 디아미노디페닐에테르, 디아미노디메틸디페닐에테르, 메틸렌디아민, 메틸렌비스(디메틸아닐린), 메틸렌비스(메톡시아닐린), 메틸렌비스(디메톡시아닐린), 메틸렌비스(에틸아닐린), 메틸렌비스(디에틸아닐린), 메틸렌비스(에톡시아닐린), 메틸렌비스(디에톡시아닐린), 이소프로필리덴디아닐린, 디아미노벤조페논, 디아미노디메틸벤조페논, 디아미노안트라퀴논, 디아미노디페닐티오에테르, 디아미노디메틸디페닐티오에테르, 디아미노디페닐술폰, 디아미노디페닐술폭시드, 디아미노플루오렌 등을 들 수 있다. 지방족 디아민으로서는, 예를 들어, 에틸렌디아민, 프로판디아민, 히드록시프로판디아민, 부탄디아민, 헵탄디아민, 헥산디아민, 시클로펜탄디아민, 시클로헥산디아민, 아자펜탄디아민, 트리아자운데카디아민 등을 들 수 있다.
페놀성 수산기를 함유하는 디카르복실산으로서는, 예를 들어, 히드록시이소프탈산, 히드록시프탈산, 히드록시테레프탈산, 디히드록시이소프탈산, 디히드록시테레프탈산 등을 들 수 있다.
페놀성 수산기를 함유하지 않는 디카르복실산으로서는, 예를 들어, 방향족 디카르복실산, 지방족 디카르복실산, 양쪽 말단에 카르복시기를 갖는 올리고머 등을 들 수 있다. 방향족 디카르복실산으로서는, 예를 들어, 프탈산, 이소프탈산, 테레프탈산, 비페닐디카르복실산, 메틸렌이벤조산, 티오이벤조산, 카르보닐이벤조산, 술포닐벤조산, 나프탈렌디카르복실산 등을 들 수 있다.
지방족 디카르복실산으로서는, 예를 들어, 옥살산, 말론산, 메틸말론산, 숙신산, 글루타르산, 아디프산, 말레산, 푸마르산, 말산, 타르타르산, (메트)아크릴로일옥시숙신산, 디(메트)아크릴로일옥시숙신산, (메트)아크릴로일옥시말산, (메트)아크릴아미드숙신산, (메트)아크릴아미드말산 등을 들 수 있다.
성분 (C)의 중량 평균 분자량은, 특별히 제한은 없지만, 예를 들어, 60,000 내지 250,000인 것이 바람직하고, 80,000 내지 200,000인 것이 보다 바람직하다. 성분 (C)의 중량 평균 분자량은, 후술하는 폴리이미드 화합물 (G)의 중량 평균 분자량과 동일한 방법에 의해 구할 수 있다.
성분 (C)의 활성 수산기 당량은, 특별히 제한은 없지만, 1500 내지 7000g/mol이 바람직하고, 2000 내지 6000g/mol이 보다 바람직하고, 3000 내지 5000g/mol이 더욱 바람직하다.
성분 (C)는 예를 들어, 디아민과, 페놀성 수산기를 함유하는 디카르복실산과, 페놀성 수산기를 함유하지 않는 디카르복실산과, 양쪽 말단에 카르복시기를 갖는 폴리부타디엔을, 디메틸아세트아미드(이하, 「DMAc」이라고도 함) 등의 유기 용매 중에서, 촉매로서 아인산 에스테르와 피리딘 유도체의 존재 하에서 반응성시켜서, 카르복시기와 아미노기를 중축합시킴으로써 합성된다. 제조에 사용할 수 있는 각 화합물은, 상기한 것을 예시할 수 있다.
성분 (C)의 제조에 사용하는 양쪽 말단에 카르복시기를 갖는 폴리부타디엔으로서는, 예를 들어, 수 평균 분자량이 200 내지 10000인 것이 바람직하고, 수 평균 분자량이 500 내지 5000인 올리고머인 것이 보다 바람직하다.
성분 (C)로서는, 시판품을 사용할 수 있고, 시판품의 성분 (C)로서는, 예를 들어, 니혼 가야쿠 가부시키가이샤제의 BPAM-155 등을 들 수 있다.
제1 열경화성 수지 조성물 중의 성분 (C)의 함유량은, 특별히 한정되는 것은 아니지만, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 1 내지 20질량부가 바람직하고, 2 내지 15질량부가 보다 바람직하고, 3 내지 10질량부가 더욱 바람직하다. 성분 (C)의 함유량이, 1질량부 이상이면, 수지 조성물의 강인성을 높게 할 수 있고, 치밀한 조화(粗化) 형상이 얻어지고, 금속박 또는 도금 구리와의 접착 강도를 높일 수 있다. 또한, 10질량부 이하이면 내열성의 저하가 없고, 조화 공정 시의 약액에 대한 내성의 저하도 방지할 수 있다. 또한, 금속박 또는 도금 구리와의 충분한 접착성을 확보할 수 있다.
<인계 경화 촉진제 (D)>
제1 열경화성 수지 조성물은, 또한 인계 경화 촉진제 (D)를 함유하는 것이 바람직하다. 인계 경화 촉진제 (D)로서는, 인 원자를 함유하고, 다관능 에폭시 수지 (A)와 활성 에스테르 경화제 (B)의 반응을 촉진시키는 경화 촉진제이기만 하면 특별히 제한없이 사용할 수 있다.
제1 열경화성 수지 조성물은, 인계 경화 촉진제 (D)를 함유함으로써, 경화 반응을 보다 한층 충분히 진행시킬 수 있다. 이 이유는, 인계 경화 촉진제 (D)를사용함으로써, 활성 에스테르 경화제 (B) 중의 카르보닐기의 전자 구인성을 높일 수 있고, 이에 의해 활성 에스테르 경화제 (B)와 다관능 에폭시 수지 (A)의 반응이 촉진되기 때문이라고 추정된다.
이렇게 제1 열경화성 수지 조성물은, 인계 경화 촉진제 (D)를 함유함으로써, 다른 경화 촉진제를 사용한 경우보다, 다관능 에폭시 수지 (A)와 활성 에스테르 경화제 (B)의 경화 반응이 보다 한층 충분히 진행되기 때문에, 제2 수지층과 조합한 때에, 낮은 유전 정접이 얻어진다고 생각된다.
인계 경화 촉진제 (D)로서는, 예를 들어, 트리페닐포스핀, 디페닐(알킬페닐)포스핀, 트리스(알킬페닐)포스핀, 트리스(알콕시페닐)포스핀, 트리스(알킬알콕시페닐)포스핀, 트리스(디알킬페닐)포스핀, 트리스(트리알킬페닐)포스핀, 트리스(테트라알킬페닐)포스핀, 트리스(디알콕시페닐)포스핀, 트리스(트리알콕시페닐)포스핀, 트리스(테트라알콕시페닐)포스핀, 트리알킬포스핀, 디알킬아릴포스핀, 알킬디아릴포스핀 등의 유기 포스핀류; 유기 포스핀류와 유기 보론류의 착체; 및 제3 포스핀과 퀴논류의 부가물 등을 들 수 있다. 경화 반응이 보다 충분히 진행하여, 높은 금속박 또는 도금 구리와의 접착성을 발휘할 수 있는 관점에서, 제3 포스핀과 퀴논류의 부가물이 바람직하다. 제3 포스핀으로서는, 특별히 한정되는 것은 아니지만, 예를 들어, 트리노르말부틸포스핀, 디부틸페닐포스핀, 부틸디페닐포스핀, 에틸디페닐포스핀, 트리페닐포스핀, 트리스(4-메틸페닐)포스핀, 트리스(4-메톡시페닐)포스핀 등을 들 수 있다. 또한, 퀴논류로서는, 예를 들어, o-벤조퀴논, p-벤조퀴논, 디페노퀴논, 1,4-나프토퀴논, 안트라퀴논 등을 들 수 있다. 금속박 또는 도금 구리와의 접착성, 내열성, 및 평활한 표면이 얻어지는 점에서, 예를 들어, 트리노르말부틸포스핀과 p-벤조퀴논의 부가물이 보다 바람직하다.
제3 포스핀과 퀴논류의 부가물의 제조 방법으로서는, 예를 들어, 원료가 되는 제3 포스핀과 퀴논류가 모두 용해되는 용매 중에서 양자를 교반 혼합하고, 부가 반응시킨 후, 단리하는 방법 등을 들 수 있다. 이 경우의 제조 조건으로서는, 예를 들어, 제3 포스핀과 퀴논류를, 20 내지 80℃의 범위에서, 메틸이소부틸케톤, 메틸에틸케톤, 아세톤 등의 케톤류 등의 용매 중에서, 1 내지 12시간 교반하여, 부가 반응시키는 것이 바람직하다.
인계 경화 촉진제 (D)는 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다. 또한, 인계 경화 촉진제 (D) 이외의 경화 촉진제를 1종 이상과 병용해도 된다.
제1 열경화성 수지 조성물 중의 인계 경화 촉진제 (D)의 함유량은, 특별히 한정되는 것은 아니지만, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 0.1 내지 10질량부가 바람직하고, 0.2 내지 5질량부가 보다 바람직하고, 0.4 내지 2질량부가 더욱 바람직하다. 인계 경화 촉진제 (D)의 함유량이, 0.1질량부 이상이면, 경화 반응을 충분히 진행시킬 수 있고, 10질량부 이하이면 경화물의 균질성을 유지할 수 있다.
<충전재 (E)>
제1 열경화성 수지 조성물은, 충전재 (E)를 함유하고 있어도 된다. 충전재 (E)로서는, 무기 충전재, 유기 충전재 등을 들 수 있다. 충전재 (E)를 함유함으로써, 제1 수지층을 레이저 가공할 때에 수지의 비산을 보다 저감할 수 있다.
무기 충전재로서는 특별히 한정되는 것은 아니지만, 예를 들어, 실리카, 알루미나, 황산바륨, 탈크, 클레이, 운모분, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화붕소, 붕산알루미늄, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 티타늄산비스무트, 산화티타늄, 지르콘산바륨, 지르콘산칼슘 등을 들 수 있다.
무기 충전재의 입자 직경은, 제1 수지층 상에 미세 배선을 형성하는 관점에서, 비표면적이, 20㎡/g 이상이 바람직하고, 50㎡/g 이상이 보다 바람직하다. 비표면적의 상한에 특별히 제한은 없지만, 입수 용이성의 관점에서는, 500㎡/g 이하가 바람직하고, 200㎡/g 이하가 보다 바람직하다. 비표면적은, 불활성 기체의 저온 저습 물리 흡착에 의한 BET법으로 구할 수 있다. 구체적으로는, 분체 입자 표면에, 흡착 점유 면적이 기지인 분자를 액체질소 온도에서 흡착시키고, 그 흡착량으로부터 분체 입자의 비표면적을 구할 수 있다.
비표면적이 20㎡/g 이상인 무기 충전재로서는, 시판품을 사용해도 된다. 시판품으로서는, 예를 들어, 퓸드 실리카인 AEROSIL R972(닛본 에어로실 가부시키가이샤제, 상품명, 비표면적 110±20㎡/g), 및 AEROSIL R202(닛본 에어로실 가부시키가이샤제, 상품명, 비표면적 100±20㎡/g), 콜로이달 실리카인 PL-1(후소 가가꾸 고교 가부시키가이샤제, 상품명, 비표면적 181㎡/g), PL-7(후소 가가꾸 고교 가부시키가이샤제, 상품명, 비표면적 36㎡/g) 등을 들 수 있다. 또한, 내습성을 향상시키는 관점에서는, 실란 커플링제 등의 표면 처리제로 표면 처리된 무기 충전재인 것이 바람직하다.
제1 열경화성 수지 조성물 중의 무기 충전재의 함유량은, 제1 열경화성 수지 조성물 중의 수지 성분의 고형분 환산 100질량부에 대하여 1 내지 30질량부가 바람직하고, 2 내지 25질량부가 보다 바람직하고, 3 내지 20질량부가 더욱 바람직하고, 5 내지 20질량부가 특히 바람직하다. 무기 충전재의 함유량이, 1질량부 이상이면, 보다 양호한 레이저 가공성이 얻어지는 경향이 있고, 30질량부 이하이면 제1 수지층과 금속박 또는 도금 구리와의 접착성이 보다 향상되는 경향이 있다.
유기 충전재로서는, 특별히 제한은 되지 않지만, 예를 들어, 아크릴로니트릴부타디엔의 공중합물로서, 아크릴로니트릴과 부타디엔을 공중합한 가교 NBR 입자, 아크릴로니트릴과 부타디엔과 아크릴산 등의 카르복실산을 공중합한 것, 폴리부타디엔, NBR, 실리콘 고무를 코어로 하고, 아크릴산 유도체를 셸로 한, 소위 코어-셸 고무 입자 등이 사용 가능하다. 유기 충전재를 함유함으로써, 수지층의 신장성이 보다 향상된다.
<시아네이트 수지 (F)>
제1 열경화성 수지 조성물은, 시아네이트 수지 (F)를 함유하고 있어도 된다. 시아네이트 수지 (F)는 특별히 한정되지 않고 예를 들어, 비스페놀 A형, 비스페놀 F형, 비스페놀 S형 등의 비스페놀형 시아네이트 수지, 페놀노볼락형, 알킬페놀 노볼락형 등의 노볼락형 시아네이트 수지, 디시클로펜타디엔형 시아네이트 수지, 및 이들이 일부 트리아진화한 프리폴리머 등을 들 수 있다. 이들 시아네이트 수지 (F)는 단독으로 또는 2종 이상을 조합하여 사용해도 된다.
시아네이트 수지 (F)의 중량 평균 분자량은, 특별히 한정되는 것은 아니지만, 500 내지 4500이 바람직하고, 600 내지 3000이 보다 바람직하다. 중량 평균 분자량이 500 이상이면, 시아네이트 수지 (F)의 결정화가 억제되어, 유기 용매에 대한 용해성이 보다 양호해지는 경향이 있다. 또한, 중량 평균 분자량이 4500 이하이면 점도의 증대가 억제되어, 작업성이 보다 우수한 경향이 있다. 시아네이트 수지 (F)의 중량 평균 분자량은, 겔 투과 크로마토그래피(GPC)에 의하는 표준 폴리스티렌 환산값으로부터 구할 수 있고, 후술하는 폴리이미드 화합물 (G)의 중량 평균 분자량과 동일한 방법에 의해 구할 수 있다.
제1 열경화성 수지 조성물 중의 시아네이트 수지 (F)의 함유량은, 특별히 한정되는 것은 아니지만, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 20 내지 60질량부가 바람직하고, 30 내지 50질량부가 보다 바람직하고, 35 내지 45질량부가 더욱 바람직하다. 시아네이트 수지 (F)의 함유량이, 제1 열경화성 수지 조성물에 포함되는 고형분 100질량부에 대하여 20질량부 이상이면, 보다 양호한 유전 특성, 내열성, 및 저열 팽창성이 얻어지는 경향이 있고, 60질량부 이하이면 금속박 또는 도금 구리와의 밀착성이 보다 우수한 경향이 있다.
<그 밖의 성분>
제1 열경화성 수지 조성물은, 상기 각 성분 이외에, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 다른 열경화성 수지, 열가소성 수지, 그리고 난연제, 산화 방지제, 유동 조정제, 경화 촉진제 등의 첨가제 등을 함유할 수 있다.
제2 수지층에 사용되는 열경화성 수지 조성물(이하, 제2 열경화성 수지 조성물이라고도 함)은 N-치환 말레이미드기를 적어도 2개 갖는 말레이미드 화합물 (a1) 유래의 구조 단위와 디아민 화합물 (a2) 유래의 구조 단위를 갖는 폴리이미드 화합물 (G)(이하, 「폴리이미드 화합물 (G)」 또는 「성분 (G)」라고도 함), 변성 폴리부타디엔 (H)(이하, 「성분 (H)」라고도 함), 및 무기 충전재 (J)(이하, 「성분 (J)」라고도 함)를 함유할 수 있다.
<폴리이미드 화합물 (G)>
폴리이미드 화합물 (G)는 N-치환 말레이미드기를 적어도 2개 갖는 말레이미드 화합물 (a1) 유래의 구조 단위와 디아민 화합물 (a2) 유래의 구조 단위를 갖는 것이다.
N-치환 말레이미드기를 적어도 2개 갖는 말레이미드 화합물 (a1)(이하, 「성분 (a1)」이라고도 함)은 N-치환 말레이미드기를 2개 이상 갖는 말레이미드 화합물이기만 하면 특별히 한정되지 않는다. 성분 (a1)로서는, 예를 들어, 비스(4-말레이미드페닐)메탄, 폴리페닐메탄말레이미드, 비스(4-말레이미드페닐)에테르, 비스(4-말레이미드페닐)술폰, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, m-페닐렌비스말레이미드, 2,2-비스(4-(4-말레이미드페녹시)페닐)프로판 등을 들 수 있다. 이들은 1종류를 단독으로 사용해도 되고, 2종류 이상을 병용해도 된다.
성분 (a1)은 저렴한 점에서, 비스(4-말레이미드페닐)메탄이 바람직하고, 유전 특성이 우수하고, 저흡수성인 점에서, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드가 바람직하고, 도체와의 고접착성, 신도, 파단 강도 등의 기계 특성이 우수한 점에서, 2,2-비스(4-(4-말레이미드페녹시)페닐)프로판이 바람직하다.
성분 (a1) 유래의 구조 단위로서는, 예를 들어, 하기 일반식 (1-1)로 표시되는 기, 하기 일반식 (1-2)로 표시되는 기 등을 들 수 있다.
Figure 112019066886312-pct00002
일반식 (1-1) 및 (1-2) 중, A1은 성분 (a1)의 잔기를 나타내고, *은 결합부를 나타낸다. A1은 특별히 한정되는 것은 아니지만, 예를 들어 후술하는 A3과 동일한 잔기가 바람직하다. 또한, 잔기란, 원료 성분부터 결합에 제공된 관능기(성분 (a1)에 있어서는 말레이미드기)를 제외한 부분의 구조를 말한다.
폴리이미드 화합물 (G) 중에 있어서의, 성분 (a1) 유래의 구조 단위의 합계 함유량은, 60질량％ 이상이 바람직하고, 80질량％ 이상이 보다 바람직하고, 90질량％ 이상이 더욱 바람직하다. 바람직한 함유량의 상한은 특별히 한정되지 않고 100질량％여도 된다. 성분 (a1) 유래의 구조 단위의 함유량을 상기 범위 내로 함으로써, 본 실시 형태의 제2 열경화성 수지 조성물에 있어서, 보다 양호한 고주파 특성, 내열성, 난연성, 및 유리 전이 온도가 얻어지는 경향이 있다.
디아민 화합물 (a2)(이하, 「성분 (a2)」라고도 함)는 아미노기를 2개 갖는 화합물이기만 하면 특별히 제한되지 않는다. 성분 (a2)로서는, 예를 들어, 4,4'-디아미노디페닐메탄, 4,4'-디아미노-3,3'-디메틸디페닐메탄, 4,4'-디아미노-3,3'-디에틸디페닐메탄, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술폰, 4,4'-디아미노디페닐케톤, 4,4'-디아미노비페닐, 3,3'-디메틸-4,4'-디아미노비페닐, 2,2'-디메틸-4,4'-디아미노비페닐, 3,3'-디히드록시벤지딘, 2,2-비스(3-아미노-4-히드록시페닐)프로판, 3,3'-디메틸-5,5'-디에틸-4,4'-디아미노디페닐메탄, 2,2-비스(4-아미노페닐)프로판, 2,2-비스(4-(4-아미노페녹시)페닐)프로판, 1,3-비스(3-아미노페녹시)벤젠, 1,3-비스(4-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 4,4'-비스(4-아미노페녹시)비페닐, 1,3-비스(1-(4-(4-아미노페녹시)페닐)-1-메틸에틸)벤젠, 1,4-비스(1-(4-(4-아미노페녹시)페닐)-1-메틸에틸)벤젠, 4,4'-[1,3-페닐렌비스(1-메틸에틸리덴)]비스아닐린, 4,4'-[1,4-페닐렌비스(1-메틸에틸리덴)]비스아닐린, 3,3'-[1,3-페닐렌비스(1-메틸에틸리덴)]비스아닐린, 비스(4-(4-아미노페녹시)페닐)술폰, 비스(4-(3-아미노페녹시)페닐)술폰, 9,9-비스(4-아미노페닐)플루오렌 등을 들 수 있다. 이들은 1종류를 단독으로 사용해도 되고, 2종류 이상을 병용해도 된다.
성분 (a2)는 유기 용매에 대한 용해성, 합성 시의 반응성, 및 내열성이 우수한 점에서, 4,4'-디아미노디페닐메탄, 4,4'-디아미노-3,3'-디메틸디페닐메탄, 4,4'-디아미노-3,3'-디에틸디페닐메탄, 2,2-비스(4-(4-아미노페녹시)페닐)프로판, 4,4'-[1,3-페닐렌비스(1-메틸에틸리덴)]비스아닐린, 및 4,4'-[1,4-페닐렌비스(1-메틸에틸리덴)]비스아닐린이 바람직하다. 또한, 성분 (a2)는 유전 특성 및 저흡수성이 우수한 관점에서, 3,3'-디메틸-5,5'-디에틸-4,4'-디아미노디페닐메탄이 바람직하다. 또한, 성분 (a2)는 도체와의 고접착성, 신도, 파단 강도 등의 기계 특성이 우수한 관점에서, 2,2-비스(4-(4-아미노페녹시)페닐)프로판이 바람직하다. 또한, 상기 유기 용매에 대한 용해성, 합성 시의 반응성, 내열성, 도체와의 고접착성이 우수한데다가, 우수한 고주파 특성과 저흡습성을 발현할 수 있는 관점에서, 성분 (a2)는 4,4'-[1,3-페닐렌비스(1-메틸에틸리덴)]비스아닐린, 4,4'-[1,4-페닐렌비스(1-메틸에틸리덴)]비스아닐린이 바람직하다. 이들은 목적, 용도 등에 맞게, 1종류를 단독으로 사용해도 되고, 2종류 이상을 병용해도 된다.
성분 (a2) 유래의 구조 단위에서는, 예를 들어, 하기 일반식 (2-1)로 표시되는 기, 하기 일반식 (2-2)로 표시되는 기 등을 들 수 있다.
Figure 112019066886312-pct00003
일반식 (2-1) 및 (2-2) 중, A2는 성분 (a2)의 잔기를 나타내고, *은 결합부를 나타낸다. A2는 특별히 한정되는 것은 아니지만, 예를 들어 후술하는 A4와 동일한 잔기가 바람직하다.
폴리이미드 화합물 (G) 중에 있어서의, 성분 (a2) 유래의 구조 단위의 합계 함유량은, 60질량％ 이상이 바람직하고, 80질량％ 이상이 보다 바람직하고, 90질량％ 이상이 더욱 바람직하다. 바람직한 함유량의 상한은 특별히 한정되지 않고 100질량％여도 된다. 성분 (a2) 유래의 구조 단위의 함유량을 상기 범위 내로 함으로써, 본 실시 형태의 제2 열경화성 수지 조성물에 있어서, 보다 양호한 고주파 특성, 내열성, 난연성, 및 유리 전이 온도가 얻어지는 경향이 있다.
폴리이미드 화합물 (G) 중에 있어서의 성분 (a1) 유래의 구조 단위와, 성분 (a2) 유래의 구조 단위의 함유 비율은, 폴리이미드 화합물 (G) 중에 있어서의, 성분 (a2)의 -NH2기 유래의 기(-NH2도 포함함)의 합계 당량(Ta2)과, 성분 (a1)에서 유래하는 말레이미드기 유래의 기(말레이미드기도 포함함)의 합계 당량(Ta1)과의 당량비(Ta1/Ta2)가, 1.0 내지 10.0의 범위인 것이 바람직하고, 2.0 내지 10.0의 범위인 것이 보다 바람직하다. 상기 범위 내로 함으로써, 본 실시 형태의 제2 열경화성 수지 조성물에 있어서, 보다 양호한 고주파 특성, 내열성, 난연성, 및 유리 전이 온도가 얻어지는 경향이 있다.
폴리이미드 화합물 (G)는 유기 용매에 대한 용해성, 고주파 특성, 도체와의 고접착성, 및 프리프레그의 성형성 등의 점에서, 하기 일반식 (3)으로 표시되는 폴리아미노비스말레이미드 화합물을 포함하는 것이 바람직하다.
Figure 112019066886312-pct00004
[식 중, A3은 하기 일반식 (4), (5), (6), 또는 (7)로 표시되는 잔기이며, A4는 하기 일반식 (8)로 표시되는 잔기이다.]
Figure 112019066886312-pct00005
[식 중, R1은 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 또는 할로겐 원자를 나타낸다.]
Figure 112019066886312-pct00006
[식 중, R2 및 R3은 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 또는 할로겐 원자를 나타내고, A5는 탄소수 1 내지 5의 알킬렌기 또는 알킬리덴기, 에테르기, 술피드기, 술포닐기, 카르보옥시기, 케톤기, 단결합, 또는 하기 일반식 (5-1)로 표시되는 잔기이다.]
Figure 112019066886312-pct00007
[식 중, R4 및 R5는 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 또는 할로겐 원자를 나타내고, A6은 탄소수 1 내지 5의 알킬렌기, 이소프로필리덴기, 에테르기, 술피드기, 술포닐기, 카르보옥시기, 케톤기, 또는 단결합이다.]
Figure 112019066886312-pct00008
[식 중, i는 1 내지 10의 정수이다.]
Figure 112019066886312-pct00009
[식 중, R6 및 R7은 각각 독립적으로, 수소 원자 또는 탄소수 1 내지 5의 지방족 탄화수소기를 나타내고, j는 1 내지 8의 정수이다.]
Figure 112019066886312-pct00010
[식 중, R8 및 R9는 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 탄소수 1 내지 5의 알콕시기, 수산기, 또는 할로겐 원자를 나타내고, A7은 탄소수 1 내지 5의 알킬렌기 또는 알킬리덴기, 에테르기, 술피드기, 술포닐기, 카르보옥시기, 케톤기, 플루오레닐렌기, 단결합, 하기 일반식 (8-1), 또는 하기 일반식 (8-2)로 표시되는 잔기이다.]
Figure 112019066886312-pct00011
[식 중, R10 및 R11은 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 또는 할로겐 원자를 나타내고, A8은 탄소수 1 내지 5의 알킬렌기, 이소프로필리덴기, m-또는 p-페닐렌디이소프로필리덴기, 에테르기, 술피드기, 술포닐기, 카르보옥시기, 케톤기, 또는 단결합이다.]
Figure 112019066886312-pct00012
[식 중, R12는 각각 독립적으로, 수소 원자, 탄소수 1 내지 5의 지방족 탄화수소기, 또는 할로겐 원자를 나타내고, A9 및 A10은 탄소수 1 내지 5의 알킬렌기, 이소프로필리덴기, 에테르기, 술피드기, 술포닐기, 카르보옥시기, 케톤기, 또는 단결합이다.]
폴리이미드 화합물 (G)는 예를 들어, 성분 (a1)과 성분 (a2)를 유기 용매 중에서 반응시킴으로써 제조할 수 있다. 폴리이미드 화합물 (G)를 제조할 때에 사용되는 유기 용매는 특별히 제한은 없고, 공지된 용매를 사용할 수 있다. 유기 용매는, 후술하는 열경화성 수지 필름용 바니시의 제조에 사용되는 유기 용매여도 된다.
폴리이미드 화합물 (G)를 제조할 때의 성분 (a1)과 성분 (a2)의 사용량은, 성분 (a2)의 -NH2기 당량(Ta2')과, 성분 (a1)의 말레이미드기 당량(Ta1')의 당량비(Ta1'/Ta2')가 1.0 내지 10.0의 범위가 되도록 배합하는 것이 바람직하고, 2.0 내지 10.0의 범위가 되도록 배합하는 것이 보다 바람직하다. 상기 범위 내에서 성분 (a1)과 성분 (a2)를 배합함으로써, 본 실시 형태의 제2 열경화성 수지 조성물에 있어서, 보다 양호한 고주파 특성, 내열성, 난연성, 및 유리 전이 온도가 얻어지는 경향이 있다.
성분 (a1)과 성분 (a2)를 반응시켜서 폴리이미드 화합물 (G)를 제조할 때에는, 반응 촉매를 필요에 따라서 사용할 수도 있다. 반응 촉매로서는 제한되지 않지만, 예를 들어, p-톨루엔술폰산 등의 산성 촉매; 트리에틸아민, 피리딘, 트리부틸아민 등의 아민류; 메틸이미다졸, 페닐이미다졸 등의 이미다졸류; 트리페닐포스핀 등의 인계 촉매 등을 들 수 있다. 이들은 단독 또는 2종류 이상을 혼합하여 사용해도 된다. 또한, 반응 촉매의 배합량은 특별히 한정되는 것은 아니지만, 예를 들어, 성분 (a1) 및 성분 (a2)의 합계량 100질량부에 대하여 0.01 내지 5.0질량부의 범위에서 사용할 수 있다.
성분 (a1), 성분 (a2), 필요에 따라 그 밖의 성분을 합성 가마에 소정량 투입하여, 성분 (a1)과 성분 (a2)를 마이클 부가 반응시킴으로써 폴리이미드 화합물 (G)가 얻어진다. 이 공정에서의 반응 조건으로서는, 특별히 한정되는 것은 아니지만, 예를 들어, 반응 속도 등의 작업성, 겔화 억제 등의 관점에서, 반응 온도는 50 내지 160℃가 바람직하고, 반응 시간은 1 내지 10시간이 바람직하다. 또한, 이 공정에서는 전술한 유기 용매를 추가 또는 농축하여 반응 원료의 고형분 농도, 용액 점도를 조정할 수 있다. 반응 원료의 고형분 농도는, 특별히 제한은 없지만, 예를 들어, 10 내지 90질량％가 바람직하고, 20 내지 80질량％가 보다 바람직하다. 반응 원료의 고형분 농도가 10질량％ 이상인 경우, 반응 속도가 너무 느려지지 않고, 제조 비용면에서 유리하다. 또한, 반응 원료의 고형분 농도가 90질량％ 이하인 경우, 보다 양호한 용해성이 얻어져서, 교반 효율이 좋고, 또한 겔화하는 경우도 적다. 또한, 폴리이미드 화합물 (G)의 제조 후에, 목적에 맞춰서 유기 용매의 일부 또는 전부를 제거하여 농축해도 되고, 유기 용매를 추가하여 희석해도 된다. 추가로 사용되는 유기 용매로서는, 폴리이미드 화합물 (G)의 제조 공정에서 예시한 유기 용매를 적용할 수 있다. 이들은 1종류를 단독으로 사용해도 되고, 2종류 이상을 혼합하여 사용해도 된다. 또한, 사용하는 유기 용매는, 용해성의 관점에서, 메틸에틸케톤, 시클로헥사논, 프로필렌글리콜모노메틸에테르, N,N-디메틸포름아미드, N,N-디메틸아세트아미드가 바람직하다.
폴리이미드 화합물 (G)의 중량 평균 분자량은, 특별히 한정되는 것은 아니지만, 예를 들어, 800 내지 1500의 범위가 바람직하고, 800 내지 1300의 범위가 보다 바람직하고, 800 내지 1100의 범위가 더욱 바람직하다. 폴리이미드 화합물 (G)의 중량 평균 분자량은, GPC에 의해, 표준 폴리스티렌을 사용한 검량선으로부터 환산하는 방법에 의해 구할 수 있다. 검량선은, 표준 폴리스티렌: TSKstandard POLYSTYRENE(Type; A-2500, A-5000, F-1, F-2, F-4, F-10, F-20, F-40)[도소 가부시키가이샤제, 상품명]을 사용해서 3차식으로 근사할 수 있다. GPC의 조건은, 이하에 나타내는 조건으로 할 수 있다.
장치: (펌프: L-6200형[가부시키가이샤 히타치 하이테크놀러지즈제])
(검출기: L-3300형 RI[가부시키가이샤 히타치 하이테크놀러지즈제])
(칼럼 오븐: L-655A-52[가부시키가이샤 히타치 하이테크놀러지즈제])
칼럼: 가드 칼럼; TSK Guardcolumn HHR-L +칼럼; TSK gel-G4000HHR+TSK gel-G2000HHR(모두 도소 가부시키가이샤제, 상품명)
칼럼 사이즈: 6.0×40mm(가드 칼럼), 7.8×300mm(칼럼)
용리액: 테트라히드로푸란
시료 농도: 30mg/5mL
주입량: 20μL
유량: 1.00mL/분
측정 온도: 40℃
본 실시 형태의 열경화성 수지 조성물 중에 있어서의 폴리이미드 화합물 (G)의 함유량은, 특별히 한정되는 것은 아니지만, 본 실시 형태의 열경화성 수지 조성물 중에 포함되는 전체 수지 성분의 합계 질량 중, 50 내지 95질량％가 바람직하고, 60 내지 90질량％가 보다 바람직하고, 70 내지 85질량％가 더욱 바람직하다. 폴리이미드 화합물 (G)의 함유량을 상기 범위 내로 함으로써, 유전 정접이 보다 낮아지는 경향이 있다.
<변성 폴리부타디엔 (H)>
본 실시 형태에 있어서, 변성 폴리부타디엔 (H)는 화학 변성되어 있는 폴리부타디엔이기만 하면 특별히 한정되지 않는다. 변성 폴리부타디엔 (H)를 사용하면, 얻어지는 절연층에 있어서, 무기 충전재 (J)와 수지 성분의 분리, 광택 불균일 등을 저감할 수 있다.
본 명세서에 있어서, 화학 변성되어 있는 폴리부타디엔이란, 분자 중의 측쇄에 1,2-비닐기 및/또는 말단의 양쪽 또는 한쪽이, 산 무수물화, 에폭시화, 글리콜화, 페놀화, 말레인화, (메트)아크릴화, 우레탄화 등의 화학 변성된 것을 가리킨다.
변성 폴리부타디엔 (H)는 측쇄에 1,2-비닐기를 갖는 1,2-부타디엔 단위를 분자 중에 함유하는 것이 바람직하고, 상기 1,2-부타디엔 단위를 40질량％ 이상 함유하는 것이 보다 바람직하다. 보다 유전 정접이 낮은 열경화성 수지 조성물을 얻는 관점에서, 변성 폴리부타디엔 (H)는 산 무수물로 변성되어 있는 폴리부타디엔이 바람직하다. 산 무수물로서는 한정되지 않지만, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 헥사히드로 무수 프탈산, 테트라히드로 무수 프탈산, 무수 메틸나드산, 무수 나드산, 무수 글루타르산, 무수 디메틸글루타르산, 무수 디에틸글루타르산, 무수 숙신산, 메틸헥사히드로 무수 프탈산, 메틸테트라히드로 무수 프탈산 등을 들 수 있고, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 헥사히드로 무수 프탈산, 테트라히드로 무수 프탈산 중 어느 것인 것이 바람직하고, 무수 말레산이 보다 바람직하다.
변성 폴리부타디엔 (H)가 산 무수물로 변성되어 있는 경우, 변성 폴리부타디엔 (H) 1분자 중에 포함되는 산 무수물 유래의 기(이하, 「산 무수물 기」라고도 함)의 수는, 1 내지 10이 바람직하고, 1 내지 6이 보다 바람직하고, 2 내지 5가 더욱 바람직하다. 산 무수물 기의 수가 1분자 중에 1 이상이면 절연층을 형성했을 때의 무기 충전재 (J)와 수지 성분의 분리가 보다 억제되는 경향이 있다. 또한, 산 무수물 기의 수가 1분자 중에 10 이하이면, 얻어지는 열경화성 수지 조성물의 유전 정접이 보다 낮아지는 경향이 있다. 즉, 변성 폴리부타디엔 (H)가 무수 말레산으로 변성되어 있는 경우, 상기와 동일한 관점에서, 변성 폴리부타디엔 (H) 1분자 중에 포함되는 무수 말레산 유래의 기(이하, 「무수 말레산기」라고도 함)의 수는, 1 내지 10이 바람직하고, 1 내지 6이 보다 바람직하고, 2 내지 5가 더욱 바람직하다.
또한, 변성 폴리부타디엔 (H)의 중량 평균 분자량은, 500 내지 25000인 것이 바람직하고, 1000 내지 20000인 것이 보다 바람직하고, 2000 내지 13000인 것이 더욱 바람직하고, 3000 내지 10000인 것이 특히 바람직하다. 변성 폴리부타디엔 (H)의 중량 평균 분자량이 500 이상인 경우, 얻어지는 열경화성 수지 조성물의 경화성 및 경화물로 했을 때의 유전 특성이 보다 양호해지는 경향이 있다. 또한, 변성 폴리부타디엔 (H)의 중량 평균 분자량이 25000 이하인 경우, 얻어지는 절연층에 있어서, 무기 충전재 (J)와 수지 성분의 분리 및 광택 불균일이 보다 억제되는 경향이 있다. 또한, 변성 폴리부타디엔 (H)의 중량 평균 분자량은, 상술한 폴리이미드 화합물 (G)의 중량 평균 분자량의 측정 방법을 적용할 수 있다.
본 실시 형태에 사용하는 변성 폴리부타디엔 (H)로서는, 시판품을 사용해도 된다. 변성 폴리부타디엔 (H)의 시판품으로서는, 예를 들어, Ricon130MA8, Ricon131MA5, Ricon184MA6(크레이 밸리사제, 상품명), POLYVEST MA75, POLYVEST EP MA120(에보닉사제, 상품명) 등을 들 수 있다.
본 실시 형태의 제2 열경화성 수지 조성물 중에 있어서의 변성 폴리부타디엔 (H)의 함유량은, 특별히 제한은 없지만, 본 실시 형태의 열경화성 수지 조성물 중에 포함되는 전체 수지 성분의 합계 질량 중, 1 내지 50질량％가 바람직하고, 5 내지 40질량％가 보다 바람직하고, 10 내지 30질량％가 더욱 바람직하다. 변성 폴리부타디엔 (H)의 함유량을 상기 범위 내로 함으로써, 수지 분리 및 광택 불균일을 보다 적게 할 수 있는 경향이 있다.
본 실시 형태의 제2 열경화성 수지 조성물 중에 있어서의 폴리이미드 화합물 (G) 및 변성 폴리부타디엔 (H)의 합계 함유량은, 특별히 제한은 없지만, 본 실시 형태의 제2 열경화성 수지 조성물 중에 포함되는 전체 수지 성분의 합계 질량 중, 80질량％ 이상이 바람직하고, 85질량％ 이상이 보다 바람직하고, 90질량％ 이상이 더욱 바람직하다. 함유량의 상한은 특별히 한정되지 않고 100％여도 된다.
본 실시 형태의 제2 열경화성 수지 조성물 중에 있어서의 폴리이미드 화합물 (G) 및 변성 폴리부타디엔 (H)의 합계 함유량은, 특별히 제한은 없지만, 본 실시 형태의 제2 열경화성 수지 조성물의 합계 질량 중, 20 내지 90질량％가 바람직하고, 30 내지 80질량％가 보다 바람직하고, 35 내지 70질량％가 더욱 바람직하다.
<무기 충전재 (J)>
무기 충전재 (J)로서는, 특별히 한정되지 않고 예를 들어, 실리카, 알루미나, 황산바륨, 탈크, 클레이, 운모분, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 산화마그네슘, 질화붕소, 붕산알루미늄, 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 티타늄산비스무트, 산화티타늄, 지르콘산바륨, 지르콘산칼슘 등을 들 수 있다. 얻어지는 절연층을 보다 저열팽창화할 수 있는 관점에서, 성분 (J)는 실리카가 바람직하다.
성분 (J)의 체적 평균 입경은, 특별히 한정되는 것은 아니지만, 예를 들어, 0.05 내지 5㎛가 바람직하고, 0.1 내지 3㎛가 보다 바람직하고, 0.2 내지 1㎛가 더욱 바람직하다. 성분 (J)의 체적 평균 입경이 5㎛ 이하이면 절연층 상에 배선 패턴을 형성할 때에 파인 패턴의 형성을 보다 안정적으로 행할 수 있는 경향이 있다. 또한, 성분 (J)의 체적 평균 입경이 0.1㎛ 이상이면, 내열성이 보다 양호해지는 경향이 있다. 또한, 체적 평균 입경이란, 입자의 전체 체적을 100％로 하여, 입자 직경에 의한 누적 도수 분포 곡선을 구했을 때의 체적 50％에 상당하는 점의 입경이며, 레이저 회절 산란법을 사용한 입도 분포 측정 장치 등으로 측정할 수 있다.
또한, 성분 (J)의 분산성 및 성분 (J)와 열경화성 수지 조성물 중의 유기 성분의 접착성을 향상시킬 목적으로, 필요에 따라, 커플링제를 병용해도 된다. 커플링제로서는 특별히 한정되지 않고 예를 들어, 각종 실란 커플링제, 티타네이트 커플링제 등을 사용할 수 있다. 이들은 1종류를 단독으로 사용해도 되고, 2종류 이상을 병용해도 된다. 또한, 그 사용량도 특별히 한정되지 않고 예를 들어, 사용하는 성분 (J) 100질량부에 대하여 0.1 내지 5질량부가 바람직하고, 0.5 내지 3질량부가 보다 바람직하다. 이 범위라면, 성분 (J)의 사용에 의한 특징을 더 효과적으로 발휘할 수 있다.
커플링제를 사용하는 경우, 그 첨가 방식은, 본 실시 형태의 제2 열경화성 수지 조성물 중에 성분 (J)를 배합한 후, 커플링제를 첨가하는, 소위 인테그럴 블렌드 처리 방식이어도 되지만, 더 효과적으로 성분 (J)의 특징을 발현시키는 관점에서, 미리 무기 충전재에 커플링제를 건식 또는 습식으로 표면 처리한 무기 충전재를 사용하는 방식이어도 된다.
성분 (J)의 열경화성 수지 조성물에 대한 분산성의 관점에서, 필요에 따라, 성분 (J)를 미리 유기 용매 중에 분산시킨 슬러리로서 사용하는 것이 바람직하다. 성분 (J)를 슬러리화할 때에 사용되는 유기 용매는 특별히 제한은 없지만, 예를 들어, 상술한 폴리이미드 화합물 (G)의 제조 공정에서 예시한 유기 용매를 적용할 수 있다. 이들은 1종류를 단독으로 사용해도 되고, 2종류 이상을 혼합하여 사용해도 된다. 또한, 이들 유기 용매 중에서도, 더 높은 분산성의 관점에서, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논이 바람직하다. 또한, 성분 (J)의 슬러리의 불휘발분 농도는 특별히 제한은 없지만, 예를 들어, 무기 충전재 (J)의 침강성 및 분산성의 관점에서, 50 내지 80질량％가 바람직하고, 60 내지 80질량％가 보다 바람직하다.
성분 (J)의 함유량은, 예를 들어, 열경화성 수지 조성물의 수지 성분의 고형분 환산 100질량부에 대하여 40 내지 300질량부가 바람직하고, 60 내지 200질량부가 보다 바람직하고, 80 내지 150질량부가 더욱 바람직하다.
본 실시 형태의 제2 열경화성 수지 조성물은, 필요에 따라, 난연제, 경화 촉진제 등을 함유해도 된다. 본 실시 형태의 열경화성 수지 조성물에 난연제를 함유시킴으로써, 보다 양호한 난연성을 부여할 수 있다. 난연제로서는 특별히 한정되지 않고 예를 들어, 염소계 난연제, 브롬계 난연제, 인계 난연제, 금속 수화물계 난연제 등을 들 수 있다. 환경에 대한 적합성으로부터는, 인계 난연제 또는 금속 수화물계 난연제가 바람직하다.
본 실시 형태의 제2 열경화성 수지 조성물에 적절한 경화 촉진제를 함유시킴으로써, 열경화성 수지 조성물의 경화성을 향상시켜, 절연층의 유전 특성, 내열성, 고탄성율성, 유리 전이 온도 등을 더욱 향상시킬 수 있다. 경화 촉진제로서는, 특별히 한정되지 않고 예를 들어, 각종 이미다졸 화합물 및 그의 유도체; 각종 제3급 아민 화합물, 각종 제4급 암모늄 화합물, 트리페닐포스핀 등의 각종 인계 화합물 등을 들 수 있다.
본 실시 형태의 제2 열경화성 수지 조성물에는, 그 밖에도 산화 방지제, 유동 조정제 등의 첨가제를 함유시켜도 된다.
도 1에 도시되는 본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 열경화성 수지 필름으로서, 상술한 본 실시 형태의 제1 열경화성 수지 조성물을 포함하는 제1 수지층과, 상술한 본 실시 형태의 제2 열경화성 수지 조성물을 포함하는 제2 수지층을 포함하는 복합 필름을 사용하고 있다. 또한, 제1 수지층과 제2 절연층 사이에는, 명확한 계면이 존재하지 않고, 예를 들어, 제1 수지층의 구성 성분의 일부와, 제2 절연층의 구성 성분의 일부가, 상용 및/또는 혼합된 상태여도 된다.
<제1 수지층>
제1 수지층은, 본 실시 형태의 제1 열경화성 수지 조성물을 포함하는 것이다. 제1 수지층을 마련함으로써, 예를 들어, 본 실시 형태의 복합 필름을 사용하여 반도체 장치를 제조하는 경우에 있어서, 태크성을 향상시키기 쉬워진다.
<제2 수지층>
제2 수지층은, 본 실시 형태에 따른 반도체 장치의 제조에 있어서, 본 실시 형태의 열경화성 수지 조성물을 포함하는 제1 수지층의 경화물과, 금속박(3) 사이에 위치하고, 금속박(3)과의 접착성을 향상시킬 수 있다. 제2 수지층은, 반도체 소자의 능동면측에 재배선을 형성할 때의 절연층이 결정되고, 스루홀, 비아홀 등의 개구가 마련되고, 그들 중에 도체가 충전되거나 또는 그들의 내측에 도체층이 형성된다는 역할도 행한다.
지지체 구비 금속박(20) 대신에 지지체만을 사용한 경우에는, 제2 수지층 상에 재배선을 위하여 무전해 구리 도금 처리 등에 의해 시드층을 마련할 수 있는데, 이때의 시드층과도 보다 양호한 접착 강도가 얻어진다.
본 실시 형태의 복합 필름은, 또한, 제1 수지층의 제2 수지층과는 반대측의 면에 지지체가 마련되어 있어도 된다. 지지체로서는, 예를 들어, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐 등의 폴리올레핀의 필름; 폴리에틸렌테레프탈레이트(이하, 「PET」라고도 함), 폴리에틸렌나프탈레이트 등의 폴리에스테르의 필름; 폴리카르보네이트 필름, 폴리이미드 필름 등의 각종 플라스틱 필름 등을 들 수 있다. 또한, 구리박, 알루미늄박 등의 금속박, 이형지 등을 사용해도 된다. 지지체 및 후술하는 보호 필름에는, 매트 처리, 코로나 처리 등의 표면 처리가 실시되어 있어도 된다. 또한, 지지체 및 후술하는 보호 필름에는, 실리콘 수지계 이형제, 알키드 수지계 이형제, 불소 수지계 이형제 등에 의한 이형 처리가 실시되어 있어도 된다. 지지체의 두께는 특별히 한정되는 것은 아니지만, 10 내지 150㎛가 바람직하고, 25 내지 50㎛가 보다 바람직하다.
본 실시 형태의 복합 필름은, 예를 들어, 상기 지지체 상에 제1 수지층을 형성하고, 그 위에 제2 수지층을 형성하는 방법에 의해 제조할 수 있다.
제1 수지층의 형성에는, 전술한 제1 열경화성 수지 조성물 또는 열경화성 수지 필름용 바니시(여기에서는, 「제1 수지층용 바니시」라고도 함)를 사용할 수 있다.
또한, 본 명세서에 있어서 「바니시」란 「유기 용매를 함유하는 수지 조성물」과 조성적으로 동일한 의미이다.
바니시를 제조하는 데 사용되는 유기 용매로서는, 예를 들어, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논 등의 케톤류; 아세트산에틸, 아세트산부틸, 셀로솔브아세테이트, 프로필렌글리콜모노메틸에테르, 카르비톨아세테이트 등의 아세트산에스테르류; 셀로솔브, 부틸카르비톨 등의 카르비톨류; 톨루엔, 크실렌 등의 방향족 탄화수소류; 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등의 아미드계 용매 등을 들 수 있다. 이들 유기 용매는 단독으로 또는 2종 이상을 조합하여 사용해도 된다.
유기 용매의 배합량은, 제1 수지층용 바니시의 전체 질량 100질량부에 대하여 10 내지 60질량부가 바람직하고, 10 내지 35질량부가 보다 바람직하다.
제2 수지층의 형성에는, 제2 열경화성 수지 조성물 또는 제2 열경화성 수지 조성물을 유기 용매에 용해 또는 분산한 수지 바니시(이하, 「제2 수지층용 바니시」라고도 함)를 사용하는 것이 바람직하다. 제2 수지층용 바니시의 제조 방법, 제2 수지층용 바니시의 제조에 사용하는 유기 용매는, 열경화성 수지 필름용 바니시와 마찬가지이다.
유기 용매의 배합량은, 제2 수지층용 바니시의 전체 질량 100질량부에 대하여 70 내지 95질량부가 바람직하고, 80 내지 90질량부가 더욱 바람직하다.
제1 수지층용 바니시를, 지지체에 도공한 후, 가열 건조시키고, 또한 그 위에 제2 수지층용 바니시를 도공한 후, 가열 건조시킴으로써, 복합 필름을 형성할 수 있다. 제1 수지층 및 제2 수지층을 역순서로 마련할 수도 있다.
제1 수지층용 바니시 또는 제2 수지층용 바니시의 도공 방법으로서는, 예를 들어, 콤마 코터, 바 코터, 키스 코터, 롤 코터, 그라비아 코터, 다이 코터 등의 도공 장치를 사용할 수 있다. 이들 도공 장치는, 막 두께에 따라 적절히 선택하는 것이 바람직하다. 바니시를 도공한 후의 건조 조건으로서는 특별히 한정되는 것은 아니지만, 예를 들어, 30 내지 60질량％의 유기 용매를 포함하는 수지용 바니시의 경우, 50 내지 150℃에서 3 내지 10분 정도 건조시킴으로써, 수지층을 적합하게 형성할 수 있다. 건조 후의 수지층 중의 휘발 성분(주로 유기 용매)의 함유량이, 10질량％ 이하로 되도록 건조시키는 것이 바람직하고, 6질량％ 이하로 되도록 건조시키는 것이 보다 바람직하다.
본 실시 형태의 복합 필름에 있어서 형성되는 제1 수지층의 두께는, 반도체 소자의 능동면의 요철을 매립하는 경우, 이들 요철의 높이 이상인 것이 바람직하다. 구체적으로는, 제1 수지층의 두께는, 1 내지 10㎛인 것이 바람직하고, 2 내지 5㎛인 것이 보다 바람직하다. 또한, 고주파 특성 및 미세 배선 형성의 관점에서, 제2 수지층의 두께는, 5 내지 40㎛인 것이 바람직하고, 10 내지 30㎛인 것이 바람직하다.
지지체 상에 형성된 복합 필름의, 지지체와는 반대측의 면(제2 수지층의 제1 수지층이 마련되어 있지 않은 면)에는, 보호 필름을 마련해도 된다. 보호 필름의 두께는, 특별히 한정되는 것은 아니지만, 예를 들어, 1 내지 40㎛이다. 보호 필름을 적층함으로써, 복합 필름의 표면으로의 티끌 등의 부착 및 흠집 형성을 방지할 수 있다. 복합 필름은, 롤 형으로 권취하여 보관할 수 있다.
본 실시 형태의 복합 필름은, 반도체 소자와 접하는 면(제1 수지층의 제2 수지층이 마련되어 있지 않은 면)의 25℃에서의 태크력이, 반도체 소자의 위치 어긋남을 방지하는 관점에서, 5gf 이상 40gf 이하인 것이 바람직하다. 또한, 같은 관점에서, 40℃에서의 태크 강도가 20gf 이상 100gf 이하인 것이 바람직하다. 태크력은, 레스카 가부시키가이샤제 프로브 태킹 시험기를 사용하여, JISZ0237-1991에 기재된 방법(프로브 직경 5.1mm, 박리 속도 10mm/s, 접촉 하중 100gf/㎠, 접촉 시간 1s)에 의해 측정할 수 있다.
반도체 소자를 배치할 때에 복합 필름이 경화되어 있는 경우에는, 반도체 소자와 접하는 경화물의 면이 상기 태크력을 갖고 있는 것이 바람직하다. 본 실시 형태에 있어서는, 복합 필름(10)과 지지체 구비 금속박(20)을 접합할 때에 가열할 수 있다.
본 실시 형태의 복합 필름의 경화물은, 5GHz의 유전 정접이 0.005 이하인 것이 바람직하다. 또한, 5GHz의 유전 정접은, 5GHz에서 얻어지는 공진 주파수와 무부하 Q값으로부터 산출할 수 있다. 측정 온도는 25℃이다. 유전 정접의 측정 장치로서는, 예를 들어 벡터 39형 네트워크 애널라이저(Keysight TechnologiesInc.사제, 상품명: E8364B), 5GHz 공진기를 사용하고, 프로그램으로서 CPMA-V2를 사용할 수 있다.
본 실시 형태의 복합 필름의 경화물은, 도체층과의 접착의 관점에서, 도체층이 마련되는 면(제2 수지층의 제1 수지층이 마련되어 있지 않은 면)의 필 강도가 0.2kN/ｍ 이상인 것이 바람직하고, 0.3kN/ｍ 이상인 것이 보다 바람직하고, 0.4kN/ｍ 이상인 것이 더욱 바람직하다. 필 강도의 상한은 특별히 없지만, 예를 들어 1. 2kN/m로 할 수 있다. 또한, 필 강도는, 접착 강도 측정부의 도체층의 일단부를, 도체층과 절연층의 계면에서 박리하여 파지 도구로 파지하고, 소형 탁상 시험기(가부시키가이샤 시마즈 세이사쿠쇼제, 상품명: EZT Test)를 사용하여, 수직 방향으로 인장하여 속도 50mm/분에 의해 측정할 수 있다.
본 실시 형태의 복합 필름의 경화물은, 미세 배선 형성의 관점에서, 도체층이 마련되는 면(제2 수지층의 제1 수지층이 마련되어 있지 않은 면)의 표면 조도 Ra가 250nm 이하인 것이 바람직하고, 200nm 이하인 것이 보다 바람직하고, 180nm 이하인 것이 더욱 바람직하다. 표면 조도의 하한값은 특별히 없지만, 필 강도를 보다 높이는 관점에서, 1nm 이상인 것이 바람직하다. 또한, 표면 조도는, 비접촉식 표면 조도계(브루커 AXS 가부시키가이샤제, 상품명: wykoNT9100)를 사용하고, 내부 렌즈 1배, 외부 렌즈 50배를 사용하여 측정했을 때의 산술 평균 조도(Ra)를 가리킨다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 열경화성 수지 필름으로서 상기 복합 필름을 사용하고 있지만, 열경화성 수지 조성물을 포함하는 단층의 열경화성 수지 필름을 사용할 수도 있다.
단층의 열경화성 수지 필름에 포함되는 열경화성 수지 조성물로서는, 예를 들어, 열경화성 수지 및 경화제, 필요에 따라 경화 촉진제, 충전제를 함유시킬 수 있다. 이들 성분은 공지된 화합물을 사용할 수 있는데, 본 실시 형태에 있어서는 반도체 소자의 위치 어긋남을 억제하기 위한 태크력이 얻어지기 쉽다라는 관점에서, 상술한 제1 열경화성 수지 조성물이 바람직하다.
단층의 열경화성 수지 필름은, 상술한 복합 필름의 제작 방법과 마찬가지로 하여, 수지 바니시를 지지체에 도공한 후, 가열 건조시킴으로써 얻을 수 있다. 또한, 복합 필름과 마찬가지로 보호 필름을 마련할 수 있다.
단층의 열경화성 수지 필름은, 반도체 소자와 접하는 면의 태크력, 경화물에 5GHz의 유전 정접, 및 도체층이 마련되는 면의 필 강도, 도체층이 마련되는 면의 표면 조도 Ra가, 상술한 복합 필름에 있어서의 바람직한 조건과 마찬가지로 할 수 있다.
단층의 열경화성 수지 필름의 두께는, 기판의 박형화의 관점에서, 5 내지 40㎛인 것이 바람직하고, 10 내지 30㎛인 것이 보다 바람직하다.
지지체 구비 금속박(20)을 구성하는 지지체(4)로서는, 예를 들어, 섬유를 포함하는 수지 기재 등을 들 수 있다. MCL-E-679FG(히따찌 가세이 가부시키가이샤제, 상품명) 등의 시판품을 사용할 수 있다. 구체적으로는, 유리 천-에폭시 수지, 종이-페놀 수지, 종이-에폭시 수지, 글래스 페이퍼-에폭시 수지 등을 사용할 수 있다. 섬유를 포함하는 수지 기재인 상기 MCL-E-679FG 등은, 유리 및 금속에 비교하여 가볍고, 깨지기 어렵다는 등의 점에서 취급성이 우수하다.
금속박(3)으로서는 특별히 한정되는 것은 아니지만, 예를 들어, 구리박, 스테인리스박, 금박, 은박, 알루미늄박, 니켈박 등을 들 수 있다.
지지체 구비 금속박(20)은 지지체가 캐리어박 구비 기재여도 된다. 이 경우, 금속박(3)을 남기고, 지지체를 제거하는 것이 용이하게 된다. 이러한 지지체 구비 금속박은, MCL-E-705-GL-N3DX(히따찌 가세이 가부시키가이샤제, 상품명) 등의 시판품을 사용할 수 있다.
복합 필름(10)과 지지체 구비 금속박(20)의 적층체는, 지지체 구비 금속박의 금속박 상에 복합 필름을 라미네이트함으로써 제작할 수 있다. 라미네이트하는 장치로서는, 예를 들어, 진공 라미네이터를 들 수 있다. 진공 라미네이터로서는 시판품을 사용할 수 있고, 시판품의 진공 라미네이터로서는, 예를 들어, 니치고·모튼 가부시키가이샤제의 배큠 애플리케이터, 가부시키가이샤 메이키 세이사쿠쇼제의 진공 가압식 라미네이터, 히타치 인더스트리 가부시키가이샤제의 롤식 드라이 코터, 히타치 AIC 가부시키가이샤제의 진공 라미네이터 등을 들 수 있다.
라미네이트에 있어서, 복합 필름이 보호 필름을 갖고 있는 경우에는, 보호 필름을 제거한 후, 복합 필름을 가압 및/또는 가열하면서 지지체 구비 금속박에 압착한다.
라미네이트의 조건은, 복합 필름 및 지지체 구비 금속박을 필요에 따라서 예열하고, 압착 온도(라미네이트 온도)를 60 내지 140℃, 압착 압력을 0.1 내지 1.1mPa(9.8×104 내지 107.9×104N/㎡), 공기압 20mmHg(26.7hPa) 이하의 감압 하에서 라미네이트해도 된다. 또한, 라미네이트의 방법은, 배치식이어도 되고, 롤에 의한 연속식이어도 된다.
복합 필름 대신에 단층의 열경화성 수지 필름을 사용하는 경우에도 마찬가지로 라미네이트할 수 있다. 또한, 지지체 구비 금속박 대신에 박리성의 지지체를 사용하는 경우에도 마찬가지로 라미네이트할 수 있다.
반도체 소자(5)로서는, 특별히 한정되지 않고 공지된 것을 사용할 수 있고, 본 실시 형태에 있어서는, 예를 들어, 두께가 400㎛ 이하인 반도체 소자를 사용할 수 있다. 또한, 지지체 상에 고정하는 반도체 소자의 수는 2 이상으로 할 수 있고, 수지 충전성의 관점에서, 반도체 소자 간에 간극을 마련하는 것이 바람직하다.
본 실시 형태에 따른 공정 (II)에서는, 복합 필름(10)이 제1 수지층(1) 상에 배치된 반도체 소자(5)를 반도체 밀봉용 부재(6)로 밀봉한다(도 1의 (c)).
공정 (II)로서는, 예를 들어, CEL-1702HF13(히따찌 가세이 가부시키가이샤제, 상품명) 등의 반도체 밀봉용 부재를 준비하고, 반도체 소자(5)의 수동면측을 덮도록 배치하고, 이들을 공지된 진공 라미네이터, 롤 라미네이터, 또는 프레스기 등을 사용하여 접합함으로써, 반도체 소자(5)를 밀봉하는 반도체 밀봉용 부재로 형성되는 밀봉층을 마련한다.
이때의 밀봉 온도는, 바람직하게는 50 내지 140℃이며, 보다 바람직하게는 70 내지 100℃이다. 밀봉 온도를 이러한 범위로 설정함으로써, 반도체 소자를 충분히 수지로 매립할 수 있음과 함께, 밀봉 후에 반도체 소자를 상기 부재로 밀봉함으로써 얻어지는 구성물로 지지체(4)를 박리하는 것이 어려워지는 것을 방지할 수 있다.
밀봉 시간은, 바람직하게는 10 내지 300초이며, 보다 바람직하게는 30 내지 120초이다. 밀봉 시간을 이러한 범위로 설정함으로써, 반도체 소자를 충분히 수지로 매립할 수 있음과 함께, 생산성의 저하 및 비용의 상승을 억제할 수 있다.
밀봉 압력은, 바람직하게는 0.2 내지 2.0MPa이며, 보다 바람직하게는 0.2 내지 1.0MPa이다. 밀봉 압력을 이러한 범위로 설정함으로써, 반도체 소자를 충분히 수지로 매립할 수 있음과 함께, 반도체 소자(5)의 수동면 상에 충분한 두께의 밀봉층을 형성할 수 있다.
본 실시 형태에 있어서는, 소정의 온도 및 시간에 밀봉층의 후 경화를 행할 수 있다. 후 경화 온도는 특별히 한정하는 것은 아니지만, 바람직하게는 120 내지 200℃이며, 보다 바람직하게는 150 내지 180℃이다. 후 경화 시간에 대해서도 특별히 한정하는 것이 아니지만, 바람직하게는 15 내지 180분이며, 보다 바람직하게는 30 내지 120분이다.
본 실시 형태에 있어서는 상기 밀봉 공정 시에 복합 필름을 경화시킬 수 있다.
본 실시 형태에 따른 반도체 장치의 제조 방법에서는, 공정 (III) 전에 지지체(4)가 제거된다.
공정 (III)에서는, 복합 필름의 경화물(7)에 반도체 소자의 능동면에까지 이르는 개구(8)를 마련한다(도 2의 (b)). 개구는, 드릴, 레이저, 플라스마, 또는 이들의 조합 등의 방법에 의해, 보링을 행하여 형성할 수 있다. 레이저로서는, 탄산 가스 레이저, YAG 레이저, UV 레이저, 엑시머 레이저 등이 일반적으로 사용된다.
개구는 알칼리 처리에 의해서도 마련할 수 있다. 알칼리 처리에서 사용하는 알칼리 처리액은 특별히 한정되는 것은 아니며, 디스미어 처리액 또는 레지스트 박리액 등을 사용할 수 있다. 개구 직경에 따라 pH를 조정할 수도 있다. 디스미어 처리는, 예를 들어, 과망간산나트륨액, 수산화나트륨액, 과망간산칼륨액, 크롬액, 황산 등의 혼합액에 피처리 기판을 침지함으로써 실시할 수 있다. 구체적으로는, 열탕 또는 소정의 팽윤액을 사용하여 피처리 기판을 팽윤 처리한 후, 과망간산나트륨액 등으로 잔사 등을 제거하고, 환원(중화)을 행한 후, 수세, 탕세, 건조를 행한다. 1회의 처리를 행하더라도 충분한 조화 및 잔사 제거의 효과를 얻지 못하는 경우에는 복수회 처리를 행해도 된다. 또한, 디스미어 처리는 상기의 것에 한정되지 않는다. 또한, 디스미어 처리 후에, 재차, 열경화성 수지 조성물의 열경화를 행해도 된다. 재차의 열경화는, 사용하는 열경화성 수지에 따라서도 효과는 상이한데, 열경화를 충분히 행하여, 미반응물을 감소시키고, 유리 전이 온도를 높일 수 있을 뿐 아니라, 저열팽창화를 도모할 수 있기 때문이다.
본 실시 형태에서는, 지지체 구비 금속박(20)을 사용함으로써, 복합 필름의 경화물(7)의 반도체 소자(5)와는 반대측의 면 상에 금속박(3)이 도전층으로서 마련되어 있지만, 지지체만을 사용한 경우에는, 복합 필름의 경화물(7)에 반도체 소자의 능동면에까지 이르는 개구를 마련한 후에, 시드층을 형성할 수 있다.
시드층의 형성은, 무전해 구리 도금법, 스퍼터법을 사용할 수 있다. 시드층은, 구리를 증착하기 전에 Ti를 증착하는 등, 형성층을 여러가지 선택할 수 있다.
본 실시 형태에서는 공정 (IV)로서 개구(8)에 도체(9)를 충전한다(도 3의 (a)). 또한, 개구의 내측에 도체층을 형성해도 된다.
상기 가공은, 예를 들어, 공지된 필드 비아 가공에 의해 행할 수 있다.
본 실시 형태에 따른 반도체 장치의 제조 방법에서는, 공정 (IV) 후, 재배선을 행할 수 있다. 재배선은, 예를 들어, 하기의 공정을 거쳐서 마련할 수 있다.
공정 (V): 금속박(3') 및 도체(9) 상에 배선 패턴(12)을 형성한다(도 4의 (a)).
공정 (VI): 배선 패턴(12)이 마련되어 있는 이외의 부분(금속박(3'))을 제거한다(도 4의 (b)).
공정 (VII): 배선 패턴(12) 및 복합 필름의 경화물(제1 절연층)(7) 상에 상기 배선 패턴에까지 이르는 개구를 갖는 제2 절연층을 형성한다.
공정 (VIII): 상기 개구에, 외부 접속용 단자를 형성한다.
공정 (V)는 예를 들어, 이하의 공정에 의해 행할 수 있다.
먼저, 금속박(3') 상에 회로 형성용 레지스트를 라미네이트하고, 이어서, 마스크 패턴을 통하여 활성 광선을 조사하여 회로 형성용 레지스트의 소정 부분을 노광하고, 노광부의 회로 형성용 레지스트를 광경화시키는 노광 처리, 및 미노광부를 제거하기 위한 현상 처리를 실시함으로써, 재배선용의 레지스트 패턴(11)을 형성한다(도 3의 (b)).
활성 광선의 광원으로서는, 공지된 광원을 사용할 수 있는데, 예를 들어, 카본 아크등, 수은 증기 아크등, 초고압 수은등, 고압 수은등, 크세논 램프 등의 자외선을 유효하게 방사하는 것을 사용할 수 있다. 또한, 직접 묘화 방식의 다이렉트 레이저 노광을 사용해도 된다. 노광량은 사용하는 장치 및 회로 형성용 레지스트의 조성에 따라 상이한데, 바람직하게는 10 내지 600mJ/㎠이며, 보다 바람직하게는 20 내지 400mJ/㎠이다. 노광량이 10mJ/㎠ 이상이면 광경화가 불충분해지는 경우가 적고, 한편, 600mJ/㎠ 이하이면 광경화가 과잉이 되는 경우가 적고, 레지스트 패턴(11)의 개구 형상을 안정적으로 얻을 수 있는 경향이 있다. 회로 형성용 레지스트는 액상, 필름상 모두 사용할 수 있다. 액상의 경우에는, 인쇄기를 사용하여 도포할 수 있다. 필름상의 경우에는 롤 라미네이터 또는 진공 라미네이터를 사용하여 부착할 수 있다.
노광부 이외의 회로 형성용 레지스트를 제거하기 위하여 사용하는 현상액으로서는, 예를 들어, 20 내지 50℃의 탄산나트륨의 희박 용액(1 내지 5질량％ 수용액) 등의 알칼리 현상액이 사용된다. 현상은, 스프레이, 요동 침지, 브러싱 및 스크러빙 등의 공지된 방법에 의해 행할 수 있다.
이어서, 전기 도금법에 의해, 금속박(3') 상에 구리의 배선 패턴(12)을 형성한다(도 3의 (c)). 배선 패턴(12)은 1 내지 20㎛의 두께를 갖는 것이 바람직하다. 전기 도금법 이외의 공지된 방법에 의해 배선 패턴(12)을 형성해도 된다.
이어서, 박리액에 의해, 레지스트 패턴(11)을 박리해 제거한다(도 4의 (a)). 박리액으로서는, 특별히 한정되지 않고 공지된 것을 사용할 수 있고, 예를 들어, 탄산나트륨 수용액 등의 알칼리 수용액을 사용할 수 있다.
공정 (VI)으로서는, 예를 들어, 에칭액에 의해, 복합 필름의 경화물(제1 절연층)(7) 표면 상에서 노출되어 있는 금속박(3')을 제거하는 공정(도 4의 (b))을 들 수 있다. 에칭액으로서는, 특별히 한정되지 않고 공지된 것을 사용할 수 있고, 시판되고 있어 일반적으로 입수 가능한 에칭액을 사용할 수 있다.
공정 (VII)로서는, 예를 들어, 복합 필름의 경화물(제1 절연층)(7) 및 배선 패턴(12) 상에 열경화성 수지 조성물을 포함하는 절연층을 형성하고, 알칼리 처리를 실시함으로써, 배선 패턴(12)에까지 이르는 개구를 갖는 제2 절연층(13)을 마련하는 공정(도 4의 (c))을 들 수 있다.
제2 절연층의 형성 방법 및 알칼리 처리에 대해서는 이하의 방법을 들 수 있다. 열경화성 수지 조성물이 액상, 또는 용제로 수지를 용해한 바니시인 경우에는, 도포하는 공정 및 반경화 또는 건조하는 공정을 거침으로써 제2 절연층을 형성할 수 있다. 도포하는 공정에서는, 코터를 사용하여 도포, 또는 인쇄법을 사용하여 도포할 수 있다. 코터의 방식은, 특별히 한정되는 것은 아니며, 다이, 콤마, 딥, 스핀 등을 사용할 수 있다. 경화 또는 건조하는 공정에서는, 핫 플레이트 또는 건조로를 사용할 수 있다. 열경화성 수지 조성물이 필름인 경우에는, 공지된 진공 라미네이터, 롤 라미네이터, 프레스기 등에 의해 접합하는 공정을 거침으로써 제1 절연층(7') 및 배선 패턴(12) 상에 제2 절연층을 형성할 수 있다. 열경화성 수지 조성물이 필름인 경우, 접합 공정에 있어서의 라미네이터의 압력, 온도, 시간은 특별히 한정하는 것은 아니지만, 공기의 혼입 등이 발생하지 않는 조건을 선택하는 것이 바람직하다.
알칼리 처리에서 사용하는 알칼리 처리액은 특별히 한정되는 것은 아니며, 디스미어 처리액 또는 레지스트 박리액 등을 사용할 수 있다. 개구 직경에 따라, pH를 조정할 수도 있다. 디스미어 처리는, 예를 들어, 과망간산나트륨액, 수산화나트륨액, 과망간산칼륨액, 크롬액, 황산 등의 혼합액에 피처리 기판을 침지함으로써 실시할 수 있다. 구체적으로는, 열탕 또는 소정의 팽윤액을 사용하여 피처리 기판을 팽윤 처리한 후, 과망간산나트륨액 등으로 잔사 등을 제거하고, 환원(중화)을 행한 후, 수세, 탕세, 건조를 행한다. 1회의 처리를 행하더라도 충분한 조화 및 잔사 제거의 효과를 얻지 못하는 경우에는 복수회 처리를 행해도 된다. 또한, 디스미어 처리는 상기 것에 한정되지 않는다. 또한, 디스미어 처리 후에, 재차, 열경화성 수지 조성물의 열경화를 행해도 된다. 재차의 열경화는, 사용하는 열경화성 수지에 따라서도 효과는 상이한데, 열경화를 충분히 행하고, 미반응물을 감소시키는 것, 유리 전이 온도를 높일 수 있을 뿐 아니라, 저열팽창화를 도모할 수 있기 때문이다.
제2 절연층은, 상술한 본 실시 형태에 따른 복합 필름을 사용하여 형성해도 된다. 본 실시 형태의 복합 필름을 사용하는 경우, 제1 절연층 상에, 제1 수지층이 최외층에 위치하도록 접합하는 것이 바람직하다. 본 실시 형태에 따른 제1 수지층을 사용함으로써, 평활한 표면이 얻어지고, 또한, 도금으로 형성되는 도체층과도 보다 양호한 접착 강도가 얻어진다. 그 때문에, 제1 절연층을 최외층에 위치시킴으로써, 제2 절연층의 외측(제1 절연층이 형성되어 있지 않은 측)에 회로층을 형성할 때에 미세한 회로로 할 수 있다.
공정 (VIII)은 제2 절연층에 마련한 개구로부터 노출한 배선 패턴(12) 상에 무전해 니켈 도금 및 금 도금을 행하는 공정을 포함할 수 있다. 도금 두께는 특별히 한정되는 것은 아니지만, 니켈 도금 두께는 1 내지 10㎛, 금 도금 두께는 0.1㎛ 내지 0.5㎛ 정도가 바람직하다.
상기 공정 후, 제2 절연층의 개구부에 외부 접속용 단자로서의 도전 재료를 형성할 수 있다. 도전 재료는, 특별히 한정되는 것은 아니지만, 환경 보전의 관점에서, Sn-Ag계 및 Sn-Ag-Cu계의 땜납을 사용하는 것이 바람직하다. 회로 형성용 레지스트를 사용하여, Cu 포스트를 형성해도 상관없다.
본 실시 형태에 있어서는, 공정 (VIII) 후, 다이서를 사용하여 다이싱 개편화함으로써, 도 4의 (d)에 도시하는 외부 접속용 단자(14)가 마련된 반도체 장치(100)를 얻을 수 있다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서, 열경화성 수지 필름을 경화하는 시기 및 정도는 적절히 변경할 수 있고, 예를 들어, 하기의 가열 공정 중 1가지 또는 2가지 이상의 조합을 들 수 있다.
i) 열경화성 수지 필름의 상태에서의 가열
ii) 지지체와 접합할 때의 가열
iii) 반도체 소자의 밀봉 시의 가열
iv) 반도체 소자의 밀봉 후, 지지체를 제거하기 전의 가열
v) 제2 절연층의 형성 시의 가열
vi) 도금에 의한 배선 형성 후의 가열
본 실시 형태에 있어서는, 열경화성 수지 필름을 전체 경화하기 위한 가열 공정을 마련할 수도 있다.
본 실시 형태에 따른 반도체 장치의 제조 방법은, 소형화 및 박형화가 진행하는 웨이퍼 레벨의 반도체 장치의 제조 방법으로서 특히 바람직하다. 또한, 본 실시 형태의 방법으로 얻어지는 반도체 장치는, 고기능화·다기능화가 진행하는 스마트폰, 태블릿 단말기, 웨어러블 단말기 등의 전자 기기에 바람직하다.
1: 제1 수지층
2: 제2 수지층
3, 3', 3'': 금속박
4: 지지체
5: 반도체 소자
6, 6': 밀봉재
7, 7', 7'': 복합 필름 경화물(제1 절연층)
8: 개구
9: 도체
10: 복합 필름
20: 지지체 구비 금속박
11: 레지스트 패턴
12: 배선 패턴
13, 13': 개구를 갖는 제2 절연층
14: 외부 접속용 단자
100: 반도체 장치

Claims (5)

  1. 열경화성 수지 조성물을 포함하는 제1 수지층과 제2 수지층을 포함하는 복합 필름과, 지지체와 해당 지지체 상에 마련된 금속박을 구비하는 지지체 구비 금속박을, 상기 제2 수지층 및 상기 금속박이 접하도록 접합한 적층체를 준비하는 공정과,
    상기 적층체 상에, 능동면을 갖는 반도체 소자를 하나 이상, 상기 제1 수지층과 상기 반도체 소자의 상기 능동면이 접하도록 배치하는 공정 (I)과,
    상기 제1 수지층 상에 배치된 상기 반도체 소자를 반도체 밀봉용 부재로 밀봉하는 공정 (II)와,
    상기 공정 (II) 후, 상기 지지체를 제거하여, 상기 금속박 및 상기 복합 필름 또는 그의 경화물에, 상기 반도체 소자의 상기 능동면에까지 이르는 개구를 마련하는 공정 (III)과,
    상기 개구에 도체를 충전하거나 또는 상기 개구의 내측에 도체층을 형성하는 공정 (IV)
    를 구비하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 복합 필름의 상기 반도체 소자와 접하는 면의 25℃에서의 태크력이, 5gf 이상 40gf 이하인, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 복합 필름의 경화물의 5GHz의 유전 정접이 0.005 이하인, 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 수지층이, 다관능 에폭시 수지 (A), 활성 에스테르 경화제 (B), 및 페놀성 수산기 함유 폴리부타디엔 변성 폴리아미드 수지 (C)를 함유하고,
    상기 제2 수지층이, N-치환 말레이미드기를 적어도 2개 갖는 말레이미드 화합물 (a1) 유래의 구조 단위와 디아민 화합물 (a2) 유래의 구조 단위를 갖는 폴리이미드 화합물 (G), 변성 폴리부타디엔 (H), 및 무기 충전재 (J)를 함유하는, 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 공정 (IV) 후,
    상기 금속박 및 도체 상에 배선 패턴을 형성하는 공정 (V)과,
    상기 배선 패턴이 마련되어 있는 부분 이외의 금속박을 제거하는 공정 (VI)과,
    상기 배선 패턴 및 상기 복합 필름의 경화물 상에, 상기 배선 패턴에까지 이르는 제2 개구를 갖는 제2 절연층을 형성하는 공정 (VII)과,
    상기 제2 개구에, 외부 접속용 단자를 형성하는 공정 (VIII)
    을 추가로 구비하는, 반도체 장치의 제조 방법.
KR1020197018960A 2016-12-08 2017-12-06 반도체 장치의 제조 방법 KR102479357B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016238760 2016-12-08
JPJP-P-2016-238760 2016-12-08
PCT/JP2017/043841 WO2018105662A1 (ja) 2016-12-08 2017-12-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190090838A KR20190090838A (ko) 2019-08-02
KR102479357B1 true KR102479357B1 (ko) 2022-12-19

Family

ID=62491670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018960A KR102479357B1 (ko) 2016-12-08 2017-12-06 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US11049825B2 (ko)
EP (1) EP3553816A4 (ko)
JP (1) JP7135864B2 (ko)
KR (1) KR102479357B1 (ko)
CN (1) CN110036472A (ko)
TW (1) TWI756318B (ko)
WO (1) WO2018105662A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201387A (ja) * 2005-12-28 2007-08-09 Nitto Denko Corp 半導体装置及びその製造方法
US20090039496A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
JP2014086598A (ja) 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56166729A (en) 1980-05-06 1981-12-22 Mitsubishi Electric Corp Automatic speed aligning device
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2001127095A (ja) 1999-10-29 2001-05-11 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001244372A (ja) 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3616615B2 (ja) 2002-06-06 2005-02-02 沖電気工業株式会社 半導体装置の製造方法
EP2058903A1 (en) * 2006-08-29 2009-05-13 Hitachi Chemical Company, Ltd. Anisotropic conductive tape and method of manufacturing it, connected structure and method of connecting circuit member by use of the tape
JP5138267B2 (ja) * 2007-04-18 2013-02-06 日立化成工業株式会社 プリプレグ、それを用いた多層基配線板及び電子部品
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
JP5180162B2 (ja) * 2009-08-05 2013-04-10 日東電工株式会社 電子部品封止用シート状エポキシ樹脂組成物およびそれにより得られた電子部品装置集合体ならびに電子部品装置
US8338231B2 (en) * 2010-03-29 2012-12-25 Infineon Technologies Ag Encapsulated semiconductor chip with external contact pads and manufacturing method thereof
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
JP5837381B2 (ja) * 2011-09-28 2015-12-24 日東電工株式会社 半導体装置の製造方法
JP2014197569A (ja) 2011-11-08 2014-10-16 パナソニック株式会社 半導体パッケージの製造方法、半導体パッケージ、及び半導体装置
JP5615415B2 (ja) * 2012-09-28 2014-10-29 太陽インキ製造株式会社 硬化性樹脂組成物、ソルダーレジスト形成用組成物、ドライフィルムおよびプリント配線板、並びに積層構造体及びその製造方法
JP2014107392A (ja) * 2012-11-27 2014-06-09 Nitto Denko Corp 半導体装置の製造方法
JP2015126132A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 電子部品装置の製造方法、及び、電子部品封止用シート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201387A (ja) * 2005-12-28 2007-08-09 Nitto Denko Corp 半導体装置及びその製造方法
US20090039496A1 (en) * 2007-08-10 2009-02-12 Infineon Technologies Ag Method for fabricating a semiconductor and semiconductor package
JP2014086598A (ja) 2012-10-24 2014-05-12 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP2016092106A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置製造用部材、及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
TWI756318B (zh) 2022-03-01
EP3553816A1 (en) 2019-10-16
US20200194391A1 (en) 2020-06-18
US11049825B2 (en) 2021-06-29
KR20190090838A (ko) 2019-08-02
JP7135864B2 (ja) 2022-09-13
TW201826413A (zh) 2018-07-16
WO2018105662A1 (ja) 2018-06-14
JPWO2018105662A1 (ja) 2019-10-24
CN110036472A (zh) 2019-07-19
EP3553816A4 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN107109055B (zh) 热固性树脂组合物、层间绝缘用树脂膜、复合膜、印刷布线板及其制造方法
KR102399146B1 (ko) 수지 조성물
KR102356391B1 (ko) 고주파 대역의 신호를 사용하는 전자 기기용 복합 필름, 프린트 배선판 및 그의 제조 방법
KR102310777B1 (ko) 열경화성 수지 조성물, 층간 절연용 수지 필름, 복합 필름, 프린트 배선판 및 그의 제조 방법
JP6809014B2 (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP2018012747A (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
KR20180004014A (ko) 수지 조성물
KR20180018429A (ko) 수지 조성물
JP2021175795A (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP2019157027A (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP6885000B2 (ja) 半導体再配線層形成用樹脂フィルム、半導体再配線層形成用複合フィルム、それらを用いた半導体装置及び半導体装置の製造方法
KR102479357B1 (ko) 반도체 장치의 제조 방법
TW202035139A (zh) 樹脂組成物
JP6880585B2 (ja) 高周波帯域の信号を使用する電子機器用複合フィルム、プリント配線板及びその製造方法
CN113308167B (zh) 树脂组合物
JP6801279B2 (ja) 熱硬化性樹脂組成物、層間絶縁用樹脂フィルム、複合フィルム、プリント配線板及びその製造方法
JP6690355B2 (ja) 樹脂組成物
JP6465340B2 (ja) ケイ素を含む基板を用いた半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant