CN110323197A - 用于超高密度芯片FOSiP封装的结构及其制备方法 - Google Patents

用于超高密度芯片FOSiP封装的结构及其制备方法 Download PDF

Info

Publication number
CN110323197A
CN110323197A CN201910614561.3A CN201910614561A CN110323197A CN 110323197 A CN110323197 A CN 110323197A CN 201910614561 A CN201910614561 A CN 201910614561A CN 110323197 A CN110323197 A CN 110323197A
Authority
CN
China
Prior art keywords
layer
passive
plastic packaging
bare chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910614561.3A
Other languages
English (en)
Inventor
王新
蒋振雷
陈坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910614561.3A priority Critical patent/CN110323197A/zh
Publication of CN110323197A publication Critical patent/CN110323197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种用于超高密度芯片FOSiP封装的结构，从上至下依次设置塑封层、精密铜互联层和重新布线层，塑封层内塑封有若干带有金属触点的芯片或器件，精密铜互联层具有由双凹槽构成的互联结构，沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小，重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构，金属连接结构穿过介电层并延伸出有机物介电层部分作为触点，触点上设置锡球。本发明还公开了此种扇出封装结构的制备方法。采用本发明的设计方案，可以把具有超精细引脚结构的高端精密裸芯片方便地进行扇出型集成封装，也进一步缩小了封装体积。

Description

用于超高密度芯片FOSiP封装的结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种用于超高密度芯片FOSiP封装的结构及其制备方法。
背景技术
随着5G通讯和人工智能(AI)时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量非常巨大，该类芯片通常具有数量巨大的pad引脚(几百甚至上千个)、超精细的管脚大小和间距(几个微米甚至更小)。另一方面，移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将多个不同种类的高密度芯片集成封装在一起构成一个功能强大且体积功耗又比较小的系统或者子系统，成为半导体芯片先进封装领域的一大挑战。
目前针对此类高密度芯片的多芯片集成封装，业界通常都是采用硅穿孔(TSV)、硅转接板(Si interposer)等方式进行，从而把芯片的超精细引脚进行引出和有效互联从而形成一个功能模块或者系统，但该技术的成本比较高，从而大大局限了它的应用范围。扇出型封装技术采用重构晶圆(recon wafer)和RDL重新布线的方式为实现多芯片的集成封装提供了很好的平台，但是现有的扇出型封装技术中的RDL重新布线制作方法的精度有限，无法完成对高密度芯片中如此精细的管脚进行引出和互联，或者由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。
发明内容
发明目的：本发明的目的在于解决现有的扇出型封装在针对超高密度多引脚芯片的集成封装中技术成本比较高，应用范围狭窄，采用现有技术制作重新布线层的精度有限，无法完成对高密度芯片中如此精细的管脚进行引出和互联，或者由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高的问题。
技术方案：为解决上述问题，本发明采用以下技术方案：
一种用于超高密度芯片FOSiP封装的结构，从上至下依次设置塑封层、精密铜互联层和至少一层重新布线层，精密铜互联层具有由双凹槽叠加构成的金属互联结构，沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小，重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构，金属连接结构穿过介电层并延伸出有机物介电层部分作为触点，触点上设置锡球。
进一步地，双凹槽叠加的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。
进一步地，所述金属连接结构为“工”字形，且设置的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。
进一步地，塑封层内塑封有若干带有金属触点的裸芯片或者无源被动元件。
进一步地，所述裸芯片或无源被动元件之中至少一个伪管芯。
一种用于超高密度芯片FOSiP封装的结构的制备方法，包括以下步骤：
1)先在临时载片表面粘附临时键合胶层；
2)在步骤1)得到的临时键合胶层上面贴装裸芯片或无源被动元件；
3)根据裸芯片或无源被动元件上具有pad引脚的器件面的朝向，制作塑封层；
4)塑封体制作精密铜互联层；
5)在精密铜互联层上制作重新布线层；
6)在重新布线层的焊盘引出的金属衬垫处放置锡球，实现衬垫与锡球的电学连接；
7)采用激光或热剥离的办法将临时载片与其上的封装体分离；
8)进行切割得到单独的封装体。
进一步地，所述步骤3)中，若裸芯片或无源被动元件的器件面朝上，裸芯片或无源被动元件的pad引脚上方需要预先制作有凸起的金属焊盘；然后对贴装好的裸芯片或无源被动元件进行塑封，形成塑封层，并对塑封层进行减薄，使裸芯片或无源被动元件的表面的pad焊盘凸点裸露出来；如果裸芯片或无源被动元件的器件面朝下，在贴装后对裸芯片或无源被动元件进行塑封，然后移除下方的临时载片和临时键合胶层，并将塑封层翻转过来，就可以使裸芯片或无源被动元件的表面的焊盘裸露出来。
进一步地，所述步骤4)中，精密铜互联层的制作具体包括以下步骤：
4.a)先在塑封层上使用化学气相沉积CVD涂覆一层介电层；
4.b)在介电层上涂覆一层光刻胶；
4.c)对光刻胶进行光刻和显影工艺以形成凹槽，凹槽所对应的位置即为裸芯片或无源被动元件上面需要引出的凸点焊盘的位置、或者是需要与其它芯片的管脚进行电学互联的凸点焊盘的位置；
4.d)使用刻蚀Etch的方法对光刻胶上有凹槽的位置的介电层进行刻蚀，形成介电层上的第一凹槽；
4.e)用刻蚀的方法去除光刻胶；
4.f)重复上述5.b到5.e相同的工艺步骤，进一步的在介电层上第一凹槽的区域再制作底面大小小于第一凹槽底面的第二凹槽，第二凹槽贯穿当前介电层，使得叠加的第一凹槽和第二凹槽共同贯穿整个介电层，第二凹槽的位置与其下方裸芯片或无源被动元件的引脚位置相对应，从而使得其下方的裸芯片或无源被动元件的引脚裸露出来，在裸芯片或无源被动元件引脚上方形成了精细的连接通孔；
4.g)在连通通孔内淀积一薄层金属种子层，并在金属种子层上电镀形成铜互联结构线；
4.h)然后对表面进行研磨，去除多余的金属种子层，使得铜互联结构线的顶部和介电层的端面齐平，同时也对表面进行平坦化的作用。
进一步地，所述步骤5)中，在精密铜互联层上继续制作重新布线层，具体包括以下步骤；
5.a)在精密铜互联层上使用旋涂的方法进行涂覆一层介电层；
5.b)在介电层相应的位置处进行曝光、显影的光刻工艺，使介电层下方的铜互联结构表面那些需要引出的引脚焊盘裸露出来；
5.c)在介电层上继续积淀一层金属种子层，金属种子层积淀需要既保持裸芯片或无源被动元件相互间的电学互联，又使得裸芯片或无源被动元件的引脚焊盘处能够和介电层配合形成凹槽；
5.d)涂覆一层光刻胶，并进行曝光、显影，在光刻胶上开槽，把需要引出的引脚焊盘和布线区域的种子层裸露出来；,
5.e)继续进行金属电镀工艺，在光刻胶开槽的区域会形成RDL重新布线层；
5.f)采用湿法刻蚀的方法去除光刻胶以及底部的金属种子层。
进一步地，所述步骤5.f)中，如果需要多层金属连接层，可以重复5.a至5.e的工艺步骤，金属衬垫裸露在RDL重新布线层结构的最上方，然后使用光刻和电镀的方法做出需要的金属重新布线层，把焊盘和金属凸点引出为金属衬垫，并且使用刻蚀去除光刻胶和多余的金属种子层。
有益效果：本发明与现有常规的扇出型集成封装技术或者通过转接板等较复杂的封装工艺结构相比：
1)实现了对具有超精细引脚结构的高密度芯片进行扇出型集成封装的工艺结构，采用现有的封装结构及工艺制作的重新布线层厚度在10μm以上，一般采用的都是在15μm左右，而采用本申请的设计，重新布线层的厚度可以控制在10μm以下；
2)对于超精细结构引脚芯片的集成封装，无需使用硅穿孔(TSV)、硅装接板(interposer)等高成本的复杂结构；
3)可以把裸晶片与被动无源器件同时集成封装，大大提高了集成度，对于高密度的5G、AI等应用场景尤为适合；
4)该封装方式大大简化了工艺制程，缩小了高密度芯片集成封装的体积。
附图说明
图1为本发明封装工艺步骤1)临时载片的示意图；
图2为本发明封装工艺步骤1)结束后的状态图；
图3为本发明封装工艺步骤2)结束后的状态图；
图4为本发明封装工艺步骤3)中，裸芯片或无源被动元件的器件面朝上，裸芯片或无源被动元件的pad引脚上方需要预先制作有凸起的金属焊盘的示意图；
图5为本发明封装工艺步骤3)中，裸芯片或无源被动元件的器件面朝上，对贴装好的裸芯片或无源被动元件进行塑封，形成塑封层的示意图；
图6为本发明封装工艺步骤3)中，裸芯片或无源被动元件的器件面朝上，对塑封层进行减薄，使裸芯片或无源被动元件的表面的pad焊盘凸点裸露出来的示意图；
图7为本发明封装工艺步骤3)中，在临时键合胶层上贴合器件面朝下设置的裸芯片或无源被动元件的状态图；
图8为本发明封装工艺步骤3)中，裸芯片或无源被动元件的器件面朝下，对裸芯片或无源被动元件进行塑封的示意图；
图9为本发明封装工艺步骤3)中，裸芯片或无源被动元件的器件面朝下，移除下方的临时载片和临时键合胶层，并将塑封层翻转过来的示意图；
图10为本发明封装工艺步骤4.a)结束后的状态图；
图11为本发明封装工艺步骤4.b)结束后的状态图；
图12为本发明封装工艺步骤4.c)结束后的状态图；
图13为本发明封装工艺步骤4.d)结束后的状态图；
图14为本发明封装工艺步骤4.e)结束后的状态图；
图15为本发明封装工艺步骤4.f)结束后的状态图；
图16为本发明封装工艺步骤4.g)结束后的状态图；
图17为本发明封装工艺步骤4.h)结束后的状态图；
图18为本发明封装工艺步骤5.a)结束后的状态图；
图19为本发明封装工艺步骤5.b)结束后的状态图；
图20为本发明封装工艺步骤5.c)结束后的状态图；
图21为本发明封装工艺步骤5.d)结束后的状态图；
图22为本发明封装工艺步骤5.e)结束后的状态图；
图23为本发明封装工艺步骤5.f)结束后的状态图；
图24为本发明封装工艺步骤6)结束后的状态图；
图25为本发明封装工艺步骤7)结束后的状态图；；
图中1-临时载片，2-临时键合胶层，3-带有金属触点的裸芯片或者无源被动元件，4-塑封层，5-精密铜互联层，6-光刻胶，7-金属种子层，8-重新布线层，801-有机物介电层，802-金属连接结构，9-锡球，12-介电层。
具体实施方式
下面结合附图和实施例对本发明进行进一步地说明。
实施例1
一种用于超高密度芯片FOSiP封装的结构，从上至下依次设置塑封层4、精密铜互联层5和至少一层重新布线层8，精密铜互联层5具有由双凹槽叠加构成的金属互联结构，沿塑封层4表面垂直方向靠近塑封层4的截面大小小于远离塑封层4的截面大小，重新布线层8在其介电层12所在一层形成能够和精密铜互联层5电学互联的金属连接结构802，金属连接结构802穿过介电层12并延伸出有机物介电层801部分作为触点，触点上设置锡球9。
双凹槽叠加的方向为沿塑封层4、精密铜互联层5和重新布线层6叠加的方向。
所述金属连接结构802为“工”字形，且设置的方向为沿塑封层4、精密铜互联层5和重新布线层6叠加的方向。
塑封层4内塑封有若干带有金属触点的裸芯片或者无源被动元件3。
所述裸芯片或无源被动元件3之中至少一个伪管芯。
实施例2
一种用于超高密度芯片FOSiP封装的结构的制备方法，包括以下步骤：
1)如图2，先在临时载片1表面粘附临时键合胶层2；
2)如图3，在步骤1)得到的临时键合胶层2上面贴装裸芯片或无源被动元件3；
3)根据裸芯片或无源被动元件上具有pad引脚的器件面的朝向，制作塑封层4；
如图4，若裸芯片或无源被动元件3的器件面朝上，裸芯片或无源被动元件3的pad引脚上方需要预先制作有凸起的金属焊盘；如图5，然后对贴装好的裸芯片或无源被动元件3进行塑封，形成塑封层4，如图6，并对塑封层4进行减薄，使裸芯片或无源被动元件3的表面的pad焊盘凸点裸露出来；如图7和图8，如果裸芯片或无源被动元件3的器件面朝下，在贴装后对裸芯片或无源被动元件3进行塑封，如图9，然后移除下方的临时载片1和临时键合胶层2，并将塑封层4翻转过来，就可以使裸芯片或无源被动元件3的表面的焊盘裸露出来。
4)塑封体4制作精密铜互联层5；
精密铜互联层的制作具体包括以下步骤：
4.a)如图10，先在塑封层4上使用化学气相沉积CVD涂覆一层介电层12；
4.b)如图11，在介电层12上涂覆一层光刻胶6；
4.c)如图12，对光刻胶6进行光刻和显影工艺以形成凹槽，凹槽所对应的位置即为裸芯片或无源被动元件上面需要引出的凸点焊盘的位置、或者是需要与其它芯片的管脚进行电学互联的凸点焊盘的位置；
4.d)如图13，使用刻蚀Etch的方法对光刻胶6上有凹槽的位置的介电层12进行刻蚀，形成介电层12上的第一凹槽；
4.e)如图14，用刻蚀的方法去除光刻胶6；
4.f)如图15，重复上述5.b到5.e相同的工艺步骤，进一步的在介电层12上第一凹槽的区域再制作底面大小小于第一凹槽底面的第二凹槽，第二凹槽贯穿当前介电层12，使得叠加的第一凹槽和第二凹槽共同贯穿整个介电层12，第二凹槽的位置与其下方裸芯片或无源被动元件的引脚位置相对应，从而使得其下方的裸芯片或无源被动元件3的引脚裸露出来，在裸芯片或无源被动元件3引脚上方形成了精细的连接通孔；
4.g)如图16，在连通通孔内淀积一薄层金属种子层7，并在金属种子层7上电镀形成铜互联结构线；
4.h)然后对表面进行研磨，去除多余的金属种子层7，使得铜互联结构线的顶部和介电层的端面齐平，同时也对表面进行平坦化的作用。
5)在精密铜互联层5上制作重新布线层6；
在精密铜互联层上继续制作重新布线层，具体包括以下步骤；
5.a)如图17，在精密铜互联层5上使用旋涂的方法进行涂覆一层介电层12；
5.b)如图18，在介电层12相应的位置处进行曝光、显影的光刻工艺，使介电层12下方的铜互联结构表面那些需要引出的引脚焊盘裸露出来；
5.c)如图19，在介电层12上继续积淀一层金属种子层7，金属种子层7积淀需要既保持裸芯片或无源被动元件相互间的电学互联，又使得裸芯片或无源被动元件的引脚焊盘处能够和介电层配合形成凹槽；
5.d)如图20，涂覆一层光刻胶6，并进行曝光、显影，在光刻胶上开槽，把需要引出的引脚焊盘和布线区域的种子层裸露出来；,
5.e)如图21，继续进行金属电镀工艺，在光刻胶开槽的区域会形成RDL重新布线层6；
5.f)如图22，采用湿法刻蚀的方法去除光刻胶6以及底部的金属种子层7。
如果需要多层金属连接层，可以重复5.a至5.e的工艺步骤，金属衬垫裸露在RDL重新布线层结构的最上方，然后使用光刻和电镀的方法做出需要的金属重新布线层，把焊盘和金属凸点引出为金属衬垫，并且使用刻蚀去除光刻胶和多余的金属种子层。
6)如图23，在重新布线层6的焊盘引出的金属衬垫处放置锡球9，实现衬垫与锡球9的电学连接；
7)如图24，采用激光或热剥离的办法将临时载片1与其上的封装体分离；
8)如图25，进行切割得到单独的封装体。

Claims (10)

1.一种用于超高密度芯片FOSiP封装的结构，其特征在于：从上至下依次设置塑封层、精密铜互联层和至少一层重新布线层，精密铜互联层具有由双凹槽叠加构成的金属互联结构，沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小，重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构，金属连接结构穿过介电层并延伸出有机物介电层部分作为触点，触点上设置锡球。
2.根据权利要求1所述的用于超高密度芯片FOSiP封装的结构，其特征在于：双凹槽叠加的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。
3.根据权利要求1所述的用于超高密度芯片FOSiP封装的结构，其特征在于：所述金属连接结构为“工”字形，且设置的方向为沿塑封层、精密铜互联层和重新布线层叠加的方向。
4.根据权利要求1所述的用于超高密度芯片FOSiP封装的结构，其特征在于：塑封层内塑封有若干带有金属触点的裸芯片或者无源被动元件。
5.根据权利要求4所述的用于超高密度芯片FOSiP封装的结构，其特征在于：所述裸芯片或无源被动元件之中至少一个伪管芯。
6.一种如权利要求1所述的用于超高密度芯片FOSiP封装的结构的制备方法，其特征在于：包括以下步骤：
1)先在临时载片表面粘附临时键合胶层；
2)在步骤1)得到的临时键合胶层上面贴装裸芯片或无源被动元件；
3)根据裸芯片或无源被动元件上具有pad引脚的器件面的朝向，制作塑封层；
4)塑封体制作精密铜互联层；
5)在精密铜互联层上制作重新布线层；
6)在重新布线层的焊盘引出的金属衬垫处放置锡球，实现衬垫与锡球的电学连接；
7)采用激光或热剥离的办法将临时载片与其上的封装体分离；
8)进行切割得到单独的封装体。
7.根据权利要求6所述的用于超高密度芯片FOSiP封装的结构的制备方法，其特征在于：所述步骤3)中，若裸芯片或无源被动元件的器件面朝上，裸芯片或无源被动元件的pad引脚上方需要预先制作有凸起的金属焊盘；然后对贴装好的裸芯片或无源被动元件进行塑封，形成塑封层，并对塑封层进行减薄，使裸芯片或无源被动元件的表面的pad焊盘凸点裸露出来；如果裸芯片或无源被动元件的器件面朝下，在贴装后对裸芯片或无源被动元件进行塑封，然后移除下方的临时载片和临时键合胶层，并将塑封层翻转过来，就可以使裸芯片或无源被动元件的表面的焊盘裸露出来。
8.根据权利要求6所述的用于超高密度芯片FOSiP封装的结构的制备方法，其特征在于：所述步骤4)中，精密铜互联层的制作具体包括以下步骤：
4.a)先在塑封层上使用化学气相沉积CVD涂覆一层介电层；
4.b)在介电层上涂覆一层光刻胶；
4.c)对光刻胶进行光刻和显影工艺以形成凹槽，凹槽所对应的位置即为裸芯片或无源被动元件上面需要引出的凸点焊盘的位置、或者是需要与其它芯片的管脚进行电学互联的凸点焊盘的位置；
4.d)使用刻蚀Etch的方法对光刻胶上有凹槽的位置的介电层进行刻蚀，形成介电层上的第一凹槽；
4.e)用刻蚀的方法去除光刻胶；
4.f)重复上述5.b到5.e相同的工艺步骤，进一步的在介电层上第一凹槽的区域再制作底面大小小于第一凹槽底面的第二凹槽，第二凹槽贯穿当前介电层，使得叠加的第一凹槽和第二凹槽共同贯穿整个介电层，第二凹槽的位置与其下方裸芯片或无源被动元件的引脚位置相对应，从而使得其下方的裸芯片或无源被动元件的引脚裸露出来，在裸芯片或无源被动元件引脚上方形成了精细的连接通孔；
4.g)在连通通孔内淀积一薄层金属种子层，并在金属种子层上电镀形成铜互联结构线；
4.h)然后对表面进行研磨，去除多余的金属种子层，使得铜互联结构线的顶部和介电层的端面齐平，同时也对表面进行平坦化的作用。
9.根据权利要求6所述的用于超高密度芯片FOSiP封装的结构的制备方法，其特征在于：所述步骤5)中，在精密铜互联层上继续制作重新布线层，具体包括以下步骤；
5.a)在精密铜互联层上使用旋涂的方法进行涂覆一层介电层；
5.b)在介电层相应的位置处进行曝光、显影的光刻工艺，使介电层下方的铜互联结构表面那些需要引出的引脚焊盘裸露出来；
5.c)在介电层上继续积淀一层金属种子层，金属种子层积淀需要既保持裸芯片或无源被动元件相互间的电学互联，又使得裸芯片或无源被动元件的引脚焊盘处能够和介电层配合形成凹槽；
5.d)涂覆一层光刻胶，并进行曝光、显影，在光刻胶上开槽，把需要引出的引脚焊盘和布线区域的种子层裸露出来；,
5.e)继续进行金属电镀工艺，在光刻胶开槽的区域会形成RDL重新布线层；
5.f)采用湿法刻蚀的方法去除光刻胶以及底部的金属种子层。
10.根据权利要求9所述的用于超高密度芯片FOSiP封装的结构的制备方法，其特征在于：所述步骤5.f)中，如果需要多层金属连接层，可以重复5.a至5.e的工艺步骤，金属衬垫裸露在RDL重新布线层结构的最上方，然后使用光刻和电镀的方法做出需要的金属重新布线层，把焊盘和金属凸点引出为金属衬垫，并且使用刻蚀去除光刻胶和多余的金属种子层。
CN201910614561.3A 2019-07-09 2019-07-09 用于超高密度芯片FOSiP封装的结构及其制备方法 Pending CN110323197A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910614561.3A CN110323197A (zh) 2019-07-09 2019-07-09 用于超高密度芯片FOSiP封装的结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910614561.3A CN110323197A (zh) 2019-07-09 2019-07-09 用于超高密度芯片FOSiP封装的结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110323197A true CN110323197A (zh) 2019-10-11

Family

ID=68123096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910614561.3A Pending CN110323197A (zh) 2019-07-09 2019-07-09 用于超高密度芯片FOSiP封装的结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110323197A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111689461A (zh) * 2019-12-30 2020-09-22 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN112309965A (zh) * 2020-10-22 2021-02-02 广东佛智芯微电子技术研究有限公司 一种降低封装芯片io接口损伤的方法
CN112820706A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装结构及封装方法
CN113173552A (zh) * 2021-04-09 2021-07-27 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统
CN113675166A (zh) * 2021-09-18 2021-11-19 江苏芯德半导体科技有限公司 一种用于扇出型封装的被动元件及其制备方法、扇出型封装方法
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构
US11646270B2 (en) 2019-10-09 2023-05-09 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
CN105244307A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 扇出型封装结构的制作方法
US20170033009A1 (en) * 2010-02-16 2017-02-02 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN210073829U (zh) * 2019-07-09 2020-02-14 王新 用于超高密度芯片FOSiP封装的结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US20170033009A1 (en) * 2010-02-16 2017-02-02 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN105244307A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 扇出型封装结构的制作方法
CN107146785A (zh) * 2017-06-21 2017-09-08 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构及其制备方法
CN107479034A (zh) * 2017-08-18 2017-12-15 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN210073829U (zh) * 2019-07-09 2020-02-14 王新 用于超高密度芯片FOSiP封装的结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646270B2 (en) 2019-10-09 2023-05-09 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof
CN111689461A (zh) * 2019-12-30 2020-09-22 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN111689461B (zh) * 2019-12-30 2023-04-28 浙江集迈科微电子有限公司 一种嵌入式微系统模组中的芯片切割误差的协调方法
CN112309965A (zh) * 2020-10-22 2021-02-02 广东佛智芯微电子技术研究有限公司 一种降低封装芯片io接口损伤的方法
CN112820706A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装结构及封装方法
CN113173552A (zh) * 2021-04-09 2021-07-27 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统
CN113173552B (zh) * 2021-04-09 2023-06-23 深圳清华大学研究院 具有导电性能的大尺度超滑元件及其加工工艺、大尺度超滑系统
CN113675166A (zh) * 2021-09-18 2021-11-19 江苏芯德半导体科技有限公司 一种用于扇出型封装的被动元件及其制备方法、扇出型封装方法
CN114121793A (zh) * 2021-11-26 2022-03-01 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构

Similar Documents

Publication Publication Date Title
CN110323197A (zh) 用于超高密度芯片FOSiP封装的结构及其制备方法
US20210159180A1 (en) High density interconnection using fanout interposer chiplet
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
US11217563B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
TWI470751B (zh) 組裝後平坦化之微電子元件
US8674482B2 (en) Semiconductor chip with through-silicon-via and sidewall pad
TWI501327B (zh) 三維積體電路及其製造方法
CN110660675A (zh) 半导体装置及形成方法
CN106935563B (zh) 电子封装件及其制法与基板结构
CN110707075A (zh) 超高密度多芯片模组的三维扇出型封装结构与制备方法
US11121052B2 (en) Integrated fan-out device, 3D-IC system, and method
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
WO2010057339A1 (en) Semiconductor chip with through-silicon-via and sidewall pad
TW201312663A (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
CN107808856A (zh) 半导体封装结构及其制造方法
CN111900095A (zh) 一种多芯片集成封装方法及封装结构
CN111446177A (zh) 异质集成芯片的系统级封装方法及结构
CN105810593B (zh) 一种扇出型封装结构及其封装方法
CN114497025A (zh) 半导体封装及其形成方法
WO2022012474A1 (zh) 晶圆级封装方法以及封装结构
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
US20190229039A1 (en) Semiconductor devices having conductive vias and methods of forming the same
CN210073829U (zh) 用于超高密度芯片FOSiP封装的结构
CN210640243U (zh) 超高密度多芯片模组的三维扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination