CN111403356A - 一种模块化天线的扇出型封装结构的制备工艺 - Google Patents

一种模块化天线的扇出型封装结构的制备工艺 Download PDF

Info

Publication number
CN111403356A
CN111403356A CN202010254876.4A CN202010254876A CN111403356A CN 111403356 A CN111403356 A CN 111403356A CN 202010254876 A CN202010254876 A CN 202010254876A CN 111403356 A CN111403356 A CN 111403356A
Authority
CN
China
Prior art keywords
antenna
layer
chip
conductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010254876.4A
Other languages
English (en)
Inventor
王新
蒋振雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Microsilicon Tech Co ltd
Original Assignee
Hangzhou Microsilicon Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Microsilicon Tech Co ltd filed Critical Hangzhou Microsilicon Tech Co ltd
Priority to CN202010254876.4A priority Critical patent/CN111403356A/zh
Publication of CN111403356A publication Critical patent/CN111403356A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明公开了一种模块化天线的扇出型封装结构的制备工艺，先在临时承载片上制作多个独立的天线结构，然后进行模块化的切割形成多个独立的模块化天线结构，然后将模块化天线结构和尺寸适配的芯片同时在新的临时承载片上进行封装，再在天线和芯片的器件面所在侧对应引脚制作重新布线层，接着在重新布线层远离芯片的一侧设置锡球，最后切割成多个同时封装了天线和芯片的独立封装单元。采用本发明的设计方案，天线完全嵌入在塑封层之中，无需占用塑封层或PCB基板表面面积，提高封装走线的密度；天线独立制作而成，和芯片形成相互独立的模块，相互间工艺的进程加快，所以天线结构的规格尺寸可以控制的非常好，精度较高，从而保持良好的天线性能。

Description

一种模块化天线的扇出型封装结构的制备工艺
技术领域
本发明涉及半导体封装技术领域，特别是一种模块化天线的扇出型封装结构的制备工艺。
背景技术
随着移动通讯技术的不断发展和普及，越来越多的电子终端(例如，手机、平板电脑，汽车等)需要配备无线信号收发功能，以便实时地与外部实现数据互通，因而常常需要将收发无线信号的天线整合封装在终端模组器件中。
目前已有的扇出型天线封装结构，大都位于塑封有芯片(包括被动元件，及裸晶片等)的塑封层的上表面或者下表面，或者位于塑封层和PCB封装基板的表面上，此类方法的局限性在于：1)天线结构层要额外占用塑封层表面上原本用来布置封装走线的面积，或者占用PCB基板表面的面积，因此封装面积较大；2)有时为了提高天线性能，需要把天线结构从单层增加到多层，那么就需要增加封装厚度来制做更多层的天线结构，从而使得封装布线的设计和制做变得较为复杂，也会造成封装厚度的增加；3)再则，由于天线封装的工艺和芯片的制造工艺在时间上不对等，故天线的制备工艺一般作为整个扇出型封装结构工艺的一部分，大大降低了整个扇出型封装结构工艺的生产进度。
发明内容
发明目的：本发明的目的在于解决现有的扇出型天线封装将天线设置于塑封层的上下表面，占用更多的走线面积，同时增加了PCB整体厚度的问题，本发明还解决了每次制作扇出型封装结构进程中均存在天线封装工艺拖慢整体效率的问题。
技术方案：为解决上述问题，本发明提供以下技术方案：
一种模块化天线的扇出型封装结构的制备工艺，包括以下步骤：
1)在临时承载片表面粘附临时键合胶，在临时键合胶表面使用干膜光刻加金属电镀的方法制做出多个独立的天线结构；
2)在所有的天线结构上制作将整个天线结构塑封的塑封层；
3)去除临时承载片以及临时键合胶，并对塑封层根据每个天线结构包含至少一个天线导体和至少一个接地反射导体进行单元切割，形成了一个个独立的天线结构；
4)将芯片和独立的天线结构放置在另一个临时承载片上，同时保证天线结构的接地反射导体位于天线导体和芯片中间，天线结构的引脚以及芯片的引脚均朝向临时承载片表面，再进行二次塑封，使得天线结构和芯片均被完全塑封在塑封层内；
5)去除临时承载片并在塑封层具有引脚的一侧对应引脚的位置制作重新布线层；
6)在重新布线层远离塑封层的一侧植球，完成锡球的焊接；
7)将封装好的芯片进行单元切割得到单独的封装体单元。
现有的天线结构一般是在塑封层或基板的上下表面进行设置，现有技术的天线针对的是波长较长的电磁波，故天线的尺寸比较大，需要比较大的面积和区域来仿真天线结构。
进一步地，在技术的不断进步下，随着5G时代的来临，我们采用波长更短的电磁波(毫米波)，就可以考虑将天线进行其他方式的设置，而本发明提出在不影响天线本身功能实现的前提下将天线进行完全塑封，解放塑封层表面或基本上下表面的走线空间，同时能够降低封装整体厚度，进一步提高集成水平。
本申请的技术方案中，天线可以被完全塑封，如果和上下表面齐平，外露出的天线触点仍然会与塑封层表面的走线存在冲突。
在实际生产过程中发现，由于天线结构需要单独的进行制备，如果放在整体的进程中，势必会拖慢整个产线的效率，故采用了模块化的设计，可以将天线结构先进行封装，形成单独的封装单元，然后在贴装芯片的时候进行单个封装单元的适配，或者多个封装单元的组合，使得天线性能依然卓越，且大大提升了封装整体的效率。
进一步地，所述步骤1)中，天线结构包括天线导体和接地反射导体。
天线导体和接地反射导体均作为独立的单元存在，可以在步骤4)采用多个独立的单元进行组合，使得芯片被包围在接地反射导体中间，或采用能够和芯片配合的独立的单元，使得接地反射导体恰好完全阻隔芯片和天线导体，并形成图形化的天线。
进一步地，所述步骤1)中，具体地，包括以下步骤：
a)准备一个临时承载片，在临时承载片上涂覆临时键合胶；
b)在临时键合胶上使用等离子气相沉积的方法淀积一薄层金属铜，作为后续工艺中的金属种子层；
c)在金属种子层上贴附光感性干膜；
d)在光感性干膜上进行光刻工艺，在所需设置天线结构的位置施行曝光和清洗形成凹槽，直至凹槽底部的金属种子层裸露出来；
e)使用化学电镀的方法在凹槽内淀积金属铜，形成金属结构，金属结构填充了整个凹槽；
f)用湿法刻蚀的方法把光感性干膜以及光感性干膜底部的金属种子层一并去除，使得作为天线导体和接地反射导体的多个金属结构裸露出。
进一步地，所述步骤4)中，塑封层塑封的厚度同时大于所要封装的芯片和天线结构的厚度。
塑封层的厚度同时大于所要封装的芯片和天线结构的厚度，区间为30～100um。
进一步地，所述接地反射导体连接重新布线层上对应接地线的金属触点，天线导体连接重新布线层上对应信号线的金属触点。
进一步地，所述步骤7)中，重新布线层包括介电层以及贯穿介电层的金属导电层。
进一步地，所述天线结构还包括设置于天线导体和接地反射导体之间的填充块，所述填充块为具有较小的射频损耗系数的树脂类有机介电质材料。
采用填充块的目的在于进一步地提高天线结构的性能，功能上更加接近于接地反射导体，起到降低射频损耗系数的效果。
有益效果：本发明与现有技术相比：
采用本发明的设计方案，天线完全嵌入在塑封层之中，无需占用塑封层或PCB基板表面面积，提高封装走线的密度；天线独立制作而成，和芯片形成相互独立的模块，相互间工艺的进程加快，所以天线结构的规格尺寸可以控制的非常好，精度较高，从而保持良好的天线性能；本发明所述的天线结构是类似于一种“分立的标准元件”而独立存在的，与所封芯片可以依据不同的应用需求而自由组合进行集成封装，减少了封装布线的限制，使得终端模组的封装架构设计和封装走线布局具有更高的灵活性和便捷性。
附图说明
图1为本发明实施例的步骤1)示意图；
图2为本发明实施例的步骤2)示意图；
图3为本发明实施例的步骤3)示意图；
图4为本发明实施例的步骤4)示意图；
图5为本发明实施例的步骤5)示意图；
图6为本发明实施例的步骤6)示意图；
图7为本发明实施例的步骤7)示意图；
图8为本发明实施例的步骤8)示意图；
图9为本发明实施例的步骤9)示意图；
图10为本发明实施例的天线图形的一种形式示意图；
图11为本发明实施例的天线图形的另一种形式示意图；
图12为本发明实施例的步骤10)示意图；
图13为本发明实施例的步骤11)示意图；
图14为本发明实施例的步骤12)示意图；
图15为本发明实施例的步骤13)示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步地说明。
实施例
一种模块化天线的扇出型封装结构的制备工艺，包括以下步骤：
1)准备一个临时承载片100，在临时承载片100上涂覆临时键合胶110，所述的临时承载片材质可以是硅片，陶瓷，玻璃，石英等。优选的，本发明选用不锈钢金属圆盘作为临时承载片，如图1所示。
2)在临时键合胶110上使用等离子气相沉积的方法淀积一薄层金属铜120，作为后续工艺中的金属种子层，如图2所示。
3)在金属种子层120上贴附光感性干膜130。如图3所示。
4)在光感性干膜130上进行光刻工艺，在所需设置天线结构的位置上施行曝光和清洗形成凹槽140，直至凹槽140底部的金属种子层120裸露出来。如图4所示。
5)继续使用化学电镀的方法在凹槽140处淀积金属铜，形成金属结构151，金属结构151填充了整个凹槽，如图5所示。
6)然后用湿法刻蚀的方法把光感性干膜130以及光感性干膜130底部的金属种子层120一并去除，使得多个金属结构151裸露出来。该金属结构151即作为后续的天线导体151A和接地反射导体151B存在。如图6所示。
塑封层根据每个天线结构包含至少一个天线导体和至少一个接地反射导体进行单元切割，形成了一个个独立的天线结构。
接地反射导体连接重新布线层上对应接地线的金属触点，天线导体连接重新布线层上对应信号线的金属触点。
7)接着可以在每个天线导体151A和对应的接地反射导151B之间贴附一个填充块152，该填充块152为树脂类有机介电质材料，具有较小的射频损耗系数。该填充块152的高度与金属结构151相同，与如图7所示。
8)对天线结构进行塑封形成塑封层160，塑封层160的厚度不小于金属结构151和填充块152的高度。此处采用塑封层160的厚度等于金属结构151和填充块152的高度，如图8所示。
9)去除临时承载片100和临时键合胶110，并对塑封层进行单元切割，便形成了一个个独立的天线结构170，如图9所示。图10为所述单独单元的天线结构170的俯视图，用于进一步展示天线结构的三维立体结构。图11所示为另外一种单独单元的天线结构的俯视图，它是本发明中所述天线结构的又一种不同的实施例。
需要注意的是，本发明所述的天线结构仅包含天线导体和接地反射导体，或者在中间增加填充块的形式，但是在前端制造成独立单元的时候，可以选择已经构成天线图形的形式的独立单元，这就需要对应尺寸的芯片能够配合，防止信号屏蔽不完全，也可以是尚未形成天线图形，仅有一个个能够拼装的独立单元，然后在和芯片共同封装前，根据芯片的尺寸，进行实时的调整和拼装，构成最适配于当前芯片的天线图形。
10)接下来我们要把天线结构170和所要封装的芯片(包括射频芯片和其它的处理类或者电源类芯片)进行扇出型集成封装。首先在另一个临时承载片100上涂覆临时键合胶110，并把在上述步骤中制作形成的天线结构170和其它的芯片200贴装在临时键合胶上，其中，在放置天线结构170时，天线结构170的接地反射导体151B这一侧临近芯片200，天线导体151A这一侧远离芯片200，即接地反射导体151B位于天线导体151A和芯片200的中间，如图12所示。作为示例，图中只显示了一个芯片，实际上，可以贴装一个或者多个芯片，本发明对此不做限制。
11)然后，对天线结构170和芯片200进行塑封，形成新的塑封层160。如图13所示。塑封层160的厚度同时大于天线结构170和芯片200的厚度，大约高出30～100um左右。
12)去除临时承载片100和临时键合胶110，并在塑封层160上芯片200所在的器件面制作重新布线层220，如图14所示。重新布线层220由介电层221和贯穿介电层221的金属导电层222构成，用于将芯片200上的信号引脚进行引出或者互联，并与天线导体170的导体结构进行互联。
在本发明中，介电层221为聚酰亚胺类有机材质，使用旋涂的方法制做介电层薄膜并进行光刻以形成所需要的图案；金属导电层222为铜(铜的下方有少许钛做为铜的衬底层)，采用真空溅射镀PVD和电化学镀ECD的方法制成，并光刻出所需要的金属导电层图案。根据实际走线需要，金属导电层222可以为一层或者多层，与介电层221一起构成重新布线层结构220。
13)在重新布线层的金属焊盘上植入锡球230，然后回流固化；如图15所示。
14)最后，对所制作完成的扇出型集成封装体进行单元切割，便形成了一种具有天线结构的扇出型集成封装器件。

Claims (7)

1.一种模块化天线的扇出型封装结构的制备工艺，其特征在于：包括以下步骤：
1)在临时承载片表面粘附临时键合胶，在临时键合胶表面使用干膜光刻加金属电镀的方法制做出多个独立的天线结构；
2)在所有的天线结构上制作将整个天线结构塑封的塑封层；
3)去除临时承载片以及临时键合胶，并对塑封层根据每个天线结构包含至少一个天线导体和至少一个接地反射导体进行单元切割，形成了一个个独立的天线结构；
4)将芯片和独立的天线结构放置在另一个临时承载片上，同时保证天线结构的接地反射导体位于天线导体和芯片中间，天线结构的引脚以及芯片的引脚均朝向临时承载片表面，再进行二次塑封，使得天线结构和芯片均被完全塑封在塑封层内；
5)去除临时承载片并在塑封层具有引脚的一侧对应引脚的位置制作重新布线层；
6)在重新布线层远离塑封层的一侧植球，完成锡球的焊接；
7)将封装好的芯片进行单元切割得到单独的封装体单元。
2.根据权利要求1所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述步骤1)中，天线结构包括天线导体和接地反射导体。
3.根据权利要求1所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述步骤1)中，具体地，包括以下步骤：
a)准备一个临时承载片，在临时承载片上涂覆临时键合胶；
b)在临时键合胶上使用等离子气相沉积的方法淀积一薄层金属铜，作为后续工艺中的金属种子层；
c)在金属种子层上贴附光感性干膜；
d)在光感性干膜上进行光刻工艺，在所需设置天线结构的位置施行曝光和清洗形成凹槽，直至凹槽底部的金属种子层裸露出来；
e)使用化学电镀的方法在凹槽内淀积金属铜，形成金属结构，金属结构填充了整个凹槽；
f)用湿法刻蚀的方法把光感性干膜以及光感性干膜底部的金属种子层一并去除，使得作为天线导体和接地反射导体的多个金属结构裸露出。
4.根据权利要求1所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述步骤4)中，塑封层塑封的厚度同时大于所要封装的芯片和天线结构的厚度。
5.根据权利要求1所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述接地反射导体连接重新布线层上对应接地线的金属触点，天线导体连接重新布线层上对应信号线的金属触点。
6.根据权利要求1所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述步骤7)中，重新布线层包括介电层以及贯穿介电层的金属导电层。
7.根据权利要求2所述的模块化天线的扇出型封装结构的制备工艺，其特征在于：所述天线结构还包括设置于天线导体和接地反射导体之间的填充块，所述填充块为具有较小的射频损耗系数的树脂类有机介电质材料。
CN202010254876.4A 2020-04-02 2020-04-02 一种模块化天线的扇出型封装结构的制备工艺 Pending CN111403356A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010254876.4A CN111403356A (zh) 2020-04-02 2020-04-02 一种模块化天线的扇出型封装结构的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010254876.4A CN111403356A (zh) 2020-04-02 2020-04-02 一种模块化天线的扇出型封装结构的制备工艺

Publications (1)

Publication Number Publication Date
CN111403356A true CN111403356A (zh) 2020-07-10

Family

ID=71433581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010254876.4A Pending CN111403356A (zh) 2020-04-02 2020-04-02 一种模块化天线的扇出型封装结构的制备工艺

Country Status (1)

Country Link
CN (1) CN111403356A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564418A (zh) * 2020-07-13 2020-08-21 甬矽电子(宁波)股份有限公司 Ic射频封装结构制作方法和ic射频封装结构
CN113658872A (zh) * 2021-08-05 2021-11-16 江苏芯德半导体科技有限公司 一种在玻璃晶圆表面制备金属层的方法
CN113675166A (zh) * 2021-09-18 2021-11-19 江苏芯德半导体科技有限公司 一种用于扇出型封装的被动元件及其制备方法、扇出型封装方法
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114551251A (zh) * 2022-02-23 2022-05-27 威海艾迪科电子科技股份有限公司 一种具有天线结构的多芯片封装及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564418A (zh) * 2020-07-13 2020-08-21 甬矽电子(宁波)股份有限公司 Ic射频封装结构制作方法和ic射频封装结构
CN113658872A (zh) * 2021-08-05 2021-11-16 江苏芯德半导体科技有限公司 一种在玻璃晶圆表面制备金属层的方法
CN113675166A (zh) * 2021-09-18 2021-11-19 江苏芯德半导体科技有限公司 一种用于扇出型封装的被动元件及其制备方法、扇出型封装方法
CN114204249A (zh) * 2022-02-18 2022-03-18 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114204249B (zh) * 2022-02-18 2022-05-13 威海艾迪科电子科技股份有限公司 一种具有天线的扇出封装及其制备方法
CN114551251A (zh) * 2022-02-23 2022-05-27 威海艾迪科电子科技股份有限公司 一种具有天线结构的多芯片封装及其制备方法

Similar Documents

Publication Publication Date Title
CN111403356A (zh) 一种模块化天线的扇出型封装结构的制备工艺
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US11527486B2 (en) Semiconductor device with shield for electromagnetic interference
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US6469260B2 (en) Wiring boards, semiconductor devices and their production processes
US20020070443A1 (en) Microelectronic package having an integrated heat sink and build-up layers
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN111384032A (zh) 半导体装置和其制造方法
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
CN113035796A (zh) 天线封装结构及其制备方法、以及电子器件
US7955953B2 (en) Method of forming stacked die package
CN111403354A (zh) 一种完全塑封天线的封装结构的倒装工艺
CN113192903A (zh) 一种带有天线的芯片扇出型封装结构及其封装方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN215183915U (zh) 一种带有天线的芯片扇出型封装结构
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
CN114695316A (zh) 用于半导体器件和外部部件的三维封装
CN112259511A (zh) 具有环形同轴铜柱环的扇出型封装结构及其制备方法
CN111668120A (zh) 一种高密度芯片的扇出型封装结构及其制备方法
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
CN111952245A (zh) 晶圆级贴片互联方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination