CN112038329A - 一种圆片级芯片扇出三维堆叠封装结构及其制作方法 - Google Patents

一种圆片级芯片扇出三维堆叠封装结构及其制作方法 Download PDF

Info

Publication number
CN112038329A
CN112038329A CN202011083240.4A CN202011083240A CN112038329A CN 112038329 A CN112038329 A CN 112038329A CN 202011083240 A CN202011083240 A CN 202011083240A CN 112038329 A CN112038329 A CN 112038329A
Authority
CN
China
Prior art keywords
layer
fan
rewiring
chip
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011083240.4A
Other languages
English (en)
Inventor
郭洪岩
胡正勋
赵强
夏剑
张朝云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202011083240.4A priority Critical patent/CN112038329A/zh
Publication of CN112038329A publication Critical patent/CN112038329A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

本发明公开了一种圆片级芯片扇出三维堆叠封装结构及其封装方法，属于半导体封装技术领域。其包括下部封装体、再布线层（150）和上部封装体，所述上部封装体堆叠设置在下部封装体的上方，并通过再布线层（150）实现电信连接；芯片Ⅰ（110）周围设置有用于上下封装体互联的金属核心焊球（120），实现了上部封装体与下部封装体的电信连接。该封装结构采用圆片级工艺的高密度再布线扇出层（102）取代传统封装基板，并采用下部封装体上的再布线层取代转接板，可有效降低封装体厚度。

Description

一种圆片级芯片扇出三维堆叠封装结构及其制作方法
技术领域
本发明涉及一种圆片级芯片扇出三维堆叠封装结构及其制作方法，属于半导体封装技术领域。
背景技术
在如今的智能手机及智能手表等智能终端中的通常会采用封装上封装PoP、Package on Package方式将应用处理器和存储芯片堆叠封装在一起。采用这种封装不仅能缩短应用处理器跟存储芯片之间信号传递的路径长度，提高数据处理效率，并且能够显著的缩小主板占用面积。
在传统的PoP封装中，下面的应用处理器通常采用标准的倒装芯片球栅阵列FlipChip BGA封装方式，将应用处理器倒装在封装基板上然后将芯片塑封。上下封装间的互联采用塑封料穿孔TMV（Through Molding Via）方式实现，使用激光在下层应用处理器封装的塑封体上打孔，并一直通到基板预留的焊盘上，然后在孔中放入焊球跟焊盘联通。最后把上层的存储芯片焊接在上边，通过TMV中的焊球与下面的应用处理器联通。在大部分的设计中，内存芯片的引脚分布在封装体的周边，可以直接跟下面封装体的TMV对准连接。
随着智能终端的要求越来越高，上述封装方式也存在着如下问题：
1、随着移动终端应用处理器芯片制程节点越来越小，封装密度越来越高，对封装基板的要求也越来越高。目前封装基板布线线宽/线距通常在15um/15um。封装密度越来越高就需要更多的基板布线层数，这样就增加了基板的厚度，不符合移动终端及可穿戴产品的薄化趋势。即便基板层数保持不变，在目前业界工艺能力条件下，想要通过降低基板厚度方式降低封装体厚度也很困难；
2、目前业界主流存储芯片封装外形跟I/O位置均是统一固定的，在某些设计中如果无法将TMV的位置跟存储芯片I/O位置对应，就需要在下层封装跟存储芯片封装体之间增加一层转接层，采用这种方式会增加工艺复杂度，增大封装体厚度，无法满足终端对封装体薄化的要求。
发明内容
承上所述，本发明的目的在于克服上述PoP封装的不足，提供一种圆片级芯片扇出三维堆叠封装结构及其制作方法，可以有效提高封装密度降低封装体高度。
本发明的目的是这样实现的：
本发明一种圆片级芯片扇出三维堆叠封装结构，其包括下部封装体和上部封装体，所述上部封装体堆叠设置在下部封装体的上方，
所述下部封装体包含高密度再布线扇出层、若干个芯片Ⅰ、若干个金属核心焊球、塑封料Ⅰ、凸点下金属和球栅阵列焊球，所述金属核心焊球的中心为高熔点金属球，外面包覆有焊锡料；所述高密度再布线扇出层包含复数层选择性隔离的绝缘层和金属布线层，所述芯片Ⅰ采用倒装方式连接到高密度再布线扇出层的上表面，所述高密度再布线扇出层的下表面设置球栅阵列焊球；所述金属核心焊球设置于芯片Ⅰ周围，并与高密度再布线扇出层的上表面连接，且其高度大于芯片Ⅰ的高度；所述塑封料Ⅰ于高密度再布线扇出层上方塑封芯片Ⅰ、金属核心焊球，所述金属核心焊球部分露出塑封料Ⅰ的上表面；
所述下部封装体的上方设置再布线层，
所述上部封装体包括若干个芯片Ⅱ和/或被动元件Ⅱ、焊球、塑封料Ⅱ和底部填充料Ⅱ，所述芯片Ⅱ通过焊球与再布线层连接，所述底部填充料Ⅱ填充芯片Ⅱ的底部空间，所述塑封料Ⅱ于再布线层的上方塑封芯片Ⅱ和/或被动元件Ⅱ；
所述上部封装体的芯片Ⅱ和/或被动元件Ⅱ依次通过焊球、再布线层`、下部封装体的金属核心焊球和高密度再布线扇出层与下部封装体的芯片Ⅰ实现电信连接。
进一步地，所述高密度再布线扇出层的线宽/线距小于8um/8um。
进一步地，所述高密度再布线扇出层的线宽/线距小至1.5um/1.5um。
进一步地，其特征在于，所述塑封料Ⅰ还塑封被动元件Ⅰ，所述被动元件Ⅰ设置于高密度再布线扇出层的上表面，其高度小于金属核心焊球的高度。
进一步地，所述再布线层`由下而上依次包括绝缘层Ⅰ、金属布线层、绝缘层Ⅱ和焊盘，所述金属布线层下通过绝缘层Ⅰ开口与金属核心焊球连通，上通过绝缘层Ⅱ开口设置焊盘，所述焊盘上设置焊球。
本发明还提供了一种圆片级芯片扇出三维堆叠封装结构的制作方法，包含以下步骤：
步骤一：在玻璃圆片衬底上制备可剥离层；
步骤二：在可剥离层上制备高密度再布线扇出层；
步骤三：在高密度再布线扇出层上设置金属核心焊球并回流，所述金属核心焊球外层包裹的焊锡料与高密度再布线扇出层上的焊盘形成冶金连接；
步骤四：将芯片Ⅰ倒装焊接到高密度再布线扇出层上，并进行底部填充和圆片级塑封，形成下部封装体，下部封装体的尺寸小于玻璃圆片衬底；
步骤五：通过减薄工艺减薄下部封装体的上表面，部分露出金属核心焊球；
步骤六：在下部封装体的上表面制备再布线层；
步骤七：将芯片Ⅱ和/或被动元件Ⅱ贴装到再布线层上，并进行底部填充和圆片级塑封，形成上部封装体；
步骤八：采用激光解键合方式将玻璃圆片衬底取下，并将上述塑封体贴到另外一个衬底上；
步骤九：在高密度再布线扇出层面制备凸点下金属，并设置球栅阵列焊球；
步骤十：去掉衬底，将完成上述塑封的圆片切割成复数颗单颗封装体。
进一步地，步骤四中，所述芯片Ⅰ通过倒装焊接到高密度再布线扇出层上的工艺还包括通过芯片Ⅰ底部的铜柱凸块上的焊锡帽与高密度再布线扇出层上的焊盘连接。
进一步地，步骤四中，还包括被动元件Ⅰ焊接到高密度再布线扇出层上。
进一步地，步骤五中，所述减薄工艺包括机械研磨减薄、等离子体刻蚀、激光减薄方式的一种或几种方式叠加使用。
进一步地，步骤六中，所述再布线层通过如下工艺形成:在下部封装体的上表面先涂敷绝缘层Ⅰ，并采用光刻的方式在露出金属核心焊球位置开口，然后通过溅射、电镀、光刻的方式形成金属布线层，金属布线层通过绝缘层Ⅰ上的开口与金属核心焊球连通，然后再用同样的工艺制作绝缘层Ⅱ和焊盘，形成再布线层。
有益效果
1.采用圆片级再布线层取代传统封装基板，降低封装厚度。传统三层无芯基板Coreless Substrate厚度通常在90um~130um，而三层圆片级再布线层厚度在40um左右，可有效降低封装厚度；
2.采用圆片级再布线层取代传统封装基板，布线密度高。传统封装基板线宽/线距通常不小于10um/10um，而圆片级再布线层线宽/线距可以小至1.5um/1.5um；
下部封装体的上方可以做再布线层，取代转接层，可降低封装厚度，增加封装设计灵活性；
3. 所有工艺流程都采用圆片级方式完成，封装效率显著；
4. 本发明巧妙运用金属核心焊球，其核心通常为铜金属，外面包覆有焊锡料，铜金属的熔点高于焊锡金属，在回流过程中不会坍塌，采用金属核心焊球实现了上部封装体与下部封装体的电信连接。
附图说明
图1为本发明一种圆片级芯片扇出三维堆叠封装结构的实施例的剖面示意图；
图2至图4为图1中下部封装体的芯片Ⅰ与被动元件Ⅰ的分布示意图；
图5到图13为图1的实施例的一种圆片级芯片扇出三维堆叠封装方法的制作流程示意图；
主要元件符号说明
玻璃圆片衬底100
可剥离层101
高密度再布线扇出层102
芯片Ⅰ110
铜柱凸块111
焊锡帽112
金属核心焊球120
焊锡料121
底部填充Ⅰ130
塑封料Ⅰ140
再布线层 150
绝缘层Ⅰ151
金属布线层152
绝缘层Ⅱ153
焊盘154
被动元件Ⅰ160
焊球 201
底部填充Ⅱ 210
塑封料Ⅱ 220
凸点下金属层 300
球栅阵列焊球301。
具体实施方式
现在将在下文中参照附图更加充分地描述本发明，在附图中示出了本发明的示例性实施例，从而本公开将本发明的范围充分地传达给本领域的技术人员。然而，本发明可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
实施例
本发明一种圆片级芯片扇出三维堆叠封装结构包含下部封装体、再布线层150和上部封装体，所述上部封装体堆叠设置在下部封装体的上方，再布线层150设置于上部封装体与下部封装体之间，上部封装体通过再布线层150与下部封装体实现电信连接。
下部封装体包含高密度再布线扇出层102、若干个芯片Ⅰ110、若干个金属核心焊球120、塑封料Ⅰ140、凸点下金属300和球栅阵列焊球301，如图1所示，为本发明一种圆片级芯片扇出三维堆叠封装结构的实施例的剖面示意图。其中，下部封装体里的芯片Ⅰ110通常为采用先进芯片制程的逻辑芯片，比如应用处理器等，芯片Ⅰ110上的微铜柱凸块111节距通常在40um至70um，采用倒装芯片互连的方式焊接在高密度再布线扇出层102的焊盘上。具体地，芯片Ⅰ110通过芯片Ⅰ110底部的铜柱凸块111上的焊锡帽112与高密度再布线扇出层102上的焊盘连接。倒装完成后使用芯片底部填充料Ⅰ130填充芯片Ⅰ110的底部。高密度再布线扇出层102包含复数层选择性隔离的绝缘层和金属布线层。一般地，高密度再布线扇出层102为3层或3层以上。高密度再布线扇出层102的线宽/线距小于8um/8um，优选地，高密度再布线扇出层102线宽/线距小至1.5um/1.5um。
下部封装体里，芯片Ⅰ110可以为一颗芯片或两颗芯片或两颗以上芯片，还可以是芯片Ⅰ110与被动元件Ⅰ160的组合，被动元件Ⅰ160包括但不限于电阻、电容。芯片Ⅰ110和/或被动元件Ⅰ160设置于高密度再布线扇出层102的上表面，其高度小于金属核心焊球120的高度，如图2至图4所示，为图1中下部封装体的芯片Ⅰ110与被动元件Ⅰ160的分布示意图。
高密度再布线扇出层102的背面通过凸点下金属300设置球栅阵列焊球301，该球栅阵列焊球301节距通常为0.3mm或0.35mm，用于与印刷电路板形成电性及结构连接；某些设计中因为在封装体背面需要设置被动元件，这时候需要球栅阵列焊球301高度要高于被动元件高度。
在芯片110周围设置有金属核心焊球120,金属核心焊球120的中心为高熔点金属球，高熔点金属包括但不限于铜，外面包覆有焊锡料。由于该金属核心焊球120的核心通常为铜金属，其熔点高于焊锡金属，在回流过程中不会坍塌；该金属核心焊球120下端通过自带的焊锡包覆层与高密度再布线扇出层102上预留的焊盘形成冶金连接，其上端部分暴露在下部封装体外，与下部封装体上方的再布线层150连接。把金属核心焊球120、芯片Ⅰ110等用塑封料Ⅰ140塑封起来，形成下部封装体。
下部封装体的上方设置再布线层150 ，再布线层150由下而上依次包括下部封装体的上表面的绝缘层Ⅰ151、金属布线层152、绝缘层Ⅱ153和焊盘154，绝缘层Ⅰ151开口露出部分金属核心焊球120，金属布线层152下通过绝缘层Ⅰ开口与金属核心焊球120连通，上通过绝缘层Ⅱ开口设置焊盘154。
上部封装体包括芯片Ⅱ200和/或被动元件Ⅱ、焊球201、塑封料Ⅱ220和底部填充料Ⅱ210，所述芯片Ⅱ200通过焊球201与再布线层150上的焊盘154连接，所述底部填充料Ⅱ210填充芯片Ⅱ200的底部空间。所述塑封料Ⅱ220于再布线层150的上方塑封芯片Ⅱ200和/或被动元件Ⅱ。
本发明在芯片周围设置有用于上下封装体互联的金属核心焊球120。具体地，将上部封装体的芯片Ⅱ200和/或被动元件Ⅱ依次通过焊球201、再布线层`150、下部封装体的金属核心焊球120和高密度再布线扇出层102与下部封装体的芯片Ⅰ110实现电信连接。
上述实施例圆片级芯片扇出三维堆叠封装结构的制作方法，参见图5至图13，其工艺过程具体如下：
步骤一：如图5所示，在玻璃圆片衬底100上涂敷可剥离层101。玻璃圆片衬底100通常直径为300mm，跟硅晶圆相同，具有对位缺口。可剥离层101为玻璃圆片衬底100与后续要加工的高密度再布线扇出层102之间的临时粘结层，最终可以依靠该可剥离层101将玻璃圆片衬底100与高密度再布线扇出层102分离；
步骤二：如图6所示，在可剥离层101上制备高密度再布线扇出层102。高密度再布线扇出层102包含复数层选择性隔离的绝缘层和金属布线层。首先在可剥离层101上涂敷一层绝缘隔离层，并通过光刻的方式选择性的开口作为跟下面球栅阵列焊球301的电气通路；然后通过溅射、光刻、电镀等步骤形成其一层金属布线层。通常高密度再布线扇出层102的布线层数在3层或3层以上。采用此种工艺高密度再布线扇出层102的线宽/线距小于8um/8um，优选地，高密度再布线扇出层102的线宽/线距可以小至1.5um/1.5um。然后依次重复上述步骤完成更多层金属布线层，形成高密度再布线扇出层102。
步骤三：如图7所示，首先采用丝网印刷的方式在高密度再布线扇出层102对应位置焊盘印刷助焊剂，然后设置金属核心焊球120然后回流，此种金属核心焊球120的中心为一高熔点金属球，外面包裹有低熔点焊锡料121，该高熔点金属包括但不限于铜。回流后外边包裹的焊锡料121与焊盘形成冶金连接。
步骤四：如图7所示，将芯片Ⅰ110通过倒装芯片的方式装配到高密度再布线扇出层102上，通过芯片Ⅰ110底部的铜柱凸块111上的焊锡帽112与高密度再布线扇出层102上的焊盘连接。倒装完成后进行芯片底部填充Ⅰ130。最后进行圆片级塑封，把金属核心焊球120、芯片Ⅰ110等用塑封料Ⅰ140塑封起来，形成下部封装体，下部封装体的尺寸小于玻璃衬底100的尺寸，其直径通常在297mm或296mm。在形成下部封装体的高密度再布线扇出层102上还可以焊接电阻、电容等被动元件Ⅰ160。
步骤五：通过减薄工艺减薄下部封装体的上表面，使得金属核心焊球120部分露出，如图8所示，减薄方式可以采用机械研磨减薄、等离子体刻蚀、激光减薄方式的一种或几种方式叠加使用；
步骤六：如图9所示，在下部封装体的上表面先涂敷绝缘层Ⅰ151，并采用光刻的方式在露出金属核心焊球120位置开口，然后通过溅射、电镀、光刻的方式形成金属布线层152，金属布线层152通过绝缘层Ⅰ151上的开口与金属核心焊球120连通。然后再用同样的工艺制作绝缘层Ⅱ153和焊盘154，形成再布线层150。
步骤七：如图10所示，采用表面贴装的方式将芯片Ⅱ200和/或被动元件Ⅱ通过焊球201贴装到焊盘154上，然后完成底部填充Ⅱ210，把芯片Ⅱ200和/或被动元件Ⅱ、焊球201等用塑封料Ⅱ220进行二次塑封，形成上部封装体，上部封装体的尺寸稍大于下部封装体的尺寸，一般地，上部封装体的直径为300mm。
步骤八：如图11所示，采用激光解键合方式将玻璃圆片衬底100取下，并将可剥离层101去除干净，再将上述塑封体贴到另外一个衬底上；
步骤九：如图12所示，采用标准bumping工艺在高密度再布线扇出层102背面制备凸点下金属层300，并在其上制备球栅阵列焊球301；
步骤十：如图13所示，去掉衬底，将完成上述封装的圆片切割成复数颗单颗封装体。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种圆片级芯片扇出三维堆叠封装结构，其特征在于，其包括下部封装体、再布线层（150）和上部封装体，所述上部封装体堆叠设置在下部封装体的上方，并通过再布线层（150）实现电信连接；
所述下部封装体包含高密度再布线扇出层（102）、若干个芯片Ⅰ（110）、若干个金属核心焊球（120）、塑封料Ⅰ（140）、凸点下金属（300）和球栅阵列焊球（301），所述金属核心焊球（120）的中心为高熔点金属球，外面包覆有焊锡料；所述高密度再布线扇出层（102）包含复数层选择性隔离的绝缘层和金属布线层，所述芯片Ⅰ（110）采用倒装方式连接到高密度再布线扇出层（102）的上表面，所述高密度再布线扇出层（102）的下表面设置球栅阵列焊球（301）；所述金属核心焊球（120）设置于芯片Ⅰ（110）周围，并与高密度再布线扇出层（102）的上表面连接，且其高度大于芯片Ⅰ（110）的高度；所述塑封料Ⅰ（140）于高密度再布线扇出层（102）上方塑封芯片Ⅰ（110）、金属核心焊球（120），所述金属核心焊球（120）部分露出塑封料Ⅰ（140）的上表面；
所述再布线层（150）设置于上部封装体与下部封装体之间，所述上部封装体包括若干个芯片Ⅱ（200）和/或被动元件Ⅱ、焊球（201）、塑封料Ⅱ（220）和底部填充料Ⅱ（210），所述芯片Ⅱ（200）通过（焊球201）与再布线层（150）连接，所述底部填充料Ⅱ（210）填充芯片Ⅱ（200）的底部空间，所述塑封料Ⅱ（220）于再布线层（150）的上方塑封芯片Ⅱ（200）和/或被动元件Ⅱ；
所述上部封装体的芯片Ⅱ（200）和/或被动元件Ⅱ依次通过焊球（201）、再布线层`（150）、下部封装体的金属核心焊球（120）和高密度再布线扇出层（102）与下部封装体的芯片Ⅰ（110）实现电信连接。
2.如权利要求1所述的圆片级芯片扇出三维堆叠封装结构，其特征在于，所述高密度再布线扇出层（102）的线宽/线距小于8um/8um。
3.如权利要求2所述的圆片级芯片扇出三维堆叠封装结构，其特征在于，所述高密度再布线扇出层（102）的线宽/线距小至1.5um/1.5um。
4.如权利要求1至3中任一项所述的圆片级芯片扇出三维堆叠封装结构，其特征在于，所述塑封料Ⅰ（140）还塑封被动元件Ⅰ（160），所述被动元件Ⅰ（160）设置于高密度再布线扇出层（102）的上表面，其高度小于金属核心焊球（120）的高度。
5.如权利要求1至3中任一项所述的圆片级芯片扇出三维堆叠封装结构，其特征在于，所述再布线层（`150）由下而上依次包括绝缘层Ⅰ（151）、金属布线层（152）、绝缘层Ⅱ（153）和焊盘（154），所述金属布线层（152）下通过绝缘层Ⅰ开口与金属核心焊球（120）连通，上通过绝缘层Ⅱ开口设置焊盘（154），所述焊盘（154）上设置焊球（201）。
6.一种圆片级芯片扇出三维堆叠封装结构的制作方法，其工艺包含以下步骤：
步骤一：在玻璃圆片衬底（100）上制备可剥离层（101）；
步骤二：在可剥离层（101）上制备高密度再布线扇出层（102）；
步骤三：在高密度再布线扇出层（102）上设置金属核心焊球（120）并回流，所述金属核心焊球（120）外层包裹的焊锡料（121）与高密度再布线扇出层（102）上的焊盘形成冶金连接；
步骤四：将芯片Ⅰ（110）倒装焊接到高密度再布线扇出层（102）上，并进行底部填充和圆片级塑封，形成下部封装体，下部封装体的尺寸小于玻璃圆片衬底（100）；
步骤五：通过减薄工艺减薄下部封装体的上表面，部分露出金属核心焊球（120）；
步骤六：在下部封装体的上表面制备再布线层（150）；
步骤七：将芯片Ⅱ（200）和/或被动元件Ⅱ贴装到再布线层（150）上，并进行底部填充和圆片级塑封，形成上部封装体；
步骤八：采用激光解键合方式将玻璃圆片衬底（100）取下，并将上述塑封体贴到另外一个衬底上；
步骤九：在高密度再布线扇出层（102）面制备凸点下金属（300），并设置球栅阵列焊球（301）；
步骤十：去掉衬底，将完成上述塑封的圆片切割成复数颗单颗封装体。
7.如权利要求6所述的制作方法，其特征在于，步骤四中，所述芯片Ⅰ（110）通过倒装焊接到高密度再布线扇出层（102）上的工艺还包括通过芯片Ⅰ（110）底部的铜柱凸块（111）上的焊锡帽（112）与高密度再布线扇出层（102）上的焊盘连接。
8.如权利要求7所述的制作方法，其特征在于，步骤四中，还包括被动元件Ⅰ（160）焊接到高密度再布线扇出层（102）上表面。
9.如权利要求8所述的制作方法，其特征在于，步骤五中，所述减薄工艺包括机械研磨减薄、等离子体刻蚀、激光减薄方式的一种或几种方式叠加使用。
10.如权利要求9所述的制作方法，其特征在于，步骤六中，所述再布线层（150）通过如下工艺形成:在所述下部封装体的上表面先涂敷绝缘层Ⅰ（151），并采用光刻的方式在露出金属核心焊球（120）位置开口，然后通过溅射、电镀、光刻的方式形成金属布线层（152），金属布线层（152）通过绝缘层Ⅰ（151）上的开口与金属核心焊球（120）连通，然后再用同样的工艺制作绝缘层Ⅱ（153）和焊盘（154），形成再布线层（150）。
CN202011083240.4A 2020-10-12 2020-10-12 一种圆片级芯片扇出三维堆叠封装结构及其制作方法 Pending CN112038329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011083240.4A CN112038329A (zh) 2020-10-12 2020-10-12 一种圆片级芯片扇出三维堆叠封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011083240.4A CN112038329A (zh) 2020-10-12 2020-10-12 一种圆片级芯片扇出三维堆叠封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112038329A true CN112038329A (zh) 2020-12-04

Family

ID=73572545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011083240.4A Pending CN112038329A (zh) 2020-10-12 2020-10-12 一种圆片级芯片扇出三维堆叠封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112038329A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267598A (zh) * 2021-12-07 2022-04-01 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267598A (zh) * 2021-12-07 2022-04-01 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN114267598B (zh) * 2021-12-07 2022-10-11 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法

Similar Documents

Publication Publication Date Title
TWI667759B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
US10297582B2 (en) BVA interposer
KR101478875B1 (ko) 반도체 다이를 패키징하는 패키지 온 패키지 장치 및 방법
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI508200B (zh) 半導體元件以及在無焊料遮罩的回焊期間的導電凸塊材料的自我封閉之方法
CN102543923B (zh) 半导体器件及其制造方法
US20170018493A1 (en) Semiconductor package and manufacturing method thereof
US20030218250A1 (en) Method for high layout density integrated circuit package substrate
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
TWI471991B (zh) 半導體封裝
US7759137B2 (en) Flip chip interconnection structure with bump on partial pad and method thereof
CN211404495U (zh) 半导体装置和半导体基底
TW202133282A (zh) 半導體封裝
US20100052148A1 (en) Package structure and package substrate
US7595268B2 (en) Semiconductor package having re-distribution lines for supplying power and a method for manufacturing the same
KR20240041894A (ko) 송곳니부 설계를 갖는 사전 형성된 마스크를 이용하는 선택적 emi 차폐
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR100912427B1 (ko) 적층 칩 패키지 및 그 제조 방법
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination