CN113192903A - 一种带有天线的芯片扇出型封装结构及其封装方法 - Google Patents
一种带有天线的芯片扇出型封装结构及其封装方法 Download PDFInfo
- Publication number
- CN113192903A CN113192903A CN202110617667.6A CN202110617667A CN113192903A CN 113192903 A CN113192903 A CN 113192903A CN 202110617667 A CN202110617667 A CN 202110617667A CN 113192903 A CN113192903 A CN 113192903A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- chip
- antenna
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 308
- 239000002184 metal Substances 0.000 claims abstract description 308
- 239000005022 packaging material Substances 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 253
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 15
- 239000002356 single layer Substances 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000000178 monomer Substances 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 2
- 241000251468 Actinopterygii Species 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 11
- 230000008054 signal transmission Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000012536 packaging technology Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开了一种带有天线的芯片扇出型封装结构及其封装方法,属于半导体封装的技术领域。其天线金属层(110)设置在第一封装体(112)的上方,所述第一封装体(112)包括再布线金属层(103)、芯片封装体(114)、若干个金属互联柱(107)、塑封料层(108)和栅极阵列焊球(111),其金属互联柱(107)分布在芯片封装体(114)的四周,用于芯片封装体(114)与天线金属层(110)之间的连接,其金属互联柱(107)的底面与再布线金属层(103)连接导通芯片信号,金属互联柱(107)的顶面与天线金属层(110)连接导通天线信号。本发明解决了现有的天线金属层封装结构无法应用于多芯片模组的问题。
Description
技术领域
本发明涉及一种带有天线的芯片扇出型封装结构及其封装方法,属于芯片封装技术领域。
背景技术
随着无线通信技术的发展,以及对数据传输率需求的不断增加,移动通信技术从3G和4G发展到了5G,相应信号传输的频率也在大幅度的提升,从高频信号提升到超高频信号,因此产生的技术难点为信号传输的频率越大,信号在传输过程中的衰减和损耗就越大,天线接收到的信号通过传输到达芯片之后,芯片接收到的信号质量就越差。5G的关键技术为大规模多输入、多输出(MIMO)的集成毫米波天线技术,多天线集成是实现5G系统MIMO、缩小尺寸以及提升功率等问题的关键技术之一,因此,如何对多天线进行集成才能使得天线与芯片封装后的尺寸足够小、信号在传输过程中的衰减和损耗足够小,同时又能够保证接收到的不同频率的信号之间不会产生干扰就成为了有待解决的问题。
传统的多天线集成方法是将天线和芯片分开直接贴装在基板表面,天线与芯片的传输路径长,传输损耗大,无法应用在信号传输频率较高的5G天线技术领域;本发明中通过晶圆级扇出型封装技术在芯片上方制作天线实现多天线的集成,有效的减小了天线与芯片之间的距离,减少了信号在传输过程中的衰减和损耗,同时通过在天线和芯片之间设置绝缘层和金属屏蔽层有效避免了接收到的信号之间的干扰。
发明内容
承上所述,本发明在于突破现有的封装结构,提供一种带有天线的芯片扇出型封装结构及其封装方法,以解决现有的天线金属层封装结构无法应用于多芯片模组的问题。
本发明的技术方案:
本发明提供了一种带有天线的芯片扇出型封装结构,其包括第一封装体和天线金属层,所述天线金属层设置在第一封装体的上方,所述第一封装体包括再布线金属层、芯片封装体、若干个金属互联柱、塑封料层和栅极阵列焊球,所述金属互联柱分布在芯片封装体的四周,用于芯片封装体与天线金属层之间的连接,所述金属互联柱的底面与再布线金属层连接导通芯片信号,金属互联柱的顶面与天线金属层连接导通天线信号;
所述芯片封装体包括若干个芯片、绝缘层和金属引脚,绝缘层覆盖芯片的正面,并设有绝缘层开口露出芯片电极与金属引脚的一端连接,所述芯片封装体通过与再布线金属层连接实现各芯片封装体之间的信号互联;
所述再布线金属层位于芯片封装体和塑封料层的下方,其上面设置金属焊盘Ⅰ和金属焊盘Ⅱ、其下表面设置底层焊盘,所述芯片封装体通过金属引脚的另一端与金属焊盘Ⅰ连接,使得芯片封装体倒装在再布线金属层的上表面;所述金属焊盘Ⅱ设置在金属焊盘Ⅰ的周围,用于连接设置于上方的金属互联柱,所述底层焊盘用于设置栅极阵列焊球;
所述塑封料层将多个芯片封装体包覆起来,形成多芯片连接的模组,同时将金属互联柱包覆起来,且露出金属互联柱的顶部;
还包括金属屏蔽层,所述金属屏蔽层设置在芯片封装体上方的塑封料层的上表面,与金属互联柱不连接;所述金属屏蔽层的尺寸大于芯片的尺寸。
可选地,所述金属引脚为多层金属层,由下而上依次包括铜层、镍层、锡层和/或合金层。
可选地,所述金属焊盘Ⅰ为多层金属焊盘,由下而上依次包括铜层、镍层、锡层和/或合金层。
可选地,所述金属屏蔽层的材质为铜、铝、不锈钢中的一种或任意两种的组合。
可选地,所述天线金属层包括绝缘层和若干层金属层,所述金属层之间彼此连接,所述绝缘层填充于各个金属层之间,其金属层的金属图案呈树枝型、圈型或鱼排型。
可选地,所述天线金属层的金属图案由下而上依次包括铜层、镍层和金层。
可选地,所述塑封料层的上表面和金属互联柱的上表面齐平。
可选地,所述再布线金属层包括绝缘层和若干层金属层,所述金属层之间彼此连接,所述绝缘层填充于各个金属层之间。
本发明还提供了一种带有天线的芯片扇出型封装结构的封装方法,其实施步骤如下:
步骤一、取一临时载片,并在上表面制作可释放图层;
步骤二、在可释放图层上方依次通过涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工艺形成单层再布线金属层,通过多次重复以上步骤即可获得多层再布线金属层,再布线金属层的上面设置金属焊盘Ⅰ和金属焊盘Ⅱ,金属焊盘Ⅰ为多层金属焊盘用于连接芯片,金属焊盘Ⅱ为铜金属焊盘,且设置在芯片的预留区域的周围,再布线金属层的下面设置底层焊盘,用于连接栅极阵列焊球;
步骤三、在再布线金属层上表面的金属焊盘Ⅱ通过光刻及电镀等工艺形成较高的金属互联柱,金属互联柱分布在芯片的预留区域的周围;
步骤四、将多个芯片封装体的正面通过金属焊盘Ⅰ贴装在再布线金属层上表面,金属互联柱的上表面高于芯片封装体的上表面;
步骤五、在再布线金属层的表面用塑封料将芯片封装体和金属互联柱完全包覆,形成塑封料层;
步骤六、通过研磨工艺,减薄塑封料将包覆的金属互联柱顶部露出;
步骤七、在塑封料层上表面依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工步制作金属屏蔽层,金属屏蔽层设置在芯片封装体上方,但与金属互联柱不连接,金属屏蔽层的尺寸大于芯片的尺寸;
步骤八、在塑封料上表面和金属互联柱的表面,依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工步制作单层或者多层天线金属层,天线金属层与金属互联柱形成连接;
步骤九、将临时载片表面的可释放层反应后去除临时载片,露出再布线金属层的底层焊盘;
步骤十、在底层焊盘表面通过光刻与电镀形成金属图块,经过回流后形成栅极阵列焊球;
步骤十一、将以上结构的圆片切割形成复数颗封装单体。
进一步地,步骤六中,研磨工艺后,所述塑封料层的上表面和金属互联柱的上表面齐平。
有益效果
1)本发明中通过晶圆级扇出型封装技术,创造性地将天线金属层和芯片封装体之间通过再布线金属层、金属互联柱进行纵向连接,使得天线金属层与芯片封装体之间的信号传输距离缩短到了微米级,进而有效地减少了信号在传输过程中的损耗和衰减以及天线装置的用电功率,并且减少了天线装置产生的热量,提升了应用该天线装置产品的续航能力,降低了成本;
2)本发明中通过晶圆级扇出型封装技术所形成的天线金属层中的金属线路更加精确,天线金属层接收到的信号更加精准。
附图说明
图1为本发明一种带有天线的芯片扇出型封装结构及其封装方法的实施例的剖面示意图;
图2为图1中第一封装体、金属屏蔽层和金属引脚的相对位置关系的俯视示意图;
图3为图1中天线金属层的金属图形的局部放大的俯视示意图;
图4A至图4K为本发明一种带有天线的芯片扇出型封装结构及其封装方法的制作流程示意图:
再布线金属层103
金属焊盘Ⅰ104
金属焊盘Ⅱ105
底层焊盘106
金属互联柱107
塑封料层108
金属屏蔽层109
天线金属层110
栅极阵列焊球111
第一封装体112
芯片封装体114
金属引脚115
芯片116
金属图案119。
具体实施方式
现在将在下文中参照附图更加充分地描述本发明,在附图中示出了本发明的示例性实施例,从而本公开将本发明的范围充分地传达给本领域的技术人员。然而,本发明可以以许多不同的形式实现,并且不应被解释为限制于这里阐述的实施例。
下面结合附图和实施例对本发明进行进一步地说明。
本发明提供了一种带有天线的芯片扇出型封装结构,如图1至图3所示,其包括第一封装体112和天线金属层110,天线金属层110设置在第一封装体112的上方,第一封装体112包括再布线金属层103、芯片封装体114、若干个金属互联柱107、塑封料层108和栅极阵列焊球111。金属互联柱107分布在芯片封装体114的四周,用于芯片封装体114与天线金属层110之间的连接,金属互联柱107的底面与再布线金属层103连接导通芯片信号,金属互联柱107的顶面与天线金属层110连接导通天线信号。
芯片封装体114包括芯片116、绝缘层和金属引脚115,绝缘层覆盖芯片116的正面,并设有绝缘层开口露出芯片电极与金属引脚115的一端连接。芯片封装体114的数量可以为多个,图2中以两个示意。金属引脚115为多层金属层,由下而上依次包括铜层、镍层、锡层和/或合金层。芯片封装体114通过与再布线金属层103连接实现各芯片封装体114之间的信号互联。
再布线金属层103位于芯片封装体114和塑封料层108的下方,再布线金属层103包括金属层和绝缘层,再布线金属层103可由单层金属层和绝缘层组成,也可由多层金属层和绝缘层组成。再布线金属层103的上面设置金属焊盘Ⅰ104和金属焊盘Ⅱ105、其下表面设置底层焊盘106。其中,金属焊盘Ⅰ104为多层金属焊盘,由下而上依次包括铜层、镍层、锡层和/或合金层,芯片封装体114通过金属引脚115的另一端与金属焊盘Ⅰ104连接,使得芯片封装体114倒装在再布线金属层103的上表面。金属焊盘Ⅱ105为铜金属焊盘,且设置在金属焊盘Ⅰ104的周围,用于连接设置于上方的金属互联柱107。底层焊盘106用于设置栅极阵列焊球111。栅极阵列焊球111将芯片与天线的信号导出,用于跟基板的连接,进而形成电或波导信号的连通。栅极阵列焊球111可以为单层金属,也可为多层金属。
塑封料将多个芯片封装体114包覆起来,形成多芯片连接的模组,所述塑封料也同时将金属互联柱107包覆起来,露出金属互联柱107的顶部,形成塑封料层108,塑封料层108的上表面和金属互联柱107的上表面齐平,塑封料将芯片封装体114与天线金属层110之间隔绝开,该塑封料层108减小了芯片信号对天线信号的干扰。
金属屏蔽层109设置在芯片封装体114上方的塑封料层108的上表面,与金属互联柱107不连接。金属屏蔽层109可以是单层,也可以是多层,图1中以单层示意。金属屏蔽层109的材质为铜、铝、不锈钢中的一种或任意两种的组合。
金属屏蔽层109的尺寸大于芯片116的尺寸,有效地屏蔽了天线与芯片之间的干扰信号。
天线金属层110设置于金属屏蔽层109的上方,天线金属层110与金属互联柱107连接形成信号传输,天线金属层110可以为单层金属,所用金属为铜或者铜合金,也可以多层金属,多层的天线金属层110包括绝缘层和若干层金属层,所述金属层之间彼此连接,所述绝缘层填充于各个金属层之间,其金属层的金属图案119可以呈树枝型、圈型、鱼排型等,如图3所示,其金属图案119由下而上依次包括铜层、镍层和金层,图1中以多层示意。
波导信号通过天线金属层110、金属互联柱107、再布线金属层103、金属引脚115与芯片116之间进行传导,同时通过栅极阵列焊球111将电信号向下传导。
本发明还提供了一种带有天线的芯片扇出型封装结构的封装方法,如图4A至图4K所示,其实现方法如下:
步骤一、如图4A所示,取一临时载片101,并在上表面制作可释放图层102,可释放涂层102 可以由聚合物层、金属化合物层以及金属薄膜层的一种或多种组成,该可释放涂层L2可以通过激光或加热将载片L1剥离,实现解键合;
步骤二、如图4B所示,在可释放图层102上方依次通过涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀等工艺形成单层再布线金属层103,通过多次重复以上步骤即可获得多层再布线金属层103,再布线金属层103的上面设置金属焊盘Ⅰ104和金属焊盘Ⅱ105,金属焊盘Ⅰ104为多层金属焊盘用于连接芯片,金属焊盘Ⅱ105为铜金属焊盘,且设置在芯片的预留区域的周围,再布线金属层103的下面设置底层焊盘106,用于连接栅极阵列焊球111;
步骤三、如图4C所示,在再布线金属层103上表面的金属焊盘Ⅱ105通过光刻及电镀等工艺形成较高的金属互联柱107,金属互联柱107分布在芯片的预留区域的周围;
步骤四、如图4D所示,将多个芯片封装体114的正面通过金属焊盘Ⅰ104贴装在再布线金属层103上表面,金属互联柱107的上表面高于芯片封装体114的上表面;
步骤五、如图4E所示,在再布线金属层103的表面用塑封料将芯片封装体114和金属互联柱107完全包覆,形成塑封料层108;
步骤六、如图4F所示,通过研磨工艺,减薄塑封料将包覆的金属互联柱107顶部露出,研磨的量可以根据天线的产品进行调节,使塑封料层108的上表面和金属互联柱107的上表面齐平;
步骤七、如图4G所示,在塑封料层108上表面依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀等工步制作金属屏蔽层109,金属屏蔽层109设置在芯片封装体114上方,但与金属互联柱107不连接,金属屏蔽层109的尺寸大于芯片116的尺寸;
步骤八、如图4H所示,在塑封料上表面和金属互联柱107的表面,依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀等工步制作单层或者多层天线金属层110,天线金属层110与金属互联柱107形成连接;
步骤九、如图4I所示,将临时载片101表面的可释放层102反应后去除临时载片101,露出再布线金属层103的底层焊盘106;
步骤十、如图4J所示,在底层焊盘106表面通过光刻与电镀形成金属图块,经过回流后形成栅极阵列焊球111;
步骤十一、如图4K所示,将以上结构的圆片切割形成复数颗封装单体。
本发明中所采用的晶圆级扇出型封装技术相比于传统的多天线集成技术有效减小了天线金属层110和芯片封装体114之间的信号传输距离,进而减小了集成电容、集成电感和集成电阻,大大降低了信号在传输过程中的衰减与损耗;其天线金属层110和芯片封装体114之间短距离信号传输具有更少的反射噪声,信号传输性能更好;天线金属层110和芯片封装体114之间短距离信号传输不存在共振,电性能更好,相比于传统的多天线集成技术所实现的集成电路更适用于高频信号的传输;本发明中所应用到的绝缘层材料的介电常数更小以及介电损耗系数更小,有效地减小了信号在传输过程中的衰减与损耗;本发明中通过晶圆级扇出型封装技术所形成的金属连接线路更加平滑,有效减少了信号传输过程中的衰减、损耗与干扰;本发明中通过晶圆级扇出型封装技术所形成的天线金属层110中的金属线路更加精确,天线金属层110接收到的信号更加精准。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步地详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种带有天线的芯片扇出型封装结构,其特征在于:其包括第一封装体(112)和天线金属层(110),所述天线金属层(110)设置在第一封装体(112)的上方,所述第一封装体(112)包括再布线金属层(103)、芯片封装体(114)、若干个金属互联柱(107)、塑封料层(108)和栅极阵列焊球(111),所述金属互联柱(107)分布在芯片封装体(114)的四周,用于芯片封装体(114)与天线金属层(110)之间的连接,所述金属互联柱(107)的底面与再布线金属层(103)连接导通芯片信号,金属互联柱(107)的顶面与天线金属层(110)连接导通天线信号;
所述芯片封装体(114)包括若干个芯片(116)、绝缘层和金属引脚(115),绝缘层覆盖芯片(116)的正面,并设有绝缘层开口露出芯片电极与金属引脚(115)的一端连接,所述芯片封装体(114)通过与再布线金属层(103)连接实现各芯片封装体(114)之间的信号互联;
所述再布线金属层(103)位于芯片封装体(114)和塑封料层(108)的下方,其上面设置金属焊盘Ⅰ(104)和金属焊盘Ⅱ(105)、其下表面设置底层焊盘(106),所述芯片封装体(114)通过金属引脚(115)的另一端与金属焊盘Ⅰ(104)连接,使得芯片封装体(114)倒装在再布线金属层(103)的上表面;所述金属焊盘Ⅱ(105)设置在金属焊盘Ⅰ(104)的周围,用于连接设置于上方的金属互联柱(107),所述底层焊盘(106)用于设置栅极阵列焊球(111);
所述塑封料层(108)将多个芯片封装体(114)包覆起来,形成多芯片连接的模组,同时将金属互联柱(107)包覆起来,且露出金属互联柱(107)的顶部;
还包括金属屏蔽层(109),所述金属屏蔽层(109)设置在芯片封装体(114)上方的塑封料层(108)的上表面,与金属互联柱(107)不连接;所述金属屏蔽层(109)的尺寸大于芯片(116)的尺寸。
2.根据权利要求1所述的芯片扇出型封装结构,其特征在于:所述金属引脚(115)为多层金属层,由下而上依次包括铜层、镍层、锡层。
3.根据权利要求1所述的芯片扇出型封装结构,其特征在于:所述金属焊盘Ⅰ(104)为多层金属焊盘,由下而上依次包括铜层、镍层、锡层。
4.根据权利要求1所述的芯片扇出型封装结构,其特征在于:所述金属屏蔽层(109)的材质为铜、铝、不锈钢中的一种或任意两种的组合。
5.根据权利要求1所述的芯片扇出型封装结构,其特征在于:所述天线金属层(110)包括绝缘层和若干层金属层,所述金属层之间彼此连接,所述绝缘层填充于各个金属层之间,其金属层的金属图案(119)呈树枝型、圈型或鱼排型。
6.根据权利要求5所述的芯片扇出型封装结构,其特征在于:所述天线金属层(110)的金属图案(119)由下而上依次包括铜层、镍层和金层。
7.根据权利要求2所述的芯片扇出型封装结构,其特征在于:所述塑封料层(108)的上表面和金属互联柱(107)的上表面齐平。
8.根据权利要求1所述的芯片扇出型封装结构,其特征在于:所述再布线金属层(103)包括绝缘层和若干层金属层,所述金属层之间彼此连接,所述绝缘层填充于各个金属层之间。
9.一种带有天线的芯片扇出型封装结构的封装方法,其实施步骤如下:
步骤一、取一临时载片(101),并在上表面制作可释放图层(102);
步骤二、在可释放图层(102)上方依次通过涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工艺形成单层再布线金属层(103),通过多次重复以上步骤即可获得多层再布线金属层(103),再布线金属层(103)的上面设置金属焊盘Ⅰ(104)和金属焊盘Ⅱ(105),金属焊盘Ⅰ(104)为多层金属焊盘用于连接芯片,金属焊盘Ⅱ(105)为铜金属焊盘,且设置在芯片的预留区域的周围,再布线金属层(103)的下面设置底层焊盘(106),用于连接栅极阵列焊球(111);
步骤三、在再布线金属层(103)上表面的金属焊盘Ⅱ(105)通过光刻及电镀等工艺形成较高的金属互联柱(107),金属互联柱(107)分布在芯片的预留区域的周围;
步骤四、将多个芯片封装体(114)的正面通过金属焊盘Ⅰ(104)贴装在再布线金属层(103)上表面,金属互联柱(107)的上表面高于芯片封装体(114)的上表面;
步骤五、在再布线金属层(103)的表面用塑封料将芯片封装体(114)和金属互联柱(107)完全包覆,形成塑封料层(108);
步骤六、通过研磨工艺,减薄塑封料将包覆的金属互联柱(107)顶部露出;
步骤七、在塑封料层(108)上表面依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工步制作金属屏蔽层(109),金属屏蔽层(109)设置在芯片封装体(114)上方,但与金属互联柱(107)不连接,金属屏蔽层(109)的尺寸大于芯片(116)的尺寸;
步骤八、在塑封料上表面和金属互联柱(107)的表面,依次通过溅射金属种子层、涂布光刻胶、光刻胶曝光、光刻胶显影以及金属电镀工步制作单层或者多层天线金属层(110),天线金属层(110)与金属互联柱(107)形成连接;
步骤九、将临时载片(101)表面的可释放层(102)反应后去除临时载片(101),露出再布线金属层(103)的底层焊盘(106);
步骤十、在底层焊盘(106)表面通过光刻与电镀形成金属图块,经过回流后形成栅极阵列焊球(111);
步骤十一、将以上结构的圆片切割形成复数颗封装单体。
10.根据权利要求9所述的封装方法,其特征在于:步骤六中,研磨工艺后,所述塑封料层(108)的上表面和金属互联柱(107)的上表面齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110617667.6A CN113192903A (zh) | 2021-06-03 | 2021-06-03 | 一种带有天线的芯片扇出型封装结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110617667.6A CN113192903A (zh) | 2021-06-03 | 2021-06-03 | 一种带有天线的芯片扇出型封装结构及其封装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113192903A true CN113192903A (zh) | 2021-07-30 |
Family
ID=76975844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110617667.6A Pending CN113192903A (zh) | 2021-06-03 | 2021-06-03 | 一种带有天线的芯片扇出型封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113192903A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116995068A (zh) * | 2023-09-25 | 2023-11-03 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
WO2024086970A1 (zh) * | 2022-10-24 | 2024-05-02 | 广东省科学院半导体研究所 | 扇出型封装结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887366A (zh) * | 2017-12-04 | 2018-04-06 | 中芯长电半导体(江阴)有限公司 | 扇出型天线封装结构及其制备方法 |
CN207503972U (zh) * | 2017-12-04 | 2018-06-15 | 中芯长电半导体(江阴)有限公司 | 扇出型天线封装结构 |
CN111063673A (zh) * | 2019-12-04 | 2020-04-24 | 上海先方半导体有限公司 | 一种无基板集成天线封装结构及其制造方法 |
CN215183915U (zh) * | 2021-06-03 | 2021-12-14 | 长电集成电路(绍兴)有限公司 | 一种带有天线的芯片扇出型封装结构 |
-
2021
- 2021-06-03 CN CN202110617667.6A patent/CN113192903A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107887366A (zh) * | 2017-12-04 | 2018-04-06 | 中芯长电半导体(江阴)有限公司 | 扇出型天线封装结构及其制备方法 |
CN207503972U (zh) * | 2017-12-04 | 2018-06-15 | 中芯长电半导体(江阴)有限公司 | 扇出型天线封装结构 |
CN111063673A (zh) * | 2019-12-04 | 2020-04-24 | 上海先方半导体有限公司 | 一种无基板集成天线封装结构及其制造方法 |
CN215183915U (zh) * | 2021-06-03 | 2021-12-14 | 长电集成电路(绍兴)有限公司 | 一种带有天线的芯片扇出型封装结构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024086970A1 (zh) * | 2022-10-24 | 2024-05-02 | 广东省科学院半导体研究所 | 扇出型封装结构及其制备方法 |
CN116995068A (zh) * | 2023-09-25 | 2023-11-03 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
CN116995068B (zh) * | 2023-09-25 | 2024-01-09 | 之江实验室 | 芯片集成天线封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9991216B2 (en) | Antenna cavity structure for integrated patch antenna in integrated fan-out packaging | |
WO2021056859A1 (zh) | 一种集成天线结构的2.5d多芯片封装结构及制造方法 | |
TW201822317A (zh) | 整合扇出型封裝 | |
CN215183915U (zh) | 一种带有天线的芯片扇出型封装结构 | |
CN111403356B (zh) | 一种模块化天线的扇出型封装结构的制备工艺 | |
CN113192903A (zh) | 一种带有天线的芯片扇出型封装结构及其封装方法 | |
EP3017469B1 (en) | Heat isolation structures for high bandwidth interconnects | |
US9812420B2 (en) | Die packaging with fully or partially fused dielectric leads | |
US20240283132A1 (en) | Fan-out package structure and fabrication method therefor | |
CN111403354A (zh) | 一种完全塑封天线的封装结构的倒装工艺 | |
CN111403355A (zh) | 一种完全塑封天线的封装结构及其制备工艺 | |
WO2024025874A1 (en) | Microelectronic device package with integral antenna module and semiconductor device | |
CN112038329A (zh) | 一种圆片级芯片扇出三维堆叠封装结构及其制作方法 | |
Guan et al. | 3D FOWLP integration | |
CN213184263U (zh) | 具有环形同轴铜柱环的扇出型封装结构 | |
TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
US11316252B2 (en) | Antenna packaging structure and method for forming the same | |
CN115939109A (zh) | 封装结构、封装结构的制作方法及电子设备 | |
CN210692485U (zh) | 天线封装结构 | |
CN114743946A (zh) | 一种集成毫米波雷达天线的芯片封装结构及其封装方法 | |
Lim et al. | FOWLP design for digital and RF circuits | |
CN210692484U (zh) | 天线封装结构 | |
CN112259511A (zh) | 具有环形同轴铜柱环的扇出型封装结构及其制备方法 | |
CN211529934U (zh) | 一种完全塑封天线的封装结构 | |
CN113517222B (zh) | 基于重布线技术的微系统组件堆叠方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |