CN114743946A - 一种集成毫米波雷达天线的芯片封装结构及其封装方法 - Google Patents

一种集成毫米波雷达天线的芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN114743946A
CN114743946A CN202210244538.1A CN202210244538A CN114743946A CN 114743946 A CN114743946 A CN 114743946A CN 202210244538 A CN202210244538 A CN 202210244538A CN 114743946 A CN114743946 A CN 114743946A
Authority
CN
China
Prior art keywords
metal
layer
chip
silicon
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210244538.1A
Other languages
English (en)
Inventor
吕晔
李丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calterah Semiconductor Technology Shanghai Co Ltd
Original Assignee
Guibu Microelectronics Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guibu Microelectronics Nanjing Co ltd filed Critical Guibu Microelectronics Nanjing Co ltd
Priority to CN202210244538.1A priority Critical patent/CN114743946A/zh
Publication of CN114743946A publication Critical patent/CN114743946A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49596—Oscillators in combination with lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明公开了一种集成毫米波雷达天线的芯片封装结构及其封装方法，涉及半导体制造技术领域，解决了封装结构封装后翘曲问题较大，散热较差及射频信号与低频信号在同一平面影响毫米波雷达天线布局空间及性能的问题，其技术方案要点是该封装结构包括上层的硅互联芯片和下层的主芯片，上下两部分封装主体使用硅通孔及铜柱完成射频毫米波信号互联。上层使用硅互联芯片作为传输线及天线图形布局，用来收发毫米波信号，下层则通过主芯片的扇出结构向下引出低频信号与系统印刷电路板(PCB)相连，从而将射频信号与低频信号进行分离。两部分封装主体间可以根据需要通过硅互联芯片的重布线层做不同规模的层间金属散热结构。

Description

一种集成毫米波雷达天线的芯片封装结构及其封装方法
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种集成毫米波雷达天线的芯片封装结构及其封装方法。
背景技术
随着毫米波雷达在汽车行业以及普通消费领域日益广泛应用，对于雷达模组的高集成度小型化需求逐渐变得迫切起来。而毫米波波段对于天线单元及间距较小的尺寸需求使得在芯片封装体上集成天线得已实现。原有天线外置方案需要在印刷电路板(PCB)上预留大面积天线布线区域，而集成天线封装体(AiP)封装集成天线可以有效降低系统印刷电路板(PCB)的复杂度以及尺寸，可以让毫米波天线应用到更多小型化应用场景中。
目前实现封装天线方案主要有两类方案：
一是通过晶圆级扇出方式，将信号从芯片扇出，在硅芯片周边做天线单元结构，再用塑封胶将结构包裹保护。这种结构主要存在两个问题：(1)主要局限性在于芯片面积利用率低，很难经济的扩大天线结构，提升天线性能及通道数；(2)芯片扇出工艺精度相对于晶圆制程，公差大超过10倍，从而导致产品个体性能差异大，一致性较差。
二是通过FCCSP倒装基板封装实现集成天线封装体(AiP)，芯片与锡球在同一面，天线在基板另一侧。这种结构虽然解决了封装面积利用率问题，有效提升了天线性能/面积效率，但存在的问题在于：(1)由于要兼顾锡球大小及可焊性，硅芯片的厚度一般需要小于150um，而封装所用有机基板热膨胀系数(CTE，coefficient of thermal expansion)与硅芯片相差过大，实际应用中硅芯片所受应力较大，导致封装结构可靠性较差；(2)有机基板导热性能较差，集成天线封装体(AiP)顶层是天线无法贴合散热片，散热主要通过锡球向系统印刷电路板(PCB)传导，由于硅芯片与锡球同面，硅芯片区域基板无法植球，一方面造成IO接口数量受限，另一方面芯片导热通道也较少，所以散热问题较普通芯片更显突出；(3)有机基板加工精度相对于晶圆制程，公差大超过15倍，从而导致产品单体性能差异过大，一致性差。
发明内容
本申请提供了一种集成毫米波雷达天线的芯片封装结构及其封装方法，其技术目的是提升集成天线结构面积利用率，减小封装后的翘曲问题，提高封装结构的可靠性，改善封装结构的散热性能，提升系统可靠性。
本申请的上述技术目的是通过以下技术方案得以实现的：
一种集成毫米波雷达天线的芯片封装结构，包括互相连接的主芯片和硅互联芯片；
所述主芯片包括由环氧树脂包裹的硅裸芯和至少六个铜柱，所述硅裸芯和所述铜柱的一侧设有第一重布线层、另一侧通过第二重布线层与所述硅互联芯片连接，所述第一重布线层中依次设有第一金属接口上开窗、第一金属布线和第一金属接口下开窗，所述第一金属接口上开窗、所述第一金属布线与所述第一金属接口下开窗之间通过绝缘材料隔离；所述第一金属接口上开窗与所述铜柱连接，所述第一金属接口下开窗外接锡球；
所述硅互联芯片包括单晶硅层，所述单晶硅层在远离所述主芯片的一侧设有金属层、在靠近所述主芯片的另一侧设有第二重布线层，所述单晶硅层中开有至少六个硅通孔，所述第二重布线层中依次设有第二金属接口上开窗、第二金属布线、第二金属接口下开窗和填充胶，所述第二金属接口上开窗、所述第二金属布线、所述第二金属接口下开窗和所述填充胶之间通过绝缘材料隔离；所述第二金属接口上开窗与所述硅通孔连接，所述第二金属接口下开窗与所述铜柱连接；
所述金属层至少设有3层，每个相邻的所述金属层之间为绝缘层，所述金属层在靠近所述单金晶硅层的一侧根据射频信号通道数需求设有对应数量的金属垫，所述金属垫与所述硅通孔连接；
所述硅互联芯片用于高频信号传输，天线结构封装在所述金属层的上层，所述金属层中的金属布局包括传输线结构和天线所需参考地。
进一步地，所述绝缘层的材质包括二氧化硅。
进一步地，在所述第二重布线层与所述单晶硅层接触的位置处设有散热结构，所述散热结构为在所述第二重布线层上的高金属布线密度图形区域。
进一步地，所述第一金属布线与所述第二金属布线至少为1层。
一种如上任一所述的集成毫米波雷达天线的芯片封装结构的封装方法，包括：
S1：硅裸芯信号由扇出工艺引出，低频信号通过第一重布线层底层引出，高频信号通过第一重布线层的第一金属接口上开窗电化镀同层向上引出，随后使用环氧树脂包裹主芯片体；
S2：硅互联芯片通过硅通孔将射频信号引至背面，并通过第二重布线层将射频信号引至主芯片铜柱的对应位置，并在硅裸芯的对应位置通过第二金属布线做出散热结构；
S3：在铜柱接口处，主芯片体和硅互联芯片体键合组装，并通过填充胶填充键合后的间隙；
S4：最后在第一重布线层中的第一金属接口下开窗处植入锡球。
本申请的有益效果在于：本申请所述的封装结构包括上层的硅互联芯片和下层的主芯片，上下两部分封装主体使用硅通孔及铜柱完成射频信号互联。上层使用硅互联芯片作为传输线及天线图形布局，将射频信号通过硅互联芯片传输给天线芯片，下层则通过主芯片的扇出结构向下引出低频信号与系统印刷电路板(PCB)相连，从而将射频信号与低频信号进行分离。两部分封装主体间可以根据需要通过硅互联芯片的重布线层做不同规模的层间金属散热结构。具体有益效果包括：
(1)本申请硅互联芯片的顶层均可用于天线布线，可以有效利用封装面积优化天线性能，比传统扇出型封装将天线分布在硅芯片四周的方案性能更好；
(2)本申请基于晶圆级封装技术，功能传输线加工精度比基板更高并且可以利用硅互联芯片能支持多层金属布局的特点自由选择波导结构或者集成传输线结构以及参考地布局；
(3)本申请主体结构为硅芯片+硅互联层，CTE一致，封装后翘曲问题更小，结构可靠性更高；
(4)由于集成天线封装体(AiP)天线结构位于芯片顶层，所以无法通过贴合散热片的方式增加散热性能，而本申请通过降低芯片至空气，以及芯片至系统板的热阻，来最大程度改善散热性能。由于本申请封装结构主材为硅，使得硅芯片有源区到空气的热阻比塑封胶或者有机基板结构小95％，利于工作在小型化模组散热环境，提升系统可靠性。
附图说明
图1为本申请所述封装结构的示意图；
图2为主芯片的结构示意图；
图3为硅互联芯片的结构示意图；
图中：100-主芯片；200-硅互联芯片；101-硅裸芯；102-第一重布线层；201-单晶硅层；202-金属层；203-第二重布线层；1-铜柱；2-第一金属接口上开窗；3-第一金属布线；4-第一金属接口下开窗；5-锡球；6-硅通孔；7-第二金属接口上开窗；8-第二金属布线；9-第二金属接口下开窗；10-填充胶；11-绝缘层；12-金属垫；13-散热结构；14-绝缘材料；15-环氧树脂。
具体实施方式
下面将结合附图对本申请技术方案进行详细说明。
图1为本申请所述集成毫米波雷达天线的芯片封装结构，该封装结构包括互相连接的主芯片100和硅互联芯片200。
主芯片100包括由环氧树脂15包裹的硅裸芯101和至少六个铜柱1，硅裸芯101和铜柱1的一侧设有第一重布线层102、另一侧通过第二重布线层与硅互联芯片200连接，第一重布线层102中依次设有第一金属接口上开窗2、第一金属布线3和第一金属接口下开窗4，第一金属接口上开窗2、第一金属布线3与第一金属接口下开窗4之间通过绝缘材料14隔离；第一金属接口上开窗2与铜柱1连接，第一金属接口下开窗4外接锡球5。
具体地，如图2所示，主芯片100扇出将电信号从硅裸芯(Si Die)101原始PAD(金属垫)接口通过第一重新布线层102(RDL layer1)向外引出。
第一重布线层102结构由第一金属接口上开窗2(绝缘层开窗)-第一金属布线3-第一金属接口下开窗4构成，金属间会使用绝缘材料14隔离，信号扇出部分走线制程精度可以达到+/-2微米。
硅裸芯101除射频天线信号外的所有信号都通过金属键合的方式与第一重布线层102中的第一金属接口上开窗2相连，通过第一金属布线3再分布，第一金属布线3通过第一金属接口下开窗4与锡球5键合，电信号由此与外界系统连接。
射频天线信号则通过第一重布线层102中的第一金属接口上开窗2与互连铜柱1连通，并由互连铜柱1传导至上层的硅互联芯片200。
主芯片体的结构主体被环氧树脂15包裹以确保结构刚性与可靠性。
硅互联芯片200包括单晶硅层201，单晶硅层201在远离主芯片100的一侧设有金属层202、在靠近主芯片100的另一侧设有第二重布线层203，单晶硅层201中开有至少六个硅通孔6，第二重布线层203中依次设有第二金属接口上开窗7、第二金属布线8、第二金属接口下开窗9和填充胶10，第二金属接口上开窗7、第二金属布线8、第二金属接口下开窗9和填充胶10之间通过绝缘材料14隔离；第二金属接口上开窗7与硅通孔6连接，第二金属接口下开窗9与铜柱1连接，如图3所示。
具体地，底部填充胶10的毛细效应能够填充键合后硅互联芯片200与主芯片100间的间隙。
金属层202至少设有3层，每个相邻的金属层202之间为绝缘层11，金属层202在靠近单晶硅层201的一侧根据射频信号通道数需求设有对应数量的金属垫12，金属垫12与硅通孔6连接。
硅互联芯片200用于高频信号传输，天线结构封装在金属层202的上层，金属层中的金属布局包括传输线结构和天线所需参考地。
具体地，硅互联层首先在晶圆厂利用晶圆制造工艺，在单晶硅上根据天线设计需求制作3～8层金属层202，金属层间由二氧化硅为主材的绝缘层11做隔离，分别可以实现射频信号所需的传输线或波导结构，以及天线单元所需的参考地及天线单元图形布线。利用此多层金属结构可以根据应用端需求实现平面或立体结构天线。
在金属层202最底层所需位置预留接口金属垫12(PAD)图形，用于后续工序与下层主芯片100信号的互联。
在接口金属垫12处制作硅通孔6(TSV)将信号线引至硅互联芯片200背面，并与第二重布线层203中的第二金属接口上开窗7金属键合。
第二重布线层203(RDL layer2)与主芯片100铜柱1对应对接位置开第二金属接口下开窗9，且第二金属接口下开窗9与主芯片100铜柱1接口通过金属键合的方式连接。在硅裸芯101上方同样可以用第二重布线层203做出高密度金属图形作为层间金属散热层，这些第二金属布线8可以接信号地，主要做为加强上下结构散热能力用途。
第一重布线层102和第二重布线层203都支持射频信号传输线阻抗匹配优化设计。
本申请所述的封装方法，主要包括：
S1：硅裸芯信号由扇出工艺引出，低频信号通过第一重布线层底层引出，高频信号通过第一重布线层的第一金属接口上开窗电化镀同层向上引出，随后使用环氧树脂包裹主芯片体。
S2：硅互联芯片通过硅通孔将射频信号引至背面(即靠近第二重布线层的一侧)，并通过第二重布线层将射频信号引至主芯片铜柱的对应位置，并在硅裸芯的对应位置通过第二金属布线做出散热结构。
S3：在铜柱接口处，主芯片体和硅互联芯片体键合组装，并通过填充胶填充键合后的间隙。
S4：最后在第一重布线层中的第一金属接口下开窗处植入锡球。
综上，主芯片体与硅互联芯片封装后，组装成最终芯片体。
以上为本申请示范性实施例，本申请的保护范围由权利要求书及其等效物限定。

Claims (4)

1.一种集成毫米波雷达天线的芯片封装结构，其特征在于，包括互相连接的主芯片和硅互联芯片；
所述主芯片包括由环氧树脂包裹的硅裸芯和至少六个铜柱，所述硅裸芯和所述铜柱的一侧设有第一重布线层、另一侧通过第二重布线层与所述硅互联芯片连接，所述第一重布线层中依次设有第一金属接口上开窗、第一金属布线和第一金属接口下开窗，所述第一金属接口上开窗、所述第一金属布线与所述第一金属接口下开窗之间通过绝缘材料隔离；所述第一金属接口上开窗与所述铜柱连接，所述第一金属接口下开窗外接锡球；
所述硅互联芯片包括单晶硅层，所述单晶硅层在远离所述主芯片的一侧设有金属层、在靠近所述主芯片的另一侧设有第二重布线层，所述单晶硅层中开有至少六个硅通孔，所述第二重布线层中依次设有第二金属接口上开窗、第二金属布线、第二金属接口下开窗和填充胶，所述第二金属接口上开窗、所述第二金属布线、所述第二金属接口下开窗和所述填充胶之间通过绝缘材料隔离；所述第二金属接口上开窗与所述硅通孔连接，所述第二金属接口下开窗与所述铜柱连接；
所述金属层至少设有3层，每个相邻的所述金属层之间为绝缘层，所述金属层在靠近所述单金晶硅层的一侧根据射频信号通道数需求设有对应数量的金属垫，所述金属垫与所述硅通孔连接；
所述硅互联芯片用于高频信号传输，天线结构封装在所述金属层的上层，所述金属层中的金属布局包括传输线结构和天线所需参考地。
2.如权利要求1所述的封装结构，其特征在于，在所述第二重布线层与所述单晶硅层接触的位置处设有散热结构，所述散热结构为在所述第二重布线层上的高金属布线密度图形区域。
3.如权利要求2所述的封装结构，其特征在于，所述第一金属布线与所述第二金属布线至少为1层。
4.一种如权利要求1-3任一所述的集成毫米波雷达天线的芯片封装结构的封装方法，其特征在于，包括：
S1：硅裸芯信号由扇出工艺引出，低频信号通过第一重布线层底层引出，高频信号通过第一重布线层的第一金属接口上开窗电化镀同层向上引出，随后使用环氧树脂包裹主芯片体；
S2：硅互联芯片通过硅通孔将射频信号引至背面，并通过第二重布线层将射频信号引至主芯片铜柱的对应位置，并在硅裸芯的对应位置通过第二金属布线做出散热结构；
S3：在铜柱接口处，主芯片体和硅互联芯片体键合组装，并通过填充胶填充键合后的间隙；
S4：最后在第一重布线层中的第一金属接口下开窗处植入锡球。
CN202210244538.1A 2022-03-14 2022-03-14 一种集成毫米波雷达天线的芯片封装结构及其封装方法 Pending CN114743946A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210244538.1A CN114743946A (zh) 2022-03-14 2022-03-14 一种集成毫米波雷达天线的芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210244538.1A CN114743946A (zh) 2022-03-14 2022-03-14 一种集成毫米波雷达天线的芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN114743946A true CN114743946A (zh) 2022-07-12

Family

ID=82275876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210244538.1A Pending CN114743946A (zh) 2022-03-14 2022-03-14 一种集成毫米波雷达天线的芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN114743946A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116895614A (zh) * 2023-07-25 2023-10-17 华南理工大学 一种三维异构集成的毫米波系统封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116895614A (zh) * 2023-07-25 2023-10-17 华南理工大学 一种三维异构集成的毫米波系统封装结构
CN116895614B (zh) * 2023-07-25 2024-03-29 华南理工大学 一种三维异构集成的毫米波系统封装结构

Similar Documents

Publication Publication Date Title
US11721882B2 (en) Semiconductor package having discrete antenna device
US12095142B2 (en) Semiconductor package having discrete antenna device
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
US8541874B2 (en) Semiconductor device
US8129221B2 (en) Semiconductor package and method of forming the same
US20020074637A1 (en) Stacked flip chip assemblies
CN116169110A (zh) 一种芯片及封装方法
TWI723885B (zh) 半導體封裝
CN101656244A (zh) 硅基埋置型微波多芯组件的多层互连封装结构及制作方法
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
CN114743946A (zh) 一种集成毫米波雷达天线的芯片封装结构及其封装方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
US20150031170A1 (en) Method and apparatus for stacked semiconductor chips
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN116053245A (zh) 三维芯片封装结构、芯片封装方法、芯片及电子设备
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN113451258A (zh) 半导体封装结构及其制备方法
CN110676178A (zh) 预塑封芯片嵌入式多芯片集成的扇出型封装结构及方法
CN113823612B (zh) 一种基于2.5d结构多层互联的pop封装结构及其制作方法
CN221379294U (zh) 一种基于转接板的芯片封装重构结构
CN219832635U (zh) 半导体封装结构
US11171106B2 (en) Semiconductor package structure with circuit substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230913

Address after: 200120 702, Building E, Shengyin Building, No. 666 Shengxia Road, Pudong New Area, Shanghai

Applicant after: CALTERAH SEMICONDUCTOR TECHNOLOGY (SHANGHAI) Co.,Ltd.

Address before: 211800 No. 2666, hatch Eagle building, No. 99, Tuanjie Road, yanchuangyuan, Nanjing area, China (Jiangsu) pilot Free Trade Zone, Nanjing, Jiangsu Province

Applicant before: Guibu Microelectronics (Nanjing) Co.,Ltd.