CN110649001B - 一种集成天线结构的2.5d多芯片封装结构及制造方法 - Google Patents

一种集成天线结构的2.5d多芯片封装结构及制造方法 Download PDF

Info

Publication number
CN110649001B
CN110649001B CN201910930837.9A CN201910930837A CN110649001B CN 110649001 B CN110649001 B CN 110649001B CN 201910930837 A CN201910930837 A CN 201910930837A CN 110649001 B CN110649001 B CN 110649001B
Authority
CN
China
Prior art keywords
layer
chip
substrate
electrically connected
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910930837.9A
Other languages
English (en)
Other versions
CN110649001A (zh
Inventor
戴风伟
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201910930837.9A priority Critical patent/CN110649001B/zh
Priority to PCT/CN2019/125889 priority patent/WO2021056859A1/zh
Publication of CN110649001A publication Critical patent/CN110649001A/zh
Application granted granted Critical
Publication of CN110649001B publication Critical patent/CN110649001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种集成天线结构的2.5D多芯片封装结构，包括：衬底；多芯片塑封层，所述多芯片塑封层设置在所述衬底的上面；反射互连层，所述反射互连层设置在所述多芯片塑封层的上面；天线隔离层，所述天线隔离层设置在所述反射互连层的上面；天线阵列，所述天线阵列设置在所述天线隔离层的上表面；衬底背面重新布局布线层，所述衬底背面重新布局布线层设置在所述衬底的下面；外接焊球，所述外接焊球设置成与所述衬底背面重新布局布线层的外接焊盘电连接；以及钝化层，所述钝化层覆盖所述衬底背面重新布局布线层。

Description

一种集成天线结构的2.5D多芯片封装结构及制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种集成天线结构的2.5D多芯片封装结构及制造方法等技术领域。
背景技术
目前以手机为代表的便携式/移动类消费类电子设备中的元器件，不断要求设计者提供微型化、低成本的产品解决方案。事实上，微型化和低成本化不是相互矛盾的，而是相辅相成的。
随着通讯技术的不断进步，尤其是5G无线通讯技术不断发展，出现了天线之系统封装(Antennas in package；AiP)，这项AiP技术继承与发扬了微带天线、多芯片电路模块及瓦片式相控阵结构的集成概念。硅基半导体工艺集成度的提高，驱动了研究者自90年代末不断深入地探索在芯片封装上集成单个或多个天线，可应用天线包含印刷天线、金属片天线、超宽频天线、复合式天线等，这些天线可以被内置在同一系统封装结构中，使得整个系统封装适合直接应用于无线通讯产品上，不需另外进行外加天线之设计。它的进一步高速发展主要得益于市场的巨大需求。
由于将天线导入到多芯片系统级封装中，需要异质整合的射频前端模组、更复杂的重新设计，又必须符合消费电子产品轻薄短小的产品趋势，在系统级封装基础上的天线封装(Antenna in Package；AiP)成为研究的方向。现有的封装结构中，存在以下难题需要克服，第一封装系统需要集成射频芯片和数字类控制芯片等异质芯片；第二需要考虑到天线对芯片的信号干扰且需要考虑到天线信号接收性能；第三需要考虑到封装系统的散热等物理性能要求；第四还需要考虑封装系统的后续组装要求。
针对现有的将天线导入到多芯片系统级封装结构中存在的异质芯片集成困难、天线信号要求高以及散热性能不佳等问题。本发明提出一种集成天线结构的2.5D多芯片封装结构及制造方法，至少部分的克服了上述问题。
发明内容
针对现有的将天线导入到多芯片系统级封装结构中存在的异质芯片集成困难、天线信号要求高以及散热性能不佳等问题，根据本发明的一个实施例，提供一种集成天线结构的2.5D多芯片封装结构，包括：
衬底；
多芯片塑封层，所述多芯片塑封层设置在所述衬底的上面；
反射互连层，所述反射互连层设置在所述多芯片塑封层的上面；
天线隔离层，所述天线隔离层设置在所述反射互连层的上面；
天线阵列，所述天线阵列设置在所述天线隔离层的上表面；
衬底背面重新布局布线层，所述衬底背面重新布局布线层设置在所述衬底的下面；
外接焊球，所述外接焊球设置成与所述衬底背面重新布局布线层的外接焊盘电连接；以及
钝化层，所述钝化层覆盖所述衬底背面重新布局布线层。
在本发明的一个实施例中，衬底进一步包括：
硅衬底；
贯穿所述硅衬底的TSV导电通孔；以及
位于所述硅衬底上表面的第一重新布局布线层，所述第一重新布局布线层通过所述TSV导电通孔电连接至所述衬底背面重新布局布线层。
在本发明的一个实施例中，所述多芯片塑封层进一步包括：
第一塑封层，所述第一塑封层覆盖设置在所述衬底的上表面；
第一铜柱，所述第一铜柱贯穿所述第一塑封层，且电连接至所述第一重新布局布线层；
第一芯片，所述第一芯片设置成被所述第一塑封层包覆，且电连接至所述第一重新布局布线层；
第二芯片，所述第二芯片设置成被所述第一塑封层包覆，且电连接至所述第一重新布局布线层；以及
键合引线，所述键合引线设置成被所述第一塑封层包覆，且电连接所述第一芯片或所述第二芯片至所述第一重新布局布线层。
在本发明的一个实施例中，所述第一芯片为射频芯片，所述第二芯片为控制芯片。
在本发明的一个实施例中，所述第一芯片、所述第二芯片、所述键合引线的顶部与所述衬底之间的距离小于所述第一铜柱的高度。
在本发明的一个实施例中，所述反射互连层进一步包括：
介质层，所述介质层覆盖设置在所述多芯片塑封层的上表面；
第二重新布局布线层，所述第二重新布局布线层电连接至所述第一铜柱；以及
反射层。
在本发明的一个实施例中，所述天线隔离层进一步包括第二塑封层和第二铜柱。其中所述第二塑封层覆盖设置在所述反射互连层的上表面；所述第二铜柱贯穿所述第二塑封层，且电连接至所述第二重新布局布线层。
在本发明的一个实施例中，所述天线阵列电连接至所述第二铜柱。
根据本发明的另一个实施例，提供一种集成天线结构的2.5D多芯片封装结构的制造方法，包括：
在衬底第一面形成TSV导电通孔和第一重新布局布线层；
形成与第一重新布局布线层电连接的第一铜柱；
进行多芯片组装；
形成多芯片塑封层并减薄漏出第一铜柱；
形成与第一铜柱电连接的第二重新布局布线层、介质层和天线反射结构；
形成与第二重新布局布线层电连接的第二铜柱；
形成天线隔离层并减薄漏出第二铜柱；
在天线隔离层上形成与第二铜柱电连接的天线阵列；以及
减薄衬底第二面，实现TSV导电通的背面露头，并在衬底第二面依次形成钝化层、与TSV导电通孔电连接的衬底背面重新布局布线层、设置在衬底背面重新布局布线层的外接焊盘上的外接焊球。
在本发明的另一个实施例中，所述多芯片组装进一步包括：
将第一芯片倒装焊接至所述第一重新布局布线层；
将第二芯片正装贴片至所述衬底；以及
引线键合电连接所述第二芯片焊盘至所述第一重新布局布线层。
其中，所述第一芯片、第二芯片、引线键合后的引线的顶部距离衬底的距离小于所述第一铜柱的高度。
本发明提供一种集成天线结构的2.5D多芯片封装结构及制造方法，采用带TSV的转接板实现异质芯片的高密度集成，然后通过塑封晶圆重构结合大尺寸导电铜柱技术，在芯片上层设置反射层克服天线对芯片的信号干扰，再在顶层形成天线阵列结构，最后在带TSV的转接板背面形成互连线路及外接焊球。天线阵列结构通过封装结构中的重新布局布线层与多芯片以及外接焊球实现电连接。基于本发明提供的该种集成天线结构的2.5D多芯片封装结构及制造方法具有以下优点，1)整体封装结构具有薄、小型化、高密度集成的特点；2)可实现多种异质芯片集成，包括异质射频芯片和数字类控制芯片；3)芯片在封装结构内的组装方式灵活，可以采用FC、WB或二者都有；4)封装基板(转接板)的TSV既可用于与基板互连，也可用于散热。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种集成天线结构的2.5D多芯片封装结构100的剖面示意图。
图2A至图2I示出根据本发明的一个实施例形成该种集成天线结构的2.5D多芯片封装结构100的过程剖面投影示意图。
图3示出的是根据本发明的一个实施例形成该种集成天线结构的2.5D多芯片封装结构100的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种集成天线结构的2.5D多芯片封装结构及制造方法，采用带TSV的转接板实现异质芯片的高密度集成，然后通过塑封晶圆重构结合大尺寸导电铜柱技术，在芯片上层设置反射层克服天线对芯片的信号干扰，再在顶层形成天线阵列结构，最后在带TSV的转接板背面形成互连线路及外接焊球。天线阵列结构通过封装结构中的重新布局布线层与多芯片以及外接焊球实现电连接。基于本发明提供的该种集成天线结构的2.5D多芯片封装结构及制造方法具有以下优点，1)整体封装结构具有薄、小型化、高密度集成的特点；2)可实现多种异质芯片集成，包括异质射频芯片和数字类控制芯片；3)芯片在封装结构内的组装方式灵活，可以采用FC、WB或二者都有；4)封装基板(转接板)的TSV既可用于与基板互连，也可用于散热。
下面结合图1来详细介绍根据本发明的一个实施例的一种集成天线结构的2.5D多芯片封装结构。图1示出根据本发明的一个实施例的一种集成天线结构的2.5D多芯片封装结构100的剖面示意图。如图1所示，该集成天线结构的2.5D多芯片封装结构100进一步包括衬底110、多芯片塑封层120、反射互连层130、天线隔离层140、天线阵列150、衬底背面RDL160、外接焊球170以及钝化层180。
衬底110进一步包括硅衬底111、导电硅通孔(TSV)112和第一重新布局布线层113。在本发明的一个实施例中，硅衬底111为无源硅衬底，导电硅通孔(TSV)112设置在硅衬底111的内部确定位置，并从上表面到下表面贯穿该硅衬底111，第一重新布局布线层113设置在硅衬底111的上表面，且与导电硅通孔(TSV)112电连接。在本发明的一个具体实施例中，第一重新布局布线层113可以为单层或多层。
多芯片塑封层120设置在衬底110的上方，进一步包括第一塑封层121、第一大尺寸铜柱122、第一芯片123、第二芯片124以及键合引线125，其中第一大尺寸铜柱122贯穿第一塑封层121，且其高度大于第一芯片123、第二芯片124以及键合引线125的顶部到衬底110上表面的距离。在本发明的一个实施例中，第一塑封层121覆盖衬底110的上表面，第一大尺寸铜柱122与设置在衬底110上表面的第一重新布局布线层113电连接，第一芯片123、第二芯片124被第一塑封层121包覆，并与第一重新布局布线层113电连接。在本发明的又一实施例中，第一芯片123和第二芯片124为异质芯片，例如第一芯片123为射频芯片，第二芯片124为数字控制芯片等。在本发明的一个具体实施例中，第一芯片123倒装焊设置在第一重新布局布线层113的对应焊盘上，第二芯片124通过正装贴片设置在衬底110的上表面上方，在通过引线键合形成的键合引线125实现和第一重新布局布线层113的电连接。第一芯片123、第二芯片124分别通过第一布局布线层113与第一大尺寸铜柱122以及导电硅通孔(TSV)112实现电和或信号的互连。
反射互连层130设置在多芯片塑封层120的上方，进一步包括介质层131、第二重新布局布线层132和反射层133。在本发明的一个实施例中，介质层131为具有电绝缘性能的材料层，如PI、PCB、固化片/半固化片等材料，第二重新布局布线层132与第一重新布局布线层113类似，可以为单层或多层导电层，反射层133用于屏蔽保护天线阵列150的信号，以防止天线信号对芯片的干扰。其中第二重新布局布线层132通过第一大尺寸铜柱122实现和第一布局布线层113之间的电和或信号的互连。
天线隔离层140设置在反射互连层130的上方，进一步包括第二塑封层141和第二大尺寸铜柱142。第二塑封层141覆盖在反射互连层130的上表面，第二大尺寸铜柱142与第二重新布局布线层132电连接。
天线阵列150设置在天线隔离层140的上方，与第二大尺寸铜柱142电连接，其通过第二大尺寸导电铜柱142、第二重新布局布线层132、第一大尺寸铜柱122、第一重新布局布线层113实现和多芯片的电或信号互连。
衬底背面RDL 160设置在衬底110的下表面，与导电硅通孔(TSV)电互连。衬底背面RDL 160与第一重新布局布线层113以及第二重新布局布线层132类似，可以为单层或多层布线层。
外接焊球170设置在衬底背面RDL 160的外接焊盘上，可以通过植球、电镀等工艺形成。外接焊球170用于封装结构与外接系统的互连。
钝化层180覆盖在衬底110的下表面及衬底背面RDL160上，起到绝缘保护作用。
下面结合图2A至图2I以及图3来详细描述形成该种集成天线结构的2.5D多芯片封装结构100的过程。图2A至图2I示出根据本发明的一个实施例形成该种集成天线结构的2.5D多芯片封装结构100的过程剖面投影示意图；图3示出的是根据本发明的一个实施例形成该种集成天线结构的2.5D多芯片封装结构100的流程图。
首先，在步骤301，如图2A所示，在衬底201上形成TSV导电通孔202和第一RDL 203。在本发明的一个实施例中，衬底201的为硅衬底，通过高深宽比刻蚀、导电填充等工艺形成TSV导电通孔202，再通过图形化电镀形成与TSV导电通孔202电连接的第一RDL 203。在本发明的一个具体实施例中，第一RDL 203可以为单层或者多层，具体根据设计确定，第一RDL203的材料可以为铜、钨、铝等金属材料。在本发明的又一实施例中，第一RDL 203的最外层还包括芯片焊盘和铜柱焊盘(图中未示出)。在本发明的又一具体实施例中，TSV导电通孔202的具体形成方法采用包括基于博士工艺的高深宽比硅通孔刻蚀、电镀种子层沉积、导电通孔侧壁阻挡层沉积、导电铜柱电镀、去除电镀种子层以及对应的光刻等工艺；第一RDL203通过电镀种子层沉积、光刻形成电镀掩膜、电镀、去除光刻胶以及去除多余的电镀种子层等工艺形成。
接下来，在步骤302，如图2B所示，形成与第一RDL电连接的第一大尺寸铜柱204。在本发明的一个实施例中，通过一次或多层图形化电镀形成第一大尺寸铜柱204，具体电镀工艺与上述方法类似，在此不再赘述。
然后，在步骤303，如图2C所示，在已做好第一RDL 203和第一大尺寸铜柱204的衬底201上进行芯片组装，其中组装后芯片及键合引线的最高处到衬底的距离小于第一大尺寸铜柱204。在本发明的一个实施例中，第一芯片205直接倒装焊至第一RDL 203的对应芯片焊盘上，第二芯片206先通过正装贴片固定到衬底201的上表面，然后再通过引线键合工艺形成键合引线207，从而实现第二芯片206和第一RDL 203的电连接。
接下来，在步骤304，如图2D所示，形成多芯片塑封层208，并减薄漏出第一大尺寸铜柱204。
然后，在步骤305，如图2E所示，形成与第一大尺寸铜柱204电连接的第二RDL 209、介质层210以及天线反射结构211。第二RDL 209可以为单层或多层，通过图形化电镀、CVD沉积等工艺形成，材料可以为铜、铝等金属材料；介质层210用于隔绝单层RDL导线或多层RDL；天线反射结构211起到对下层芯片的信号保护作用，当天线/天线阵列工作时，能有效防止天线信号对芯片的干扰，因此，天线反射结构211在与第二RDL 209的配合下，基本实现对下层结构的反射屏蔽作用。
接下来，在步骤306，如图2F所示，形成与第二RDL 209电连接的第二大尺寸铜柱212。与第一大尺寸铜柱204类似，可以通过单次或多次电镀形成该第二大尺寸铜柱212。
然后，在步骤307，如图2G所示，形成天线隔离层213，并减薄该天线隔离层213，漏出第二大尺寸铜柱212的顶面。
接下来，在步骤308，如图2H所示，在天线隔离层213的上表面形成与第二大尺寸铜柱212电连接的天线阵列214。天线阵列214可以通过贴片设置在天线隔离层213的上表面，也可以通过电镀等工艺直接形成在天线隔离层213的上表面。天线阵列214可以为印刷天线、金属片天线、超宽频天线、复合式天线等。
最后，在步骤309，如图2I所示，进行衬底201背面减薄，实现TSV导电通孔202的背面露头，并在衬底201背面依次形成钝化层215、与TSV导电通孔202电连接的第三RDL 216、设置在第三RDL 216外接焊盘上的外接焊球217。在本发明的一个实施例中，钝化层215可以为PI或固化片等绝缘材料；第三RDL 216与第一、第二RDL层形成方式类似，通常为单层或多层铜互连层；外接焊球217通过植球、电镀等工艺形成，可以为无铅焊球或者导电铜柱。
基于本发明提供的该种集成天线结构的2.5D多芯片封装结构及制造方法，采用带TSV的转接板实现异质芯片的高密度集成，然后通过塑封晶圆重构结合大尺寸导电铜柱技术，在芯片上层设置反射层克服天线对芯片的信号干扰，再在顶层形成天线阵列结构，最后在带TSV的转接板背面形成互连线路及外接焊球。天线阵列结构通过封装结构中的重新布局布线层与多芯片以及外接焊球实现电连接。基于本发明提供的该种集成天线结构的2.5D多芯片封装结构及制造方法具有以下优点，1)整体封装结构具有薄、小型化、高密度集成的特点；2)可实现多种异质芯片集成，包括异质射频芯片和数字类控制芯片；3)芯片在封装结构内的组装方式灵活，可以采用FC、WB或二者都有；4)封装基板(转接板)的TSV既可用于与基板互连，也可用于散热。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (7)

1.一种集成天线结构的2.5D多芯片封装结构，包括：
衬底；
多芯片塑封层，所述多芯片塑封层设置在所述衬底的上面；
反射互连层，所述反射互连层设置在所述多芯片塑封层的上面；
天线隔离层，所述天线隔离层设置在所述反射互连层的上面；
天线阵列，所述天线阵列设置在所述天线隔离层的上表面；
衬底背面重新布局布线层，所述衬底背面重新布局布线层设置在所述衬底的下面；
外接焊球，所述外接焊球设置成与所述衬底背面重新布局布线层的外接焊盘电连接；以及
钝化层，所述钝化层覆盖所述衬底背面重新布局布线层，
反射互连层包括：介质层，所述介质层覆盖设置在所述多芯片塑封层的上表面；第二重新布局布线层，所述第二重新布局布线层设置在介质层的下表面，并电连接至贯穿多芯片塑封层的第一铜柱；反射层，所述反射层设置在介质层的上表面；
所述天线隔离层进一步包括第二塑封层和第二铜柱，其中所述第二塑封层覆盖设置在所述反射互连层的上表面；所述第二铜柱贯穿所述第二塑封层，且电连接至所述第二重新布局布线层，
其中所述衬底进一步包括：
硅衬底；
贯穿所述硅衬底的TSV导电通孔；以及
位于所述硅衬底上表面的第一重新布局布线层，所述第一重新布局布线层通过所述TSV导电通孔电连接至所述衬底背面重新布局布线层，从而将电信号引到衬底背面。
2.如权利要求1所述的集成天线结构的2.5D多芯片封装结构，其特征在于，所述多芯片塑封层进一步包括：
第一塑封层，所述第一塑封层覆盖设置在所述衬底的上表面；
第一铜柱，所述第一铜柱贯穿所述第一塑封层，且电连接至所述第一重新布局布线层，从而将电信号引到反射互连层和/或天线阵列；
一个或多个第一芯片，所述第一芯片设置成被所述第一塑封层包覆，且电连接至所述第一重新布局布线层；
一个或多个第二芯片，所述第二芯片设置成被所述第一塑封层包覆，且电连接至所述第一重新布局布线层；以及
键合引线，所述键合引线设置成被所述第一塑封层包覆，且电连接所述第一芯片或所述第二芯片至所述第一重新布局布线层。
3.如权利要求2所述的集成天线结构的2.5D多芯片封装结构，其特征在于，所述一个或多个第一芯片为射频芯片，所述一个或多个第二芯片为控制芯片。
4.如权利要求2所述的集成天线结构的2.5D多芯片封装结构，其特征在于，所述第一芯片、所述第二芯片、所述键合引线的顶部与所述衬底之间的距离小于所述第一铜柱的高度。
5.如权利要求1所述的集成天线结构的2.5D多芯片封装结构，其特征在于，所述天线阵列电连接至所述第二铜柱。
6.一种集成天线结构的2.5D多芯片封装结构的制造方法，包括：
在衬底第一面形成TSV导电通孔和第一重新布局布线层；
形成与第一重新布局布线层电连接的第一铜柱；
进行多芯片组装；
形成多芯片塑封层并减薄露出第一铜柱；
形成与第一铜柱电连接的第二重新布局布线层、介质层和反射层，所述介质层覆盖设置在所述多芯片塑封层的上表面；所述第二重新布局布线层设置在介质层的下表面，并电连接至贯穿多芯片塑封层的第一铜柱；所述反射层设置在介质层的上表面；
形成与第二重新布局布线层电连接的第二铜柱；
形成天线隔离层并减薄露出第二铜柱，所述天线隔离层进一步包括第二塑封层，所述第二塑封层覆盖设置在所述反射层的上表面；
在天线隔离层上形成与第二铜柱电连接的天线阵列；以及
减薄衬底第二面，实现TSV导电通孔的背面露头，并在衬底第二面依次形成钝化层、与TSV导电通孔电连接的衬底背面重新布局布线层、设置在衬底背面重新布局布线层的外接焊盘上的外接焊球。
7.如权利要求6所述的方法，其特征在于，所述多芯片组装进一步包括：
将一个或多个第一芯片倒装焊接至所述第一重新布局布线层；
将一个或多个第二芯片正装贴片至所述衬底；以及
引线键合电连接所述第二芯片焊盘至所述第一重新布局布线层，
其中，所述第一芯片、第二芯片、引线键合后的引线的顶部距离衬底的距离小于所述第一铜柱的高度。
CN201910930837.9A 2019-09-29 2019-09-29 一种集成天线结构的2.5d多芯片封装结构及制造方法 Active CN110649001B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910930837.9A CN110649001B (zh) 2019-09-29 2019-09-29 一种集成天线结构的2.5d多芯片封装结构及制造方法
PCT/CN2019/125889 WO2021056859A1 (zh) 2019-09-29 2019-12-17 一种集成天线结构的2.5d多芯片封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910930837.9A CN110649001B (zh) 2019-09-29 2019-09-29 一种集成天线结构的2.5d多芯片封装结构及制造方法

Publications (2)

Publication Number Publication Date
CN110649001A CN110649001A (zh) 2020-01-03
CN110649001B true CN110649001B (zh) 2021-11-09

Family

ID=68993121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910930837.9A Active CN110649001B (zh) 2019-09-29 2019-09-29 一种集成天线结构的2.5d多芯片封装结构及制造方法

Country Status (2)

Country Link
CN (1) CN110649001B (zh)
WO (1) WO2021056859A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128968A (zh) * 2020-01-08 2020-05-08 青岛歌尔智能传感器有限公司 芯片封装结构
WO2021142599A1 (zh) * 2020-01-14 2021-07-22 深圳市大疆创新科技有限公司 一种芯片封装结构及封装方法
CN112054036B (zh) * 2020-09-25 2024-02-09 上海先方半导体有限公司 图像传感芯片集成结构及其制造方法
CN112820721B (zh) * 2021-01-15 2022-12-09 上海航天电子通讯设备研究所 一种集成封装天线及其封装方法
TWI789768B (zh) * 2021-05-26 2023-01-11 大陸商青島新核芯科技有限公司 天線模組及其製造方法暨電子裝置
CN113629019A (zh) * 2021-06-25 2021-11-09 北京大学 一种毫米波封装结构及其制备方法
TWI799904B (zh) * 2021-06-28 2023-04-21 大陸商青島新核芯科技有限公司 電子裝置之製造方法
CN113725175B (zh) * 2021-08-30 2024-04-16 武汉新芯集成电路制造有限公司 集成电路芯片及制作方法、半导体装置
CN113823612B (zh) * 2021-10-27 2024-10-18 华天科技（昆山）电子有限公司 一种基于2.5d结构多层互联的pop封装结构及其制作方法
TWI789977B (zh) * 2021-11-04 2023-01-11 大陸商青島新核芯科技有限公司 電子裝置及其製造方法
CN114496808B (zh) * 2022-01-25 2024-03-12 河北博威集成电路有限公司 倒装式塑封的装配方法、屏蔽系统、散热系统及应用
CN115513188A (zh) * 2022-09-27 2022-12-23 中国电子科技集团公司第四十四研究所 可兼容芯片的三维集成系统及其制作方法
CN116435258B (zh) * 2023-06-13 2023-09-26 中诚华隆计算机技术有限公司 一种芯片的封装方法及其封装结构
CN116995068B (zh) * 2023-09-25 2024-01-09 之江实验室 芯片集成天线封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534803A (zh) * 2011-05-05 2014-01-22 英特尔公司 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法
CN105590902A (zh) * 2013-02-08 2016-05-18 日月光半导体制造股份有限公司 天线封装模块及其制造方法
CN107910311A (zh) * 2017-12-04 2018-04-13 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其制备方法
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN209029376U (zh) * 2018-12-26 2019-06-25 华进半导体封装先导技术研发中心有限公司 一种基于基板的ipd集成封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
US20190013301A1 (en) * 2017-07-04 2019-01-10 Intel Corporation Stacked dies with passive components within facing recesses
CN209328893U (zh) * 2019-03-04 2019-08-30 中芯长电半导体（江阴）有限公司 天线的封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534803A (zh) * 2011-05-05 2014-01-22 英特尔公司 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法
CN105590902A (zh) * 2013-02-08 2016-05-18 日月光半导体制造股份有限公司 天线封装模块及其制造方法
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN107910311A (zh) * 2017-12-04 2018-04-13 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其制备方法
CN209029376U (zh) * 2018-12-26 2019-06-25 华进半导体封装先导技术研发中心有限公司 一种基于基板的ipd集成封装结构

Also Published As

Publication number Publication date
CN110649001A (zh) 2020-01-03
WO2021056859A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
KR102249680B1 (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
KR102148909B1 (ko) 이중 측면의 금속 라우팅을 갖는 반도체 패키지
US9881863B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TW201903994A (zh) 半導體封裝
US12095142B2 (en) Semiconductor package having discrete antenna device
KR20210093712A (ko) 반도체 디바이스 및 제조 방법
TWI723885B (zh) 半導體封裝
US11908787B2 (en) Package structure and method of manufacturing the same
CN114864554A (zh) 一种多芯片晶圆级封装结构及其形成方法
CN112713098A (zh) 天线封装结构及封装方法
CN112713097A (zh) 天线封装结构及封装方法
US8558353B2 (en) Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit
US20230132846A1 (en) Electronic device and manufacturing method thereof
US20210225783A1 (en) Semiconductor device package and the method of manufacturing the same
CN210692485U (zh) 天线封装结构
CN111063673A (zh) 一种无基板集成天线封装结构及其制造方法
CN112713096A (zh) 天线封装结构及封装方法
WO2021195893A1 (zh) 一种裸芯片、封装结构、电子设备及制备方法
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
CN210692486U (zh) 天线封装结构
CN112713140A (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant