CN209029376U - 一种基于基板的ipd集成封装结构 - Google Patents
一种基于基板的ipd集成封装结构 Download PDFInfo
- Publication number
- CN209029376U CN209029376U CN201822195444.1U CN201822195444U CN209029376U CN 209029376 U CN209029376 U CN 209029376U CN 201822195444 U CN201822195444 U CN 201822195444U CN 209029376 U CN209029376 U CN 209029376U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- ipd
- layer
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种基于基板的IPD集成封装结构,包括:封装基板,所述封装基板具有自顶部向内延伸的芯片腔体;第一芯片,所述第一芯片设置在所述芯片腔体中;塑封胶层,所述塑封胶层包覆所述第一芯片;重新布局布线层,所述重新布局布线层设置在所述封装基板和所述第一芯片之上;集成无源器件;以及外接焊球,所述外接焊球设置在所述封装基板的底部。
Description
技术领域
本实用新型涉及集成电路封装技术领域,尤其涉及一种基于基板的IPD集成封装结构。
背景技术
随着电子产品小型化、便携化以及智能化的发展,对应芯片的小型化与集成化需求在逐渐增加,越来越多的系统级集成封装(SIP,Systemin Packaging)需要IPD(Integrated Passive Device,集成无源器件)的集成。
现有技术中无法将IPD集成于基板中,原因是目前基板加工精度不足,通过基板工艺直接加工制作的IPD结构性能无法保证。所以,现有的在基板结构中集成IPD主要是将IPD制作为WLCSP封装,然后通过倒装焊(FC,Flip Chip)或者引线键合(WB,Wire Bonding)的方式加以封装。这种方法带来的一个问题是封装过后的IPD性能因焊球或者引线键合的引入而出现恶化,与原先的设计相差甚远,甚至无法发挥作用。
针对现有的IPD集成封装工艺中焊球或者引线键合的引入导致IPD性能恶化,而通过基板工艺直接加工制作的IPD结构性能无法保证等问题,本实用新型提出一种新型的基于基板的IPD集成封装结构,可实现多芯片异质集成及IPD集成,并至少部分的克服了上述问题。
实用新型内容
针对现有的IPD集成封装工艺中焊球或者引线键合的引入导致IPD性能恶化,而通过基板工艺直接加工制作的IPD结构性能无法保证等问题,根据本实用新型的一个实施例,提供一种基于基板的IPD集成封装结构,包括:
封装基板,所述封装基板具有自顶部向内延伸的芯片腔体;
第一芯片,所述第一芯片设置在所述芯片腔体中;
塑封胶层,所述塑封胶层包覆所述第一芯片;
重新布局布线层,所述重新布局布线层设置在所述封装基板和所述第一芯片之上;
集成无源器件;以及
外接焊球,所述外接焊球设置在所述封装基板的底部。
在本实用新型的一个实施例中,所述封装基板具有互连线路。
在本实用新型的一个实施例中,所述第一芯片通过引线键合电连接至作数封装基板的互连线路。
在本实用新型的一个实施例中,所述互连线路进一步包括位于所述芯片腔体底部的第一芯片焊盘和位于所述封装基板底部的外接焊盘。
在本实用新型的一个实施例中,所述第一芯片通过芯片焊接结构倒装焊接至所述第一芯片焊盘。
在本实用新型的一个实施例中,所述重新布局布线层实现所述第一芯片IO的扇出。
在本实用新型的一个实施例中,所述第一芯片具有TSV导电通孔,所述重新布局布线层电连接至所述TSV导电通孔。
在本实用新型的一个实施例中,所述集成无源器件设置在所述重新布局布线层中,并通过所述重新布局布线层实现与所述第一芯片、所述封装基板内互连线路的互连。
在本实用新型的一个实施例中,所述集成无源器件为电阻和/或电感和/或天线和/或电容和/或滤波器和或巴伦。
在本实用新型的一个实施例中,基于基板的IPD集成封装结构还包括第二芯片,所述第二芯片电连接至最外层所述重新布局布线层。
本实用新型提供一种基于基板的IPD集成封装结构及其制造方法,通过在封装基板上预设芯片埋入槽,在芯片埋入后利用晶圆重构结合重新布局布线工艺完成IPD集成,然后再结合三维封装技术实现高密度封装结构。基于本实用新型的该种基于基板的IPD集成封装结构及其制造方法将芯片集成在基板内部,降低了基板纵向高度,提升了封装结构的集成度;通过扇出工艺直接在基板上利用RDL形成IPD,大大改善了IPD加工的工艺精度;省略了IPD器件的封装过程,直接将其集成于基板之上,大大减小了封装对于IPD性能的影响,使设计更加精准;在集成IPD的同时,可进一步利用RDL实现天线等结构或通过Bump与其他芯片相连,进一步提高了基板的集成度。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征,将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解,这些附图只描绘本实用新型的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本实用新型的一个实施例形成的一种基于基板的IPD集成封装结构100的剖面示意图。
图2A至图2H示出根据本实用新型的一个实施例形成该种基于基板的IPD集成封装结构100的过程剖面示意图。
图3示出的是根据本发明的一个实施例形成该种基于基板的IPD集成封装结构100的流程图300。
具体实施方式
在以下的描述中,参考各实施例对本实用新型进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本实用新型的实施例的全面理解。然而,本实用新型可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本实用新型的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本实用新型的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本实用新型提供一种基于基板的IPD集成封装结构及其制造方法,通过在封装基板上预设芯片埋入槽,在芯片埋入后利用晶圆重构结合重新布局布线工艺完成IPD集成,然后再结合三维封装技术实现高密度封装结构。基于本实用新型的该种基于基板的IPD集成封装结构及其制造方法将芯片集成在基板内部,降低了基板纵向高度,提升了封装结构的集成度;通过扇出工艺直接在基板上利用RDL形成IPD,大大改善了IPD加工的工艺精度;省略了IPD器件的封装过程,直接将其集成于基板之上,大大减小了封装对于IPD性能的影响,使设计更加精准;在集成IPD的同时,可进一步利用RDL实现天线等结构或通过Bump与其他芯片相连,进一步提高了基板的集成度。
下面结合图1来详细介绍根据本实用新型的一个实施例的一种基于基板的IPD集成封装结构。图1示出根据本实用新型的一个实施例形成的一种基于基板的IPD集成封装结构100的剖面示意图。如图1所示,该种基于基板的IPD集成封装结构100进一步包括封装基板110、第一芯片120、塑封胶层130、重新布局布线层140、集成无源器件150、钝化层160、第二芯片170以及外接焊球180。
封装基板110进一步包括从封装基板110上表面向内延伸的芯片腔体111、设置在封装基板110内部的互连线路。在本实用新型的一个实施例中,封装基板110内部的互连线路进一步包括位于芯片腔体111底部的第一芯片焊盘112、位于封装基板110底面的外接焊盘113以及基板层间导电连接结构114。在本实用新型的又一实施例中,封装基板110的互连线路具有多层。
第一芯片120通过倒装焊或者引线键合工艺设置到封装基板110的芯片腔体111内。在本实用新型的一个实施例中,第一芯片120通过芯片焊球121倒装焊至芯片腔体111底部的第一芯片焊盘112上,从而实现第一芯片120与封装基板110内部互连线路的电连接。在本实用新型的又一实施例中,第一芯片120还包括TSV导电通孔122。
塑封胶层130覆盖第一芯片120及封装基板110的上表面和侧面,同时塑封胶层130还填充第一芯片120和芯片腔体111之间的空隙。在本实用新型的一个实施例中,塑封胶层130事项在第一芯片120背面所在平面的晶圆重构,从而为后续进一步的布线和器件制作提供支撑。
重新布局布线层140,设置在塑封胶层130的上方,可以具有一层或多层重新布局布线层140,重新布局布线层140对第一芯片120的IO实现扇出功能。在本实用新型的一个实施例中,当具有多层重新布局布线层140时,在层间通过层间介质实现相互绝缘;在本实用新型的又一实施例中,顶层的重新布局布线层140具有第二芯片焊盘,以实现与第二芯片的电连接,底层的重新布局布线层140与第一芯片120的TSV导电通孔122电连接。
集成无源器件(IPD)150集成设置在某一层或某几层重新布局布线层140相同的金属层上。在本实用新型的一个实施例中,集成无源器件(IPD)150为集成电阻,通过设计集成在某一层重新布局布线层140上,并通过该重新布局布线层140实现互连;在本实用新型的又一实施例中,集成无源器件(IPD)150为集成电感,通过设计形成在多层重新布局布线层140上,并通过该重新布局布线层140实现互连;在本实用新型的再一实施例中,集成无源器件(IPD)150还可以为天线、电容等其他器件。
钝化层160设置成覆盖重新布局布线层140和集成无源器件(IPD)150,从而实现对他们的机械和/或电学保护作用。钝化层160可以选自固化胶、树脂、PI、阻焊绿油层等材料。
第二芯片170通过倒装焊设置在最外层的重新布局布线层140的对应焊盘上,与第一芯片120及封装基板110形成三维堆叠结构。在本发明的一个具体实施例中可以设置一个或多个第二芯片170,以形成三维堆叠结构。
外接焊球180设置在封装基板110底面的外接焊盘113上,外接焊球180可以通过电镀或植球工艺形成,外接焊球180可以为无铅焊球或导电铜柱等。
下面结合图2A至图2H以及图3来详细描述形成该种基于基板的IPD集成封装结构100的过程。图2A至图2H示出根据本实用新型的一个实施例形成该种基于基板的IPD集成封装结构100的过程剖面示意图;图3示出的是根据本发明的一个实施例形成该种基于基板的IPD集成封装结构100的流程图300。
首先,在步骤310,如图2A所示,将制作好芯片空腔(211)和内部电路(212,213,214)的封装基板210键合至载片220。在本实用新型的一个实施例中,芯片空腔211在封装基板210加工过程中基于设计通过刻蚀、铣切等工艺形成;内部电路至少包括位于芯片空腔211底部的第一芯片焊盘212、位于封装基板210底部的外接焊盘213以及位于封装基板210内部的层间导电通孔214。在本实用新型的又一实施例中,在单颗封装基板之间设置有基板分割槽(图中未示出)。
接下来,在步骤320,如图2B所示,将第一芯片230集成焊接至芯片腔体211。在本实用新型的一个实施例中,第一芯片230通过芯片焊球231倒装焊接至芯片腔体211底部的芯片焊盘212,从而实现第一芯片230与封装基板210的电互连。在本实用新型的另一实施例中,第一芯片230通过引线键合与封装基板210形成电互连。在本实用新型的再一实施例中,第一芯片230还包括TSV导电通孔232,以实现将芯片正面的焊盘电互连至芯片背面。
然后,在步骤330,如图2C所示,对第一芯片230、芯片腔体211以及封装基板210的上表面进行整面塑封,形成塑封层240。塑封层240形成对嵌入第一芯片230的封装基板210的晶圆重构,从而为后续的重新布局布线等工艺提供支撑。塑封层240同时也填充进第一芯片230与芯片腔体211之间的空隙,以及基板分割槽。
接下来,在步骤340,如图2D所示,进行第一芯片230背面TSV导电通孔232露头、重新布局布线层250和集成无源器件260制作。在本实用新型的一个实施例中,第一步通过对塑封层240进行研磨减薄,或者通过开窗口,实现第一芯片230的TSV通孔232背面焊盘的露出,同时实现封装基板210表面的焊盘露出;第二步通过图形化电镀形成布局布线层250和集成无源器件260;第三步形成钝化层270。在本实用新型的又一实施例中,重新布局布线层250可以具有一层或多层,重新布局布线层250对第一芯片230的IO实现扇出功能。在本实用新型的再一实施例中,顶层的重新布局布线层250具有第二芯片焊盘(图中未示出),以实现与第二芯片的电连接,底层的重新布局布线层250与第一芯片230的TSV导电通孔232电连接。
然后,在步骤350,如图2E所示,第二芯片280通过第二芯片焊接结构281倒装焊至重新布局布线层250的焊盘上。
接下来,在步骤360,如图2F所示,拆键合,去除封装基板210底部的载板220。在本实用新型的一个实施例中,可以采用激光可拆键合材料粘接键合封装基板210到载板220中,载板220为透光材料,然后在该步骤中,通过激光照射激光可拆键合材料实现拆键合分离,并进一步进行清洗工艺。
然后,在步骤370,如图2G所示,在封装基板210底面的外接焊盘213上形成外接焊球290。外接焊球290可以为无铅焊球或者是导电铜柱等,形成工艺可以通过电镀、植球等工艺形成。
最后,在步骤380,如图2H所示,切割封装基板210形成单颗封装结构。在本实用新型的一个实施例中,封装基板210间设置有基板切割槽,通过基板切割槽切割分离形成单颗封装结构。
基于本实用新型提供的该种基于基板的IPD集成封装结构及其制造方法,通过在封装基板上预设芯片埋入槽,在芯片埋入后利用晶圆重构结合重新布局布线工艺完成IPD集成,然后再结合三维封装技术实现高密度封装结构。基于本实用新型的该种基于基板的IPD集成封装结构及其制造方法将芯片集成在基板内部,降低了基板纵向高度,提升了封装结构的集成度;通过扇出工艺直接在基板上利用RDL形成IPD,大大改善了IPD加工的工艺精度;省略了IPD器件的封装过程,直接将其集成于基板之上,大大减小了封装对于IPD性能的影响,使设计更加精准;在集成IPD的同时,可进一步利用RDL实现天线等结构或通过Bump与其他芯片相连,进一步提高了基板的集成度。
尽管上文描述了本实用新型的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此,此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。
Claims (10)
1.一种基于基板的IPD集成封装结构,包括:
封装基板,所述封装基板具有自顶部向内延伸的芯片腔体;
第一芯片,所述第一芯片设置在所述芯片腔体中;
塑封胶层,所述塑封胶层包覆所述第一芯片;
重新布局布线层,所述重新布局布线层设置在所述封装基板和所述第一芯片之上;
集成无源器件;以及
外接焊球,所述外接焊球设置在所述封装基板的底部。
2.如权利要求1所述的基于基板的IPD集成封装结构,其特征在于,所述封装基板具有互连线路。
3.如权利要求2所述的基于基板的IPD集成封装结构,其特征在于,所述第一芯片通过引线键合电连接至作数封装基板的互连线路。
4.如权利要求2所述的基于基板的IPD集成封装结构,其特征在于,所述互连线路进一步包括位于所述芯片腔体底部的第一芯片焊盘和位于所述封装基板底部的外接焊盘。
5.如权利要求4所述的基于基板的IPD集成封装结构,其特征在于,所述第一芯片通过芯片焊接结构倒装焊接至所述第一芯片焊盘。
6.如权利要求1所述的基于基板的IPD集成封装结构,其特征在于,所述重新布局布线层实现所述第一芯片IO的扇出。
7.如权利要求1所述的基于基板的IPD集成封装结构,其特征在于,所述第一芯片具有TSV导电通孔,所述重新布局布线层电连接至所述TSV导电通孔。
8.如权利要求1所述的基于基板的IPD集成封装结构,其特征在于,所述集成无源器件设置在所述重新布局布线层中,并通过所述重新布局布线层实现与所述第一芯片、所述封装基板内互连线路的互连。
9.如权利要求8所述的基于基板的IPD集成封装结构,其特征在于,所述集成无源器件为电阻和/或电感和/或天线和/或电容和/或滤波器和或巴伦。
10.如权利要求1所述的基于基板的IPD集成封装结构,其特征在于,还包括第二芯片,所述第二芯片电连接至最外层所述重新布局布线层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822195444.1U CN209029376U (zh) | 2018-12-26 | 2018-12-26 | 一种基于基板的ipd集成封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822195444.1U CN209029376U (zh) | 2018-12-26 | 2018-12-26 | 一种基于基板的ipd集成封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209029376U true CN209029376U (zh) | 2019-06-25 |
Family
ID=66911204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822195444.1U Active CN209029376U (zh) | 2018-12-26 | 2018-12-26 | 一种基于基板的ipd集成封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209029376U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110649001A (zh) * | 2019-09-29 | 2020-01-03 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN111312676A (zh) * | 2020-02-25 | 2020-06-19 | 杰华特微电子(杭州)有限公司 | 一种扇出型封装件及其制作方法 |
CN112635451A (zh) * | 2020-12-11 | 2021-04-09 | 上海先方半导体有限公司 | 一种芯片封装结构及其封装方法 |
-
2018
- 2018-12-26 CN CN201822195444.1U patent/CN209029376U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110649001A (zh) * | 2019-09-29 | 2020-01-03 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN110649001B (zh) * | 2019-09-29 | 2021-11-09 | 上海先方半导体有限公司 | 一种集成天线结构的2.5d多芯片封装结构及制造方法 |
CN111312676A (zh) * | 2020-02-25 | 2020-06-19 | 杰华特微电子(杭州)有限公司 | 一种扇出型封装件及其制作方法 |
CN111312676B (zh) * | 2020-02-25 | 2021-11-09 | 杰华特微电子股份有限公司 | 一种扇出型封装件及其制作方法 |
CN112635451A (zh) * | 2020-12-11 | 2021-04-09 | 上海先方半导体有限公司 | 一种芯片封装结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103681613B (zh) | 具有离散块的半导体器件 | |
CN105390476B (zh) | 半导体封装件及其形成方法 | |
CN103715166B (zh) | 用于部件封装件的装置和方法 | |
CN209029376U (zh) | 一种基于基板的ipd集成封装结构 | |
CN103915355B (zh) | 封装结构的形成方法 | |
TWI427754B (zh) | 在鋸道上使用通孔晶粒之封裝中的封裝 | |
CN106158772B (zh) | 板级嵌入式封装结构及其制作方法 | |
CN107579049A (zh) | 半导体封装及其制造方法 | |
CN108389823A (zh) | 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 | |
CN105621345B (zh) | Mems芯片集成的封装结构及封装方法 | |
CN103745958B (zh) | 封装结构 | |
CN106783779B (zh) | 一种高堆叠扇出型系统级封装结构及其制作方法 | |
CN105845672B (zh) | 封装结构 | |
CN107507821A (zh) | 集成图像传感器芯片及逻辑芯片的封装结构及封装方法 | |
CN108389822A (zh) | 一种三维扇出型集成封装结构及其封装工艺 | |
CN208904014U (zh) | 一种多芯片层叠扇出型封装结构 | |
CN106531715A (zh) | 系统级封装及用于制造系统级封装的方法 | |
CN105047621A (zh) | 一种传感芯片封装结构及其制备方法 | |
CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
CN107622996A (zh) | 三维高密度扇出型封装结构及其制造方法 | |
CN104538373B (zh) | 三维集成传感芯片封装结构及封装方法 | |
CN109216298A (zh) | 一种扇出型芯片封装结构及其制造方法 | |
CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
CN105990317A (zh) | 具有电磁干扰屏蔽层和半导体装置和其制造方法 | |
CN107195617A (zh) | 基于不同高度铜柱的三维封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |