CN105047621A - 一种传感芯片封装结构及其制备方法 - Google Patents

一种传感芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN105047621A
CN105047621A CN201510363888.XA CN201510363888A CN105047621A CN 105047621 A CN105047621 A CN 105047621A CN 201510363888 A CN201510363888 A CN 201510363888A CN 105047621 A CN105047621 A CN 105047621A
Authority
CN
China
Prior art keywords
sensing chip
over cap
pad
conducting wire
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510363888.XA
Other languages
English (en)
Inventor
詹亮
于大全
刘宇环
庞诚
谢建友
刘卫东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201510363888.XA priority Critical patent/CN105047621A/zh
Publication of CN105047621A publication Critical patent/CN105047621A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明针对传感芯片，特别是指纹识别类芯片提供了一种低成本、可靠性高的封装与互连集成方案。该方案直接在传感芯片保护盖背面上制作导电线路、焊盘凸块和焊球，将传感芯片与保护盖背面上焊盘凸块直接进行贴装形成电连接并底填保护，然后通过保护盖背面的导电线路和焊球实现与基板的电互连，最后对保护盖和基板之间进行填充保护，从而实现对传感芯片封装体的整体保护。该结构将传感芯片通过保护盖背面上的焊盘凸块，导电线路和焊球直接引出，避免了对传感芯片本身进行刻槽、挖孔等操作，简化了封装流程；同时采用两次填充保护，提高了产品封装良率与可靠性；另外可以采用晶圆级工艺来制作保护盖上的焊盘凸块，导电线路和焊球，有效降低了整体封装成本。<pb pnum="1" />

Description

一种传感芯片封装结构及其制备方法
技术领域
本发明涉及微电子封装技术、传感器技术以及芯片互联等技术。
背景技术
随着终端产品的智能化程度不断提高，各种传感器芯片层出不穷。传感芯片扩展了智能手机、平板电脑等产品的应用领域，例如，指纹识别芯片的出现就大大提高了上述产品的安全性。对于传感芯片，其最大的特征在于其芯片表面存在感应区域，该区域与其所要识别的外界刺激发生作用，产生芯片可以识别和处理的电信号。该区域与外界刺激的距离要尽可能短，以使得产生的信号可以被侦测。
当前很多的芯片工艺，芯片焊盘一般也位于同一表面，若采用焊线方式将芯片焊盘引出，焊线高度不可避免会抬升感应区域与封装体外界的距离。现有技术中，有一种解决方案是采用硅通孔的方式将传感芯片表面的焊盘引至芯片背面，从而避免了在芯片上表面打线。但是硅穿孔技术成本极高，同时，该技术易对传感芯片本身造成损伤，可靠性低。
发明内容
本发明针对传感芯片，特别是指纹识别类芯片提供了一种低成本、可靠性高的封装与互连集成方案。该方案直接在传感芯片保护盖背面上制作导电线路、焊盘凸块和焊球，将传感芯片与保护盖背面上焊盘凸块直接进行贴装形成电连接并底填保护，然后通过保护盖背面的导电线路和焊球实现与基板的电互连，最后对保护盖和基板之间进行填充保护，从而实现对传感芯片封装体的整体保护。该结构将传感芯片通过保护盖背面上的焊盘凸块，导电线路和焊球直接引出，避免了对传感芯片本身进行刻槽、挖孔等操作，简化了封装流程；同时采用两次填充保护，提高了产品封装良率与可靠性；另外可以采用晶圆级工艺来制作保护盖上的焊盘凸块，导电线路和焊球，有效降低了整体封装成本。
本发明公开的一种传感芯片封装结构包括一个传感芯片，其表面存在有传感器件结构部分和芯片焊盘部分；芯片保护盖；基板。芯片保护盖背面存在有导电线路，焊盘凸块和焊球；通过该焊盘凸块和导电线路可以将传感芯片采集的信号引至两侧的焊球处，最后通过焊球将采集的信号引出至基板，实现感应功能。
一种传感芯片封装结构，所述结构包括传感芯片、传感器件结构部分、传感芯片焊盘、底填材料、保护盖、保护盖背面导电线路、保护盖背面焊盘凸块、保护盖背面焊球、填充介质和基板；所述传感芯片可以是指纹识别芯片或其他传感芯片，所述传感器件结构部分位于传感芯片顶面中间区域，所述传感芯片焊盘位于传感芯片顶部边缘区域。保护盖背面存在有导电线路，焊盘凸块以及焊球。填充介质填充于传感芯片和保护盖之间，覆盖传感器件结构部分、传感芯片焊盘、部分保护盖背面导电线路以及保护盖背面焊盘凸块。传感芯片焊盘、保护盖背面导电线路、保护盖背面焊盘凸块、保护盖背面焊球和基板相互连接形成导电结构。填充介质填充于保护盖和基板之间，覆盖传感芯片、保护盖背面导电线路和保护盖背面焊球。
所述保护盖以圆片形式存在，材质可以但不仅限于玻璃或蓝宝石。
所述底填材料和填充介质是塑封材料或者聚合物介质材料。
所述导电线路、焊盘凸块和焊球是铝、钛、铜、镍、钯、锡、铅、银、金中的一种或几种组成。
该结构将传感芯片通过保护盖背面上的焊盘凸块，导电线路和焊球直接引出，避免了对传感芯片本身进行刻槽、挖孔等操作，简化了封装流程；同时采用两次填充保护，提高了产品封装良率与可靠性；另外可以采用晶圆级工艺来制作保护盖上的焊盘凸块，导电线路和焊球，有效降低了整体封装成本。
本发明公开了一种传感芯片封装结构的制备方法，所述方法包括：
步骤一：制备保护盖；
步骤二：在上述保护盖背面制作导电线路，并在该导电线路上相应位置制作焊盘凸块，使得导电线路和焊盘凸块相互连接成导电结构；
步骤三：将传感芯片通过传感芯片焊盘贴装于焊盘凸块处，使得传感芯片焊盘、保护盖背面焊盘凸块以及保护盖背面导电线路相互连接形成导电结构；
步骤四：在上述传感芯片和保护盖之间填入底填材料，使得底填材料覆盖传感芯片焊盘、保护盖背面焊盘凸块以及部分保护盖背面导电线路；
步骤五：在上述保护盖背面两侧，以部分保护盖背面导电线路作为焊盘制作焊球，使得焊球和导电线路形成电连接；
步骤六：将上述保护盖临时键合于承载片上，对保护盖的正面进行减薄；
步骤七：将上述保护盖在适当位置切割，然后使所述封装结构与承载片分离；
步骤八：将上述分割后带保护盖和传感芯片的封装体焊接至基板上，具体为保护盖背面焊球对应焊接至基板焊盘处，最终使得传感芯片和基板形成电连接；
步骤九：在基板和保护盖间填入填充介质，使得填充介质覆盖传感芯片、保护盖背面导电线路和保护盖背面焊球，最后切割成单个封装体。
所述步骤一中保护盖以圆片形式存在，材质可以但不仅限于玻璃或蓝宝石。
所述步骤二中保护盖背面导电线路，保护盖背面焊盘凸块和步骤五中保护盖背面焊球的制备是通过粘附层以及种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去光刻胶、去种子层以及粘附层、助焊剂涂布、植球、印刷晶圆级半导体封装工艺完成。
所述步骤三中贴装方法可以是导电胶粘合或者助焊剂回流焊接。
所述步骤四中底填材料和步骤九中填充介质的填充方法可以是点胶、注塑、旋涂、或压合。
所述步骤六中承载片可以是硅胶、玻璃或者不锈钢。
所述步骤六中减薄方法可以是研磨或者化学机械抛光。
所述步骤七和步骤九中切割方法为激光切割或机械切割。
所述步骤八中的焊接方法可以是倒装回流焊接方法。
本发明公开了另外一种传感芯片封装结构的制备方法，所述方法包括：
步骤一：制备保护盖；
步骤二：在上述保护盖背面制作导电线路，并在该导电线路上相应位置制作焊盘凸块，使得导电线路和焊盘凸块相互连接成导电结构；
步骤三：在上述保护盖背面两侧，以部分保护盖背面导电线路作为焊盘制作焊球，使得焊球8、导电线路和焊盘凸块相互连接成导电结构；
步骤四：将上述保护盖临时键合于承载片上，对保护盖的正面进行减薄；
步骤五：将上述保护盖在适当位置分割，然后使所述封装结构与承载片分离；
步骤六：将传感芯片通过传感芯片焊盘贴装于保护盖背面焊盘凸块处，使得传感芯片焊盘、保护盖背面焊盘凸块、保护盖背面导电线路以及保护盖背面焊球相互连接成导电结构；
步骤七：在上述传感芯片和保护盖之间填入底填材料，使得底填材料覆盖传感芯片焊盘、保护盖背面焊盘凸块以及部分保护盖背面导电线路；
步骤八：将上述带保护盖和传感芯片的封装体焊接至基板上，具体为保护盖背面焊球对应焊接至基板焊盘处，最终使得传感芯片和基板形成电连接；
步骤九：在基板和保护盖间填入填充介质，使得填充介质覆盖传感芯片、保护盖背面导电线路和保护盖背面焊球，最后切割成单个封装体。
所述步骤一中保护盖以圆片形式存在，材质可以但不仅限于玻璃或蓝宝石。
所述步骤二中保护盖背面导电线路，保护盖背面焊盘凸块和步骤三中保护盖背面焊球的制备是通过粘附层以及种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去光刻胶、去种子层以及粘附层、助焊剂涂布、植球、印刷晶圆级半导体封装工艺完成。
所述步骤四中承载片可以是硅胶、玻璃或者不锈钢。
所述步骤四中减薄方法可以是研磨或者化学机械抛光。
所述步骤五和步骤九中的分割方法可以是激光切割或者机械切割。
所述步骤六中贴装方法可以是导电胶粘合或者助焊剂回流焊接。
所述步骤七中底填材料和步骤九中填充介质的填充方法可以是点胶、注塑、旋涂、或者压合。
所述步骤八中焊接方法可以是倒装回流焊接方法。
附图说明
图1是本发明已完成封装的传感芯片示意图；
图2-1到图2-9是本发明实施例一的过程示意图；
图3-1到图3-9是本发明实施例二的过程示意图；
图中，1为传感芯片，2为传感器件结构部分，3传感芯片焊盘，4为底填材料，5为保护盖，6为导电线路，7为焊盘凸块，8为焊球，9为填充介质，10为基板，11为基板焊盘，12为承载片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式作进一步详细描述。
实施例一：
如图2-1到图2-9所示：
步骤一：制备保护盖5，所述保护盖5是以圆片形式存在，可以但不仅限于玻璃或蓝宝石；本实例材料选用高介电材质玻璃，厚度选择600um-700um；如图2-1所示；
步骤二：在上述保护盖5背面制作导电线路6，并在该导电线路6上相应位置制作焊盘凸块7，使得导电线路6和焊盘凸块7相互连接成导电结构；本实例导电线路材质选择为铜，厚度为3-5um；焊盘凸块材质选择铜和锡，高度为5-10um；均采用电镀方式制作；如图2-2所示；
步骤三：将传感芯片1通过传感芯片焊盘3贴装于焊盘凸块7处，使得传感芯片焊盘3、保护盖背面焊盘凸块7以及保护盖背面导电线路6相互连接形成导电结构；本实例采用助焊剂回流焊接方式制作；如图2-3所示；
步骤四：在上述传感芯片1和保护盖5之间填入底填材料4，使得底填材料4覆盖传感芯片焊盘3、保护盖背面焊盘凸块7以及部分保护盖背面导电线路6；本实例采用点胶方式制作，胶水为高介电环氧树脂类材料；如图2-4所示；
步骤五：在上述保护盖5背面两侧，以部分保护盖背面导电线路6作为焊盘制作焊球8，使得焊球8和导电线路6形成电连接；本实例焊球材质为锡，采用印刷锡球方式制作，锡球高度为250um；如图2-5所示；
步骤六：将上述保护盖5临时键合于承载片12上，对保护盖5的正面进行减薄；本实例承载片材质为研磨胶带，采用研磨方式来减薄，保护盖减薄至100um；如图2-6所示；
步骤七：将上述保护盖5在适当位置切割，然后使所述封装结构与承载片12分离；本实例采用刀片切割方式进行切割分离，采用真空吸取方式使封装结构与承载片分离；如图2-7所示；
步骤八：将上述分割后带保护盖5和传感芯片1的封装体焊接至基板10上，具体为保护盖背面焊球8对应焊接至基板焊盘11处，最终使得传感芯片1和基板10形成电连接；本实例采用倒装回流焊接方式制作，所选基板为刚性基板；如图2-8所示；
步骤九：在基板10和保护盖5间填入填充介质9，使得填充介质9覆盖传感芯片1、保护盖背面导电线路6和保护盖背面焊球8，最后切割成单个封装体所述的传感芯片；本实例采用塑封方式填充，塑封高度与保护盖上表面齐平，塑封料为高介电环氧树脂类材料，采用刀片切割方式进行切割分离；如图2-9所示。
图1为切割分离后的完成封装的传感芯片结构图。
所述传感芯片1可以是指纹识别芯片，传感芯片焊盘一般为芯片的顶层金属；传感芯片需减薄到一定厚度，本实施例中为150微米。
实施例二：
如图3-1到图3-9所示：
步骤一：制备保护盖5，所述保护盖5是以圆片形式存在，可以但不仅限于玻璃或蓝宝石；本实例材料选用高介电材质玻璃，厚度选择600um-700um；如图3-1所示；
步骤二：在上述保护盖5背面制作导电线路6，并在该导电线路6上相应位置制作焊盘凸块7，使得导电线路6和焊盘凸块7相互连接成导电结构；本实例导电线路材质选择为铜，厚度为3-5um；焊盘凸块材质选择铜和锡，高度为5-10um；均采用电镀方式制作；如图3-2所示；
步骤三：在上述保护盖5背面两侧，以部分保护盖背面导电线路6作为焊盘制作焊球8，使得焊球8、导电线路6和焊盘凸块7相互连接成导电结构；本实例焊球材质为锡，采用印刷锡球方式制作，锡球高度为250um；如图3-3所示；
步骤四：将上述保护盖5临时键合于承载片12上，对保护盖5的正面进行减薄；本实例承载片材质为研磨胶带，采用研磨方式来减薄，保护盖减薄至100um；如图3-4所示；
步骤五：将上述保护盖5在适当位置分割，然后使所述封装结构与承载片12分离；本实例采用刀片切割方式进行切割分离，采用真空吸取方式使封装结构与承载片分离；如图3-5所示；
步骤六：将传感芯片1通过传感芯片焊盘3贴装于保护盖背面焊盘凸块7处，使得传感芯片焊盘3、保护盖背面焊盘凸块7、保护盖背面导电线路6以及保护盖背面焊球8相互连接成导电结构；本实例采用助焊剂回流焊接方式制作；如图3-6所示；
步骤七：在上述传感芯片1和保护盖5之间填入底填材料4，使得底填材料4覆盖传感芯片焊盘3、保护盖背面焊盘凸块7以及部分保护盖背面导电线路6；本实例采用点胶方式制作，胶水为高介电环氧树脂类材料；如图3-7所示；
步骤八：将上述带保护盖5和传感芯片1的封装体焊接至基板10上，具体为保护盖背面焊球8对应焊接至基板焊盘11处，最终使得传感芯片1和基板10形成电连接；本实例采用倒装回流焊接方式制作，所选基板为刚性基板；如图3-8所示；
步骤九：在基板10和保护盖5间填入填充介质9，使得填充介质9覆盖传感芯片1、保护盖背面导电线路6和保护盖背面焊球8，最后切割成单个封装体；本实例采用塑封方式填充，塑封高度与保护盖上表面齐平，塑封料为高介电环氧树脂类材料，采用刀片切割方式进行切割分离；如图3-9所示。
图1为切割分离后的完成封装的传感芯片结构图。
所述传感芯片1可以是指纹识别芯片，传感芯片焊盘一般为芯片的顶层金属；传感芯片需减薄到一定厚度，本实施例中为150微米。
以上所述仅为本发明的一个较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种传感芯片封装结构，其特征在于，所述结构包括传感芯片(1)、传感器件结构部分(2)、传感芯片焊盘(3)、底填材料(4)、保护盖(5)、导电线路(6)、焊盘凸块(7)、焊球(8)、填充介质(9)和基板(10)；所述传感芯片(1)可以是指纹识别芯片或其他传感芯片，所述传感器件结构部分(2)位于传感芯片(1)顶面中间区域，所述传感芯片焊盘(3)位于传感芯片(1)顶面边缘区域；保护盖(5)背面有导电线路(6)，焊盘凸块(7)以及焊球(8)；填充介质(4)填充于传感芯片(1)和保护盖(5)之间，覆盖传感器件结构部分(2)、传感芯片焊盘(3)、部分导电线路(6)以及焊盘凸块(7)；传感芯片焊盘(3)、导电线路(6)、焊盘凸块(7)、焊球(8)和基板(10)相互连接形成导电结构；填充介质(9)填充于保护盖(5)和基板(10)之间，覆盖传感芯片(1)、导电线路(6)和焊球(8)。
2.根据权利要求1所述的一种传感芯片封装结构，其特征在于，所述保护盖(5)以圆片形式存在，材质可以但不仅限于玻璃或蓝宝石。
3.根据权利要求1所述的一种传感芯片封装结构，其特征在于，所述底填材料4和填充介质9是塑封材料或者聚合物介质材料。
4.根据权利要求1所述的一种传感芯片封装结构，其特征在于，所述导电线路(6)、焊盘凸块(7)和焊球(8)是铝、钛、铜、镍、钯、锡、铅、银、金中的一种或几种组成。
5.一种传感芯片封装结构的制备方法，其特征在于，所述方法包括：
步骤一：制备保护盖(5)；
步骤二：在上述保护盖(5)背面制作导电线路(6)，并在该导电线路(6)上相应位置制作焊盘凸块(7)，使得导电线路(6)和焊盘凸块(7)相互连接成导电结构；
步骤三：将传感芯片(1)通过传感芯片焊盘(3)贴装于焊盘凸块(7)处，使得传感芯片焊盘(3)、焊盘凸块(7)以及导电线路(6)相互连接形成导电结构；
步骤四：在上述传感芯片(1)和保护盖(5)之间填入底填材料(4)，使得底填材料(4)覆盖传感芯片焊盘(3)、焊盘凸块(7)以及部分导电线路(6)；
步骤五：在上述保护盖(5)背面两侧，以部分导电线路(6)作为焊盘制作焊球(8)，使得焊球(8)和导电线路(6)形成电连接；
步骤六：将上述保护盖(5)临时键合于承载片(12)上，对保护盖(5)的正面进行减薄；
步骤七：将上述保护盖(5)在适当位置分割，然后使所述封装结构与承载片(12)分离；
步骤八：将上述分割后带保护盖(5)和传感芯片(1)的封装体焊接至基板(10)上，具体为焊球(8)对应焊接至基板焊盘(11)处，最终使得传感芯片(1)和基板(10)形成电连接；
步骤九：在基板(10)和保护盖(5)间填入填充介质(9)，使得填充介质(9)覆盖传感芯片(1)、保护盖背面导电线路(6)和保护盖背面焊球(8)，最后切割成单个封装体。
6.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤二中导电线路(6)，焊盘凸块(7)和步骤五中焊球(8)的制备是通过粘附层以及种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去光刻胶、去种子层以及粘附层、助焊剂涂布、植球、印刷晶圆级半导体封装工艺完成。
7.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤三中贴装方法是导电胶粘合或者助焊剂回流焊接。
8.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤四中底填材料(4)和步骤九中填充介质(9)的填充方法是点胶、注塑、旋涂或者压合。
9.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤六中承载片(12)是硅胶、玻璃或者不锈钢；减薄方法是研磨或者化学机械抛光。
10.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤七和步骤九中切割方法是激光切割或者机械切割。
11.根据权利要求书5所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤八中焊接方法是倒装回流焊接方法。
12.一种传感芯片封装结构的制备方法，其特征在于，所述方法包括：
步骤一：制备保护盖(5)；
步骤二：在上述保护盖(5)背面制作导电线路(6)，并在该导电线路(6)上相应位置制作焊盘凸块(7)，使得导电线路(6)和焊盘凸块(7)相互连接成导电结构；
步骤三：在上述保护盖(5)背面两侧，以部分导电线路(6)作为焊盘制作焊球(8)，使得焊球(8)、导电线路(6)和焊盘凸块(7)相互连接成导电结构；
步骤四：将上述保护盖(5)临时键合于承载片(12)上，对保护盖(5)的正面进行减薄；
步骤五：将上述保护盖(5)在适当位置分割，然后使所述封装结构与承载片(12)分离；
步骤六：将传感芯片(1)通过传感芯片焊盘(3)贴装于焊盘凸块(7)处，使得传感芯片焊盘(3)、焊盘凸块(7)、导电线路(6)以及焊球(8)相互连接成导电结构；
步骤七：在上述传感芯片(1)和保护盖(5)之间填入底填材料(4)，使得底填材料(4)覆盖传感芯片焊盘(3)、焊盘凸块(7)以及部分导电线路(6)；
步骤八：将上述分割后带保护盖(5)和传感芯片(1)的封装体焊接至基板(10)上，具体为焊球(8)对应焊接至基板焊盘(11)处，最终使得传感芯片(1)和基板(10)形成电连接；
步骤九：在基板(10)和保护盖(5)间填入填充介质(9)，使得填充介质(9)覆盖传感芯片(1)、导电线路(6)和焊球(8)，最后切割成单个封装体。
13.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤二中保护盖背面导电线路(6)，保护盖背面焊盘凸块(7)和步骤三中保护盖背面焊球(8)的制备是通过粘附层以及种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去光刻胶、去种子层以及粘附层、助焊剂涂布、植球、印刷晶圆级半导体封装工艺完成。
14.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤四中承载片(12)是硅胶、玻璃或者不锈钢；减薄方法是研磨或者化学机械抛光。
15.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤五和步骤九中切割方法为激光切割或机械切割。
16.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤六中贴装方法是导电胶粘合或者助焊剂回流焊接。
17.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤七中底填材料(4)和步骤九中填充介质(9)的填充方法是点胶、注塑、旋涂或者压合。
18.根据权利要求书12所述的一种传感芯片封装结构的制备方法，其特征在于，所述步骤八中焊接方法是倒装回流焊接方法。
CN201510363888.XA 2015-06-26 2015-06-26 一种传感芯片封装结构及其制备方法 Pending CN105047621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510363888.XA CN105047621A (zh) 2015-06-26 2015-06-26 一种传感芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510363888.XA CN105047621A (zh) 2015-06-26 2015-06-26 一种传感芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN105047621A true CN105047621A (zh) 2015-11-11

Family

ID=54454049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510363888.XA Pending CN105047621A (zh) 2015-06-26 2015-06-26 一种传感芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105047621A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN107946200A (zh) * 2017-12-26 2018-04-20 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法及封装指纹传感芯片
CN108347872A (zh) * 2017-12-29 2018-07-31 江西合力泰科技有限公司 一种可减少生产两次工序指纹识别的工艺
CN108417555A (zh) * 2018-04-28 2018-08-17 上海飞骧电子科技有限公司 一种防电磁干扰的射频模块结构及实现方法
CN108712828A (zh) * 2018-05-22 2018-10-26 江西合力泰科技有限公司 一种用于生产指纹识别大板的全自动线制备工艺
CN110304604A (zh) * 2019-06-18 2019-10-08 上海应用技术大学 一种mems传感器的封装方法
CN111115559A (zh) * 2019-11-21 2020-05-08 青岛歌尔智能传感器有限公司 微机电系统传感器封装方法及封装结构
CN112362178A (zh) * 2019-06-26 2021-02-12 兴勤（宜昌）电子有限公司 一种玻璃封装温度传感器双面自动焊接设备
CN113889445A (zh) * 2020-07-02 2022-01-04 江苏中科智芯集成科技有限公司 一种晶圆级芯片封装结构及封装方法
CN114370890A (zh) * 2021-12-31 2022-04-19 佛山市国星光电股份有限公司 一种感测器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020088987A1 (en) * 2000-12-26 2002-07-11 Kazunori Sakurai Optical device and method for manufacturing the same, and electronic apparatus
JP2003083708A (ja) * 2001-09-10 2003-03-19 Nec Corp 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
US20040188838A1 (en) * 2003-03-31 2004-09-30 Fujitsu Limited Semiconductor device for fingerprint recognition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020088987A1 (en) * 2000-12-26 2002-07-11 Kazunori Sakurai Optical device and method for manufacturing the same, and electronic apparatus
JP2003083708A (ja) * 2001-09-10 2003-03-19 Nec Corp 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
US20040188838A1 (en) * 2003-03-31 2004-09-30 Fujitsu Limited Semiconductor device for fingerprint recognition

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018054315A1 (zh) * 2016-09-26 2018-03-29 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN107946200A (zh) * 2017-12-26 2018-04-20 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法及封装指纹传感芯片
CN107946200B (zh) * 2017-12-26 2024-08-09 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法及封装指纹传感芯片
CN108347872A (zh) * 2017-12-29 2018-07-31 江西合力泰科技有限公司 一种可减少生产两次工序指纹识别的工艺
CN108417555A (zh) * 2018-04-28 2018-08-17 上海飞骧电子科技有限公司 一种防电磁干扰的射频模块结构及实现方法
CN108712828A (zh) * 2018-05-22 2018-10-26 江西合力泰科技有限公司 一种用于生产指纹识别大板的全自动线制备工艺
CN110304604A (zh) * 2019-06-18 2019-10-08 上海应用技术大学 一种mems传感器的封装方法
CN112362178A (zh) * 2019-06-26 2021-02-12 兴勤（宜昌）电子有限公司 一种玻璃封装温度传感器双面自动焊接设备
CN111115559A (zh) * 2019-11-21 2020-05-08 青岛歌尔智能传感器有限公司 微机电系统传感器封装方法及封装结构
CN113889445A (zh) * 2020-07-02 2022-01-04 江苏中科智芯集成科技有限公司 一种晶圆级芯片封装结构及封装方法
CN114370890A (zh) * 2021-12-31 2022-04-19 佛山市国星光电股份有限公司 一种感测器件及其制作方法

Similar Documents

Publication Publication Date Title
CN105047621A (zh) 一种传感芯片封装结构及其制备方法
US8492890B2 (en) Semiconductor device and method for manufacturing thereof
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US6274930B1 (en) Multi-chip module with stacked dice
US8486762B2 (en) Leadless array plastic package with various IC packaging configurations
CN104485320A (zh) 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
US11682653B2 (en) Semiconductor device package and method for manufacturing the same
CN105575825A (zh) 芯片封装方法及封装组件
CN209029376U (zh) 一种基于基板的ipd集成封装结构
CN107481980A (zh) 一种薄型指纹芯片封装方法及封装结构
US11862585B2 (en) Semiconductor package structures and methods of manufacturing the same
CN111739863A (zh) 指纹识别芯片封装结构及其制备方法
CN204508799U (zh) 表面传感芯片封装结构
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN111554629A (zh) 一种芯片封装方法
CN104576563A (zh) 一种埋入式传感芯片系统封装结构
CN206558504U (zh) 图像传感器模组
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN206417859U (zh) Mems芯片封装结构
CN102867791B (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN207217507U (zh) 一种薄型指纹芯片封装结构
CN206532797U (zh) 发光元件
CN104600056B (zh) 一种多芯片三维混合封装结构及其制备方法
CN115985783B (zh) 一种mosfet芯片的封装结构和工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151111