CN104576563A - 一种埋入式传感芯片系统封装结构 - Google Patents

一种埋入式传感芯片系统封装结构 Download PDF

Info

Publication number
CN104576563A
CN104576563A CN201410842517.5A CN201410842517A CN104576563A CN 104576563 A CN104576563 A CN 104576563A CN 201410842517 A CN201410842517 A CN 201410842517A CN 104576563 A CN104576563 A CN 104576563A
Authority
CN
China
Prior art keywords
medium
chip
sensing chip
pad
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410842517.5A
Other languages
English (en)
Inventor
王昕捷
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410842517.5A priority Critical patent/CN104576563A/zh
Publication of CN104576563A publication Critical patent/CN104576563A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

本发明公开了一种埋入式传感芯片系统封装结构，给出一种传感芯片封装及系统互联的解决方案，属于集成电路封装、传感器技术等领域。本发明是将完整的传感芯片及数据处理等多个芯片进行介质包封，实现芯片系统间的互联。这种封装结构，不需要在晶圆级做凹槽，避免了对传感芯片本身进行刻蚀台阶等操作，也避免封装过程中了凹槽区域焊线点胶保护时工艺控制的极大难点；不需要封装，进而省去了封装成本，提高了产品封装良率与可靠性。

Description

一种埋入式传感芯片系统封装结构
技术领域
本发明涉及微电子封装技术、传感器技术以及芯片互联等技术，具体是一种埋入式传感芯片系统封装结构。
背景技术
随着终端产品的智能化程度不断提高，各种传感器芯片层出不穷。传感芯片扩展了智能手机、平板电脑等产品的应用领域，例如，指纹识别芯片的出现就大大提高了上述产品的安全性。
对于传感芯片，其最大的特征在于其芯片表面存在感应区域，该区域与其所要识别的外界刺激发生作用，产生芯片可以识别和处理的电信号。该区域与外界刺激的距离要尽可能短，以使得产生的信号可以被侦测。当前很多的芯片工艺，芯片焊盘一般也位于同一表面，若采用焊线方式将芯片焊盘引出，焊线高度不可避免了抬升了感应区域与封装体外界的距离。现有技术中，有一种解决方案是采用硅通孔的方式将传感芯片表面的焊盘引至芯片背面，从而避免了在芯片上表面打线。但是硅穿孔技术成本极高，同时，该技术易对传感芯片本身造成损伤，可靠性低。
为解决焊线高于传感芯片表面影响传感器性能问题，国内的汇顶科技股份有限公司提出了一种在传感芯片边缘制作台阶，将芯片表面焊盘通过导电层引至该台阶处，然后再进行打线(CN201420009042)。该方式避免了焊线对感应区域与封装体外界的距离的影响，但是，在硅表面制作台阶工艺较为复杂，同时，对传感芯片本身的刻蚀形成台阶、减薄、金属布线等操作容易造成芯片损坏，或者产生微裂纹等缺陷使得产品的可靠性下降。
美国的苹果公司公开了一项传感器封装方面的专利(US20140285263A1)。其采用在硅基板上用沉积技术形成感应区域。上述硅基板边缘存在斜坡，以便于将感应区域产生的电信号通过导电层引出。该传感芯片的打线焊盘位于硅基板所在斜坡的下方，避免了焊线对感应区域与封装体外界的距离的影响，但是，同样的，在硅基板上制造台阶、减薄、金属布线成本高，良率低，产品存在长期可靠性风险。
发明内容
本发明公开的一种埋入式传感芯片系统封装结构，给出一种传感芯片封装及系统互联的解决方案。
一种埋入式传感芯片系统封装结构，所述结构包括：
传感芯片、传感芯片结构部分、第一芯片、第二芯片、第一焊盘、第一介质、第二介质、第三介质、第四介质、导电线路、填充导电材料的通孔、凸块、第二焊盘；所述传感芯片可以是指纹识别芯片或其他传感芯片，所述第一焊盘位于传感芯片、第一芯片和第二芯片的顶面，传感芯片结构部分与第一焊盘位于同一表面；第一介质、第三介质与第四介质在垂直方向自上而下堆叠，第三介质、第四介质内部存在空腔，传感芯片、第一芯片和第二芯片位于该空腔内，空腔内部填充有第二介质；第二介质包覆传感芯片、第一芯片与第二芯片；第一介质、第三介质、第四介质表面存在导电线路；第二介质、第三介质、第四介质内部存在填充导电材料的通孔；第三介质背面存在第二焊盘；第一焊盘、导电线路、填充导电材料的通孔与第三焊盘相互连接形成导电结构。
填充导电材料的通孔的内壁上有金属层。
第一介质、第二介质、第三介质、第四介质是环氧树脂塑封材料或者聚酰亚胺聚合物介质材料。
传感芯片结构部分裸露或者覆盖有介质材料。
导电线路是铝、铜、金、钛、镍金属中的一种或几种组成。
导电线路可以嵌入到第一介质内部或者位于第一介质表面。
凸块是铝、铜、金、钛、镍金属中的一种或几种，高度3～10um。
第一芯片或者第二芯片是专用集成电路芯片、闪存芯片、无源器件或其它类型的芯片。
第二焊盘是铝、铜、金、钛、镍金属中的一种或几种组成。
第二焊盘裸露、钝化处理或存在锡球。
这种封装结构，不需要在晶圆级做凹槽，避免了对传感芯片本身进行刻蚀台阶等操作，也避免封装过程中了凹槽区域焊线点胶保护时工艺控制的极大难点；不需要封装，进而省去了封装成本，提高了产品封装良率与可靠性。
附图说明
图1为封装结构示意图。
图中，1为传感芯片、2为传感芯片结构部分、3为第一芯片、4为第二芯片、5为第一焊盘、6为第一介质、7为第二介质、8为第三介质、9为第四介质、10为导电线路、11为填充导电材料的通孔、12为凸块、13为第二焊盘。
具体实施方式
下面结合附图对本发明做进一步的说明。
一种埋入式传感芯片系统封装结构，所述结构包括：
传感芯片1、传感芯片结构部分2、第一芯片3、第二芯片4、第一焊盘5、第一介质6、第二介质7、第三介质8、第四介质9、导电线路10、填充导电材料的通孔11、凸块12、第二焊盘13；所述传感芯片1可以是指纹识别芯片或其他传感芯片，所述第一焊盘5位于传感芯片1、第一芯片3和第二芯片4的顶面，传感芯片结构部分2与第一焊盘5位于同一表面；第一介质6、第三介质8与第四介质9在垂直方向自上而下堆叠，第三介质8、第四介质9内部存在空腔，传感芯片1、第一芯片3和第二芯片4位于该空腔内，空腔内部填充有第二介质7；第二介质7包覆传感芯片1、第一芯片3与第二芯片4；第一介质6、第三介质8、第四介质9表面存在导电线路10；第二介质7、第三介质8、第四介质9内部存在填充导电材料的通孔11；第三介质8背面存在第二焊盘13；第一焊盘5、导电线路10、填充导电材料的通孔11与第三焊盘13相互连接形成导电结构。
填充导电材料的通孔11的内壁上有金属层。
第一介质6、第二介质7、第三介质8、第四介质9是环氧树脂塑封材料或者聚酰亚胺聚合物介质材料。
传感芯片结构部分2裸露或者覆盖有介质材料。
导电线路10是铝、铜、金、钛、镍金属中的一种或几种组成。
导电线路10可以嵌入到第一介质6内部或者位于第一介质6表面。
凸块12是铝、铜、金、钛、镍金属中的一种或几种，高度3～10um。
第一芯片3或者第二芯片4是专用集成电路芯片、闪存芯片、无源器件或其它类型的芯片。
第二焊盘13是铝、铜、金、钛、镍金属中的一种或几种组成。
第二焊盘13裸露、钝化处理或存在锡球。

Claims (10)

1.一种埋入式传感芯片系统封装结构，其特征在于，所述结构包括：
传感芯片(1)、传感芯片结构部分(2)、第一芯片(3)、第二芯片(4)、第一焊盘(5)、第一介质(6)、第二介质(7)、第三介质(8)、第四介质(9)、导电线路(10)、填充导电材料的通孔(11)、凸块(12)、第二焊盘(13)；所述传感芯片(1)可以是指纹识别芯片或其他传感芯片，所述第一焊盘(5)位于传感芯片(1)、第一芯片(3)和第二芯片(4)的顶面，传感芯片结构部分(2)与第一焊盘(5)位于同一表面；第一介质(6)、第三介质(8)与第四介质(9)在垂直方向自上而下堆叠，第三介质(8)、第四介质(9)内部存在空腔，传感芯片(1)、第一芯片(3)和第二芯片(4)位于该空腔内，空腔内部填充有第二介质(7)；第二介质(7)包覆传感芯片(1)、第一芯片(3)与第二芯片(4)；第一介质(6)、第三介质(8)、第四介质(9)表面存在导电线路(10)；第二介质(7)、第三介质(8)、第四介质(9)内部存在填充导电材料的通孔(11)；第三介质(8)背面存在第二焊盘(13)；第一焊盘(5)、导电线路(10)、填充导电材料的通孔(11)与第三焊盘(13)相互连接形成导电结构。
2.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，所述填充导电材料的通孔(11)的内壁上有金属层。
3.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，所述第一介质(6)、第二介质(7)、第三介质(8)、第四介质(9)是环氧树脂塑封材料或者聚酰亚胺聚合物介质材料。
4.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，传感芯片结构部分(2)裸露或者覆盖有介质材料。
5.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，所述导电线路(10)是铝、铜、金、钛、镍金属中的一种或几种组成。
6.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，导电线路(10)可以嵌入到第一介质(6)内部或者位于第一介质(6)表面。
7.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，凸块(12)是铝、铜、金、钛、镍金属中的一种或几种，高度3～10um。
8.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，所述第一芯片(3)或者第二芯片(4)是专用集成电路芯片、闪存芯片、无源器件或其它类型的芯片。
9.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于，第二焊盘(13)是铝、铜、金、钛、镍金属中的一种或几种组成。
10.根据权利要求1所述的一种埋入式传感芯片系统封装结构，其特征在于第二焊盘(13)裸露、钝化处理或存在锡球。
CN201410842517.5A 2014-12-30 2014-12-30 一种埋入式传感芯片系统封装结构 Pending CN104576563A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410842517.5A CN104576563A (zh) 2014-12-30 2014-12-30 一种埋入式传感芯片系统封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410842517.5A CN104576563A (zh) 2014-12-30 2014-12-30 一种埋入式传感芯片系统封装结构

Publications (1)

Publication Number Publication Date
CN104576563A true CN104576563A (zh) 2015-04-29

Family

ID=53092275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410842517.5A Pending CN104576563A (zh) 2014-12-30 2014-12-30 一种埋入式传感芯片系统封装结构

Country Status (1)

Country Link
CN (1) CN104576563A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026154A (zh) * 2016-01-15 2017-08-08 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法
CN109417081A (zh) * 2018-09-29 2019-03-01 深圳市汇顶科技股份有限公司 芯片封装结构、方法和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574349A (zh) * 2003-05-22 2005-02-02 松下电器产业株式会社 大规模集成电路封装
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
CN103299724A (zh) * 2011-01-14 2013-09-11 贺利实公司 具有液晶聚合物焊料掩模及外封层的电子装置及相关联方法
CN103915405A (zh) * 2013-01-03 2014-07-09 英飞凌科技股份有限公司 半导体器件和制造半导体器件的方法
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574349A (zh) * 2003-05-22 2005-02-02 松下电器产业株式会社 大规模集成电路封装
JP2006019342A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
CN103299724A (zh) * 2011-01-14 2013-09-11 贺利实公司 具有液晶聚合物焊料掩模及外封层的电子装置及相关联方法
CN103915405A (zh) * 2013-01-03 2014-07-09 英飞凌科技股份有限公司 半导体器件和制造半导体器件的方法
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026154A (zh) * 2016-01-15 2017-08-08 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN108793058A (zh) * 2017-05-03 2018-11-13 北京万应科技有限公司 一种mems传感器系统封装结构及制造方法
CN109417081A (zh) * 2018-09-29 2019-03-01 深圳市汇顶科技股份有限公司 芯片封装结构、方法和电子设备
WO2020062140A1 (zh) * 2018-09-29 2020-04-02 深圳市汇顶科技股份有限公司 芯片封装结构、方法和电子设备

Similar Documents

Publication Publication Date Title
CN104485320A (zh) 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
US8357563B2 (en) Stitch bump stacking design for overall package size reduction for multiple stack
WO2007146307A2 (en) Stack die packages
CN205406516U (zh) 一种传感器芯片封装模组
CN105047621A (zh) 一种传感芯片封装结构及其制备方法
CN105405816A (zh) 一种指纹识别传感器的封装结构
CN104681454A (zh) 用于新型指纹锁器件的封装工艺
CN104576563A (zh) 一种埋入式传感芯片系统封装结构
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
CN205303447U (zh) 一种指纹识别传感器的封装结构
CN104465505A (zh) 扇出晶圆封装方法
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
CN108155160A (zh) 指纹识别芯片的封装结构及封装方法
CN105552043A (zh) 一种指纹识别传感器的封装结构
CN107481979B (zh) 指纹识别芯片的封装结构及封装方法
CN104716116A (zh) 一种埋入式传感芯片封装结构及其制备方法
CN204516750U (zh) 一种埋入式传感芯片封装结构
CN104484660A (zh) 一种芯片集成的指纹识别传感器及其制作方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN204011390U (zh) 一种倒装安装芯片的陶瓷封装外壳
CN104576594A (zh) 一种利用点胶工艺的指纹设计封装结构及其制备方法
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN104779224A (zh) 一种功率器件的qfn封装结构
CN204361080U (zh) 电路系统及其芯片封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429