CN104485320A - 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法 - Google Patents

一种有垂直通孔的埋入式传感芯片封装结构及其制备方法 Download PDF

Info

Publication number
CN104485320A
CN104485320A CN201410843211.1A CN201410843211A CN104485320A CN 104485320 A CN104485320 A CN 104485320A CN 201410843211 A CN201410843211 A CN 201410843211A CN 104485320 A CN104485320 A CN 104485320A
Authority
CN
China
Prior art keywords
sensing chip
medium
hole
vertical
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410843211.1A
Other languages
English (en)
Inventor
庞诚
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN201410843211.1A priority Critical patent/CN104485320A/zh
Publication of CN104485320A publication Critical patent/CN104485320A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种有垂直通孔的埋入式传感芯片封装结构及其制备方法,属于集成电路封装、传感器技术等领域。本发明是将完整的传感芯片进行介质包封,在介质表面进行布线以及介质内部打孔填充导电材料,将传感芯片表面焊盘引出至介质材料背面的金属焊球,通过该金属焊球与外界互连。这种封装结构在介质材料表面与内部形成布线,避免了对传感芯片本身进行刻蚀台阶等操作,利于传感芯片表面贴装玻璃、蓝宝石等元件的二次封装。该结构降低了成本,提高了产品封装良率与可靠性。

Description

一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
技术领域
本发明涉及微电子封装技术、传感器技术以及芯片互联等技术。
背景技术
随着终端产品的智能化程度不断提高,各种传感器芯片层出不穷。传感芯片扩展了智能手机、平板电脑等产品的应用领域,例如,指纹识别芯片的出现就大大提高了上述产品的安全性。
对于传感芯片,其最大的特征在于其芯片表面存在感应区域,该区域与其所要识别的外界刺激发生作用,产生芯片可以识别和处理的电信号。该区域与外界刺激的距离要尽可能短,以使得产生的信号可以被侦测。当前很多的芯片工艺,芯片焊盘一般也位于同一表面,若采用焊线方式将芯片焊盘引出,焊线高度不可避免会抬升感应区域与封装体外界的距离。现有技术中,有一种解决方案是采用硅通孔的方式将传感芯片表面的焊盘引至芯片背面,从而避免了在芯片上表面打线。但是硅穿孔技术成本极高,同时,该技术易对传感芯片本身造成损伤,可靠性低。
为解决焊线高于传感芯片表面影响传感器性能问题,国内的汇顶科技股份有限公司提出了一种在传感芯片边缘制作台阶,将芯片表面焊盘通过导电层引至该台阶处,然后再进行打线(CN201420009042)。该方式避免了焊线对感应区域与封装体外界的距离的影响,但是,在硅表面制作台阶工艺较为复杂,同时,对传感芯片本身的刻蚀形成台阶、减薄、金属布线等操作容易造成芯片损坏,或者产生微裂纹等缺陷使得产品的可靠性下降。
美国的苹果公司公开了一项传感器封装方面的专利(US20140285263A1)。其采用在硅基板上用沉积技术形成感应区域。上述硅基板边缘存在斜坡,以便于将感应区域产生的电信号通过导电层引出。该传感芯片的打线焊盘位于硅基板所在斜坡的下方,避免了焊线对感应区域与封装体外界的距离的影响,但是,同样的,在硅基板上制造台阶、减薄、金属布线成本高,良品率低,产品存在长期可靠性风险。
发明内容
本发明针对传感芯片,特别是指纹识别类芯片提供了一种低成本、简单、可靠性高的封装与互连集成方案,利用介质材料对传感芯片进行包覆,并在介质材料内部形成通孔,将传感芯片上的焊盘通过导电线路和介质内部填充导电材料的通孔引出到介质背面的焊球,通过该焊球与外部进行电互连。该方法避免了在芯片表面焊盘上打线,消除了焊线弧高对传感芯片表面贴装玻璃、蓝宝石等保护盖的影响,同时避免了对传感芯片本身进行刻槽、挖孔等操作。
本发明公开的一种有垂直通孔的埋入式传感芯片封装结构包括一个传感芯片,其表面存在传感器结构部分和芯片焊盘,传感其结构部分上布有感应区域;包覆传感芯片的介质材料,介质材料内部存在填充导电材料的通孔,位于介质材料表面的导电线路和位于介质材料内部填充导电材料的通孔将传感芯片表面的芯片焊盘引至介质材料背面的焊球,该导电结构将传感芯片采集到的信号传出,实现感应功能。
一种有垂直通孔的埋入式传感芯片封装结构,所述结构具体包括:传感芯片、传感芯片焊盘、传感器件结构部分、介质、导电线路、填充导电材料的通孔、焊球;所述传感芯片可以是指纹识别芯片或其他传感芯片,所述传感芯片焊盘位于传感芯片顶面,传感器件结构部分与传感芯片焊盘位于同一表面,传感芯片侧面覆盖有介质,介质内部存在填充导电材料的通孔,所述通孔穿通介质,介质背面存在焊球,焊球通过导电线路和填充导电材料的通孔与传感芯片焊盘连接。
该结构的优点是避免了对传感芯片本身进行刻蚀、布线,在介质材料如模塑料上制作通孔工艺成熟简单,可以提高封装产品良率,降低失效风险。同时,通过该结构,可以对该传感芯片实施二次封装,例如在传感芯片表面贴装玻璃或蓝宝石,将介质材料表面的金属焊盘互连至PCB板等。
另外一个优点是制备这个结构的方法借鉴扇出型晶圆级封装(wafer levelfanout package,FOWLP)方法。在芯片加工完成之后,经过测试分拣,进行划片,将确好传感芯片(KGD)放置于承载圆片上,在利用塑模的方式拼成再配置晶圆,接着使用晶圆级封装工艺进行再布线和通孔制作等,最后切片即获得封装体。借助FOWLP工艺,可以降低工艺成本,尤其是采用大尺寸的的圆片或者面板来做承载片。
本发明公开了一种有垂直通孔的埋入式传感芯片封装结构的制备方法,所述方法包括:
步骤一:在承载硅圆片表面贴胶膜或涂覆聚合物粘结层材料;
步骤二:将已经制作完传感芯片焊盘和感应区域的传感芯片采用正面向下的方式放置于胶膜上,所述传感芯片有若干个,传感芯片之间有一定距离;
步骤三:介质覆盖在传感芯片上,并整平介质;
步骤四:将覆盖传感芯片的介质从承载硅圆片上剥离,清除胶膜;
步骤五:在传感芯片一侧的介质表面形成沟槽,并露出传感芯片焊盘,同时在沟槽另一端形成垂直于介质表面的深孔,沟槽与深孔位于传感芯片之间;
步骤六:在介质的沟槽与深孔内部填充导电材料,形成导电线路;
步骤七:在介质的背面对介质进行减薄,露出深孔内的导电材料,形成填充导电材料的通孔;
步骤八:在介质的背面,填充导电材料的通孔的末端制作焊球;
步骤九:将所述封装结构在适当部位切割分离。
所述步骤一的承载硅圆片是硅、玻璃或者不锈钢。
所述步骤二传感芯片间距离大于100微米。
所述步骤三采用塑模方法用模塑料介质覆盖传感芯片。
所述步骤三介质整平方法包括研磨和抛光。
所述步骤五采用激光刻蚀或者切割刀切削方法在传感芯片一侧的介质表面形成沟槽。
所述步骤五采用激光刻蚀或者机械钻孔的方法在介质内部形成深孔。
所述步骤六导电线路和步骤七填充导电材料的通孔材料由钛、铜、镍、金、铝中的一种或几种组成。
所述步骤六导电线路和步骤七填充导电材料的通孔制备通过粘附层、种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去胶、种子层、粘附层金属刻蚀半导体工艺完成。
所述步骤七介质减薄方法可以是研磨、腐蚀或者是其他方法。
附图说明
图1是本发明已完成封装的传感芯片示意图;
图2是本发明已完成封装的传感芯片与基板互连的示意图;
图3是本发明一种有垂直通孔的埋入式传感芯片封装结构的制备方法的过程示意图;
图3A是承载硅圆片的示意图;
图3B中在承载硅圆片表面贴胶膜或粘结层材料的示意图;
图3C是将传感芯片面向下键合在承载硅圆片片表面胶膜的示意图;
图3D是用介质材料将传感芯片包覆形成介质圆片的示意图;
图3E是通过拆键合把包裹芯片的介质圆片从承载硅圆片剥离、清洗后示意图;
图3F是在介质上形成沟槽和深孔的示意图;
图3G是在介质沟槽和深孔内填充导电材料的示意图;
图3H是对介质背面进行减薄的示意图;
图3I是在介质背面制作焊球的示意图。
图中,1为传感芯片,2为传感芯片焊盘,3为传感器件结构部分,4为介质,5为导电线路,6为填充导电材料的通孔,7为焊球,8为基板焊盘,9为基板,10为承载硅圆片,11为胶膜。
具体实施方式
下面根据附图对所述发明做进一步的说明。
一种有垂直通孔的埋入式传感芯片封装结构,所述结构包括传感芯片1、传感芯片焊盘2、传感器件结构部分3、介质4、导电线路5、填充导电材料的通孔6、焊球7;所述传感芯片1可以是指纹识别芯片或其他传感芯片,所述传感芯片焊盘2位于传感芯片1顶面,传感器件结构部分3与传感芯片焊盘2位于同一表面,传感芯片1侧面覆盖有介质4,介质4内部存在填充导电材料的通孔6,所述的填充导电材料的通孔6与位于介质4表面的导电线路5和位于介质4背面的焊球7相连。
所述介质4是环氧树脂等塑封材料或者聚酰亚胺等聚合物介质材料,也可以是其它介质材料。
所述传感芯片1上的位于传感器件结构部分3上的感应区域可以裸露或者其上覆盖有介质4。
所述填充导电材料的通孔6直径一般为5微米到100微米。
所述导电线路5和焊球7是铝、铜、金、钛、镍等金属中的一种或几种组成或是其它导电材料。
所述导电线路5可以嵌入到所述介质4层内,也可以位于所述介质4层表面。
所述填充导电材料的通孔6内部填充铝、铜、金、钛、镍等金属中的一种或几种组成或是其它导电材料。
一种有垂直通孔的埋入式传感芯片封装结构的制备方法,所述方法包括:
步骤一:在承载硅圆片10表面贴胶膜11或涂覆聚合物粘结层材料;
步骤二:将已经制作完传感芯片焊盘2和传感器件结构部分3的传感芯片1采用正面向下的方式放置于胶膜11上,所述传感芯片1有若干个,传感芯片1之间有一定距离;
步骤三:介质4覆盖在传感芯片1上,并整平介质4;
步骤四:将覆盖传感芯片1的介质4从承载硅圆片10上剥离,清除胶膜11;
步骤五:在传感芯片1一侧的介质4表面形成沟槽,并露出传感芯片焊盘2,同时在沟槽另一端形成垂直于介质4表面的深孔,沟槽与深孔位于传感芯片1之间;
步骤六:在介质4的沟槽与深孔内部填充导电材料,形成导电线路5;
步骤七:在介质4的背面对介质4进行减薄,露出深孔内的导电材料,形成填充导电材料的通孔6;
步骤八:在介质4的背面,填充导电材料的通孔6的末端制作焊球7;
步骤九:将所述封装结构在适当部位切割分离。
所述步骤一的承载硅圆片10是硅、玻璃或者不锈钢。
所述步骤二传感芯片1间距离大于100微米。
所述步骤三采用塑模方法用模塑料介质4覆盖传感芯片1。
所述步骤三介质4整平方法包括研磨和抛光。
所述步骤五采用激光刻蚀或者切割刀切削方法在传感芯片1一侧的介质4表面形成沟槽。
所述步骤五采用激光刻蚀或者机械钻孔的方法在介质4内部形成深孔。
所述步骤六导电线路5材料由钛、铜、镍、金、铝中的一种或几种组成。
所述步骤六导电线路5和步骤七填充导电材料的通孔6制备通过粘附层、种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去胶、种子层、粘附层金属刻蚀半导体工艺完成。
所述步骤七介质4减薄方法可以是研磨、腐蚀或者是其他方法。

Claims (17)

1.一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述结构包括传感芯片(1)、传感芯片焊盘(2)、传感器件结构部分(3)、介质(4)、导电线路(5)、填充导电材料的通孔(6)、焊球(7);所述传感芯片(1)可以是指纹识别芯片或其他传感芯片,所述传感芯片焊盘(2)位于传感芯片(1)顶面,传感器件结构部分(3)与传感芯片焊盘(2)位于同一表面,传感芯片(1)侧面覆盖有介质(4),介质(4)内部存在填充导电材料的通孔(6),所述的填充导电材料的通孔(6)与位于介质(4)表面的导电线路(5)和位于介质(4)背面的焊球(7)相连。
2.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述介质(4)是环氧树脂等塑封材料或者聚酰亚胺等聚合物介质材料,也可以是其它介质材料。
3.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述传感芯片(1)上的位于传感器件结构部分(3)上的感应区域可以裸露或者其上覆盖有介质(4)。
4.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述填充导电材料的通孔(6)直径一般为5微米到100微米。
5.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述导电线路(5)和焊球(7)是铝、铜、金、钛、镍等金属中的一种或几种组成或是其它导电材料。
6.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述导电线路(5)可以嵌入到所述介质(4)层内,也可以位于所述介质(4)层表面。
7.根据权利要求1所述的一种有垂直通孔的埋入式传感芯片封装结构,其特征在于,所述填充导电材料的通孔(6)内部填充铝、铜、金、钛、镍等金属中的一种或几种组成或是其它导电材料。
8.一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述方法包括:
步骤一:在承载硅圆片(10)表面贴胶膜(11)或涂覆聚合物粘结层材料;
步骤二:将已经制作完传感芯片焊盘(2)和传感器件结构部分(3)的传感芯片(1)采用正面向下的方式放置于胶膜(11)上,所述传感芯片(1)有若干个,传感芯片(1)之间有一定距离;
步骤三:介质(4)覆盖在传感芯片(1)上,并整平介质(4);
步骤四:将覆盖传感芯片(1)的介质(4)从承载硅圆片(10)上剥离,清除胶膜(11);
步骤五:在传感芯片(1)一侧的介质(4)表面形成沟槽,并露出传感芯片焊盘(2),同时在沟槽另一端形成垂直于介质(4)表面的深孔,沟槽与深孔位于传感芯片(1)之间;
步骤六:在介质(4)的沟槽与深孔内部填充导电材料,形成导电线路(5);
步骤七:在介质(4)的背面对介质(4)进行减薄,露出深孔内的导电材料,形成填充导电材料的通孔(6);
步骤八:在介质(4)的背面,填充导电材料的通孔(6)的末端制作焊球(7);
步骤九:将所述封装结构在适当部位切割分离。
9.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤一的承载硅圆片(10)是硅、玻璃或者不锈钢。
10.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤二传感芯片(1)间距离大于100微米。
11.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤三采用塑模方法用模塑料介质(4)覆盖传感芯片(1)。
12.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤三介质(4)整平方法包括研磨和抛光。
13.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤五采用激光刻蚀或者切割刀切削方法在传感芯片(1)一侧的介质(4)表面形成沟槽。
14.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤五采用激光刻蚀或者机械钻孔的方法在介质(4)内部形成深孔。
15.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤六导电线路(5)材料由钛、铜、镍、金、铝中的一种或几种组成。
16.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤六导电线路(5)和步骤七填充导电材料的通孔(6)制备通过粘附层、种子层物理气相沉积、光刻胶涂覆、光刻、显影、电镀、去胶、种子层、粘附层金属刻蚀半导体工艺完成。
17.根据权利要求书8所述的一种有垂直通孔的埋入式传感芯片封装结构的制备方法,其特征在于,所述步骤七介质(4)减薄方法可以是研磨、腐蚀或者是其他方法。
CN201410843211.1A 2014-12-30 2014-12-30 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法 Pending CN104485320A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410843211.1A CN104485320A (zh) 2014-12-30 2014-12-30 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410843211.1A CN104485320A (zh) 2014-12-30 2014-12-30 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN104485320A true CN104485320A (zh) 2015-04-01

Family

ID=52759854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410843211.1A Pending CN104485320A (zh) 2014-12-30 2014-12-30 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104485320A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966711A (zh) * 2015-06-30 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种芯片装置及其制备方法
CN105160337A (zh) * 2015-08-31 2015-12-16 上海箩箕技术有限公司 玻璃外盖板的制作方法
CN105489569A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 压力传感器的封装结构及其制造方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技(昆山)电子有限公司 埋入硅基板扇出型3d封装结构
CN106298712A (zh) * 2015-05-18 2017-01-04 成都艾德沃传感技术有限公司 一种传感器及传感器的制备方法
WO2017024846A1 (zh) * 2015-08-10 2017-02-16 中芯长电半导体(江阴)有限公司 晶圆级芯片封装方法
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN107275239A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 一种指纹识别芯片封装方法及封装结构
WO2018086298A1 (zh) * 2016-11-08 2018-05-17 华天科技(昆山)电子有限公司 表面传感晶片封装结构及其制作方法
WO2018145413A1 (zh) * 2017-02-13 2018-08-16 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
WO2019076189A1 (zh) * 2017-10-20 2019-04-25 新加坡有限公司 图像传感器的封装方法、图像传感器封装结构和镜头模组
CN111354645A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式芯片及其制备方法
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272994A1 (en) * 2005-05-25 2007-11-29 Siliconware Precision Industries Co., Ltd. Sensor semiconductor device
US20080048312A1 (en) * 2005-03-09 2008-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US20080166831A1 (en) * 2005-05-27 2008-07-10 Siliconware Precision Industries Co., Ltd. Method for fabricating a sensor semiconductor device with sensor chip
CN102194705A (zh) * 2010-03-18 2011-09-21 马维尔国际贸易有限公司 具有保护性中介层的嵌入式裸片
CN102315136A (zh) * 2011-06-02 2012-01-11 日月光半导体制造股份有限公司 封装结构及其制造方法
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
CN102760713A (zh) * 2011-04-29 2012-10-31 英飞凌科技股份有限公司 用于芯片的芯片封装模块和用于形成芯片封装模块的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048312A1 (en) * 2005-03-09 2008-02-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US20070272994A1 (en) * 2005-05-25 2007-11-29 Siliconware Precision Industries Co., Ltd. Sensor semiconductor device
US20080166831A1 (en) * 2005-05-27 2008-07-10 Siliconware Precision Industries Co., Ltd. Method for fabricating a sensor semiconductor device with sensor chip
CN102194705A (zh) * 2010-03-18 2011-09-21 马维尔国际贸易有限公司 具有保护性中介层的嵌入式裸片
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
CN102760713A (zh) * 2011-04-29 2012-10-31 英飞凌科技股份有限公司 用于芯片的芯片封装模块和用于形成芯片封装模块的方法
CN102315136A (zh) * 2011-06-02 2012-01-11 日月光半导体制造股份有限公司 封装结构及其制造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298712A (zh) * 2015-05-18 2017-01-04 成都艾德沃传感技术有限公司 一种传感器及传感器的制备方法
CN106298712B (zh) * 2015-05-18 2019-09-20 成都艾德沃传感技术有限公司 一种传感器及传感器的制备方法
CN104966711A (zh) * 2015-06-30 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种芯片装置及其制备方法
WO2017024846A1 (zh) * 2015-08-10 2017-02-16 中芯长电半导体(江阴)有限公司 晶圆级芯片封装方法
US10290515B2 (en) 2015-08-10 2019-05-14 Sj Semiconductor (Jiangyin) Corporation Wafer level chip packaging method
CN105160337A (zh) * 2015-08-31 2015-12-16 上海箩箕技术有限公司 玻璃外盖板的制作方法
CN105489569A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 压力传感器的封装结构及其制造方法
CN105489569B (zh) * 2015-12-24 2020-01-07 合肥矽迈微电子科技有限公司 压力传感器的封装结构及其制造方法
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技(昆山)电子有限公司 埋入硅基板扇出型3d封装结构
US10559525B2 (en) 2016-02-23 2020-02-11 Huatian Technology (Kunshan) Electronics Co., Ltd. Embedded silicon substrate fan-out type 3D packaging structure
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技(昆山)电子有限公司 埋入硅基板扇出型3d封装结构
WO2018086298A1 (zh) * 2016-11-08 2018-05-17 华天科技(昆山)电子有限公司 表面传感晶片封装结构及其制作方法
US11183414B2 (en) 2017-02-13 2021-11-23 Shenzhen GOODIX Technology Co., Ltd. Secondary packaging method and secondary package of through silicon via chip
WO2018145413A1 (zh) * 2017-02-13 2018-08-16 深圳市汇顶科技股份有限公司 硅通孔芯片的二次封装方法及其二次封装体
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN107275239A (zh) * 2017-06-29 2017-10-20 华进半导体封装先导技术研发中心有限公司 一种指纹识别芯片封装方法及封装结构
CN107275239B (zh) * 2017-06-29 2020-03-06 华进半导体封装先导技术研发中心有限公司 一种指纹识别芯片封装方法及封装结构
WO2019076189A1 (zh) * 2017-10-20 2019-04-25 新加坡有限公司 图像传感器的封装方法、图像传感器封装结构和镜头模组
US11282879B2 (en) 2017-10-20 2022-03-22 Inno-Pach Technology Pte Ltd Image sensor packaging method, image sensor packaging structure, and lens module
CN111354645A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式芯片及其制备方法
CN111354645B (zh) * 2018-12-21 2022-04-12 深南电路股份有限公司 一种埋入式芯片及其制备方法
CN111952203A (zh) * 2020-08-25 2020-11-17 山东砚鼎电子科技有限公司 一种指纹识别封装及其形成方法

Similar Documents

Publication Publication Date Title
CN104485320A (zh) 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
KR101631934B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
CN103533751B (zh) 传感器阵列包装
US9437459B2 (en) Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
US7723831B2 (en) Semiconductor package having die with recess and discrete component embedded within the recess
US7446424B2 (en) Interconnect structure for semiconductor package
CN101800207B (zh) 半导体器件的封装结构及其制造方法
US9799617B1 (en) Methods for repackaging copper wire-bonded microelectronic die
CN105374839A (zh) 引线接合传感器封装及方法
CN105047621A (zh) 一种传感芯片封装结构及其制备方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
US9524950B2 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
CN104681454A (zh) 用于新型指纹锁器件的封装工艺
CN103515254A (zh) 芯片布置组件及用于形成芯片布置组件的方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN104716116A (zh) 一种埋入式传感芯片封装结构及其制备方法
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN204516750U (zh) 一种埋入式传感芯片封装结构
CN106997851A (zh) 一种晶圆级(或面板级)传感器芯片封装的制作方法
CN104576563A (zh) 一种埋入式传感芯片系统封装结构
CN208753309U (zh) 预塑封引线框架、半导体封装结构及其单元
CN103441078B (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN101740406B (zh) 四方扁平无引脚封装的制造方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150401