CN102315136A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN102315136A
CN102315136A CN201110161548A CN201110161548A CN102315136A CN 102315136 A CN102315136 A CN 102315136A CN 201110161548 A CN201110161548 A CN 201110161548A CN 201110161548 A CN201110161548 A CN 201110161548A CN 102315136 A CN102315136 A CN 102315136A
Authority
CN
China
Prior art keywords
hole
sealing
encapsulating structure
line layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110161548A
Other languages
English (en)
Inventor
陈勇仁
丁一权
陈家庆
林津华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201110161548A priority Critical patent/CN102315136A/zh
Publication of CN102315136A publication Critical patent/CN102315136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构及其制造方法。封装结构的制造方法包括以下步骤。提供一封胶件及一芯片。封胶件具有一第一表面及一第二表面。芯片埋入于封胶件。芯片的一主动表面暴露于第一表面。形成一第一重布线路层于第一表面。蚀刻封胶件及第一重布线路层，以形成一封胶通孔及一线路通孔。于封胶通孔及线路通孔形成一导电柱。形成一第二重布线路层于第二表面。导电柱电性连接第一重布线路层及第二重布线路层。

Description

封装结构及其制造方法
技术领域
本案是有关于一种封装结构及其制造方法，且特别是有关于一种芯片内埋式封装结构及其制造方法。 
背景技术
随着科技的进步，各式电子产品不断推陈出新。尤其是在科技技术发展的过程中，半导体封装技术扮演着极重要的角色。 
在半导体封装工艺中，晶圆先经过切割，而形成一颗颗的晶粒。晶粒再通过打线、覆晶等工艺将其内部走线引导至外部，并通过封胶等方式来保护晶粒。 
在产品微小化与精密化的趋势下，半导体封装技术不断地在追求如何在有限空间下，提高线路的精密度及构装密集度。此外，除了提高线路的精密度及构装密集度外，如何在新技术下维持工艺良率、质量与成本也同样是研究发展的一重要目标。 
发明内容
本案有关于一种封装结构其制造方法，其利用通孔的设计与工艺，提高线路的精密度及构装密集度，并维持工艺良率、质量与成本。 
根据本案的一方面，提出一种封装结构的制造方法。封装结构的制造方法包括以下步骤。提供一封胶件及一芯片。封胶件具有一第一表面及一第二表面。芯片埋入于封胶件。芯片的一主动表面暴露于第一表面。形成一第一重布线路层(Redistribution Layer，RDL)于第一表面。蚀刻封胶件及第一重布线路层，以形成一封胶通孔及一线路通孔。于封胶通孔及线路通孔形成一导电柱。形成一第二重布线路层(Redistribution Layer，RDL)于第二表面。导电柱电性连接第一重布线路层及第二重布线路层。 
根据本案的另一方面，提出一种封装结构的制造方法。封装结构的制造方法包 括以下步骤。提供一封胶件及一芯片。封胶件具有一第一表面及一第二表面。芯片埋入于封胶件。芯片的一主动表面暴露于第一表面。蚀刻封胶件，以形成一封胶通孔。于封胶通孔形成一导电柱。形成一第一重布线路层(Redistribution Layer，RDL)于第一表面。第一重布线路层电性连接导电柱。形成一第二重布线路层(Redistribution Layer，RDL)于第二表面，第二重布线路层电性连接导电柱。 
根据本案的再一方面，提出一种封装结构。封装结构包括一封胶件、一芯片、一第一重布线路层、一电镀种子层及一导电层。封胶件具有一第一表面、一第二表面及一封胶通孔。封胶通孔从第一表面至第二表面穿透封胶件。芯片埋入于封胶件。芯片的一主动表面暴露于第一表面。第一重布线路层具有一线路通孔。第一重布线路层设置于第一表面。线路通孔连通于封胶通孔。电镀种子层设置于封胶通孔的孔壁及线路通孔的孔壁。导电柱设置于封胶通孔及线路通孔内。 
为了对本案的上述及其它方面更了解，下文特举实施例，并配合所附图式，作详细说明如下： 
附图说明
图1A～1F绘示一实施例的封装结构的制造方法。 
图2A～2M绘示一实施例的封装结构的制造方法。 
图3为封胶通孔与线路通孔的连通处的SEM图。 
主要组件符号说明： 
100：封装结构 
110：封胶件 
110a：第一表面 
110b：第二表面 
110h：封胶通孔 
120：芯片 
120a：主动表面 
120b：非主动表面 
120c：接垫 
130：第一重布线路层 
130h：线路通孔 
131：第一介电层 
132：第一导线层 
133：第二介电层 
133a、135a、193a、195a：开口 
134：第一焊垫 
135：第一光阻层 
150：锡球 
160：保护膜 
170：导电柱 
180、182：电镀种子层 
181：金属材料 
190：第二重布线路层 
191：第三介电层 
192：第二导线层 
193：第四介电层 
194：第二焊垫 
195：第二光阻层 
A：中间区域 
L110：封胶件的厚度 
L130：第一重布线路层的厚度 
L170：导电柱的长度 
具体实施方式
请参照图1A～1F，其绘示一实施例的封装结构100的制造方法。通过图1A～ 1F的步骤，可以形成双面具有重布线路层的晶圆级芯片内埋式封装结构100。 
如图1A所示，提供一封胶件110及一芯片120。封胶件110的材质例如是环氧树脂材料、有机硅树脂材料或聚氨酯材料。芯片120为内含逻辑电路或记忆胞的裸芯片。封胶件110具有一第一表面110a及一第二表面110b。芯片120具有一主动表面120a、一非主动表面120b及至少一接垫120c。接垫120c设置于主动表面120a。芯片120埋入于封胶件110，芯片120的主动表面120a暴露于第一表面110a。封胶件110可以覆盖芯片120的非主动表面120b或者暴露出芯片120的非主动表面120b，端看设计需求而定。 
如图1B所示，形成一第一重布线路层(Redistribution Layer，RDL)130于第一表面110a。第一重布线路层130包括一第一介电层131、一第一导线层132及一第二介电层133。第一介电层131覆盖于主动表面120a上，并暴露出芯片120的接垫120c。第一导线层132覆盖于接垫120c及第一介电层131，第一导电层132会与芯片的接垫120c电性连接。第二介电层133覆盖于第一导线层132及第一介电层131，并暴露出部份的第一导线层132，以形成一第一焊垫134。。 
为了不受限于芯片120上的接垫120c的大小和主动表面120a空间太小的限制，第一重布线路层130可以采用扇出(Fan-out)的方式来配置，第一重布线路层130不仅配置于芯片120的主动表面120a上，一部份会分布在封胶件110上。 
如图1C所示，蚀刻封胶件110及第一重布线路层130，以分别形成一封胶通孔110h及一线路通孔130h。在此步骤中，封胶通孔110h位于芯片120所设置的范围的外，以避免破坏芯片120内部的电路。 
封胶通孔110h及线路通孔130h在同一工艺动作中完成，而形成两端开放的通孔。在一实施例中，可以一激光线蚀刻出封胶通孔110h及线路通孔130h。在一实施例中，亦可以微影工艺蚀刻出封胶通孔110h及线路通孔130h。在一实施例中，亦可以机械钻孔的方式蚀刻出封胶通孔110h及线路通孔130h。 
在此步骤中，采用两端皆开放的通孔工艺，而不是采用盲孔工艺(只有一端开放)。相较于盲孔工艺，通孔工艺在工艺良率、质量与成本上，均优于盲孔工艺。 
如图1D所示，贴附一保护膜160于第一表面110a，以覆盖第一重布线路层130。保护膜160具有绝缘性、容易贴附且容易移除的特性，其材质例如是聚酰亚 胺(Polyimide，PI)、聚丙烯(polypropylene，PP)或聚氨酯(Polyurethane，PU)的高分子聚合物。保护膜160用以在后续电镀工艺中，保护第一重布线路层130，以避免第一重布线路层130遭到破坏。另外此保护膜160也可为一保护载具，此载具可放置于第一表面110a上，同样可达到保护第一重布线路层130的功能。 
如图1E所示，于封胶通孔110h及线路通孔130h形成一导电柱170。在此步骤中，先形成一电镀种子层180于封胶通孔110h的孔壁、线路通孔130h的孔壁及保护膜160的表面。电镀种子层180的材质为钛(Ti)、铝(Al)、镍(Ni)、钒(V)、铜(Cu)、金(Au)、钨(W)、铅(Pd)或银(Ag)及其合金。形成电镀种子层180的方式一般采用无电电镀。电镀种子层180主要是作为后续电镀工艺的种子，使电镀工艺能够施加电流于电镀种子层180，并于其上累积导电材料。 
再以电镀种子层180为基础，电镀导电材料于电镀种子层180上，以形成导电柱170。导电柱170的材质为钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、金(Au)、镍(Ni)或锡(Sn)及其合金。 
如图1F所示，形成一第二重布线路层(Redistribution Layer，RDL)190于第二表面110b。第二重布线路层190包括一第三介电层191、一第二导线层192及一第四介电层193。第三介电层191覆盖于第二表面110b上，并暴露出导电柱170。第二导线层192覆盖于导电柱170及第三介电层191，第二导电层192会与导电柱170电性连接。第四介电层193覆盖于第二导线层192及第三介电层191，并暴露出部份的第二导线层192，以形成一第二焊垫194。在后续工艺中，其它封装结构的锡球可以回焊的方式焊接于第二焊垫194，以进行封装结构的堆栈。 
为了不受限于芯片120的接垫120c的大小和主动表面120a空间太小的限制，第二重布线路层190可以采用扇出(Fan-out)的方式来配置，第二重布线路层190不仅配置于芯片120的主动表面120a上，一部份会分布在封胶件110上。 
第二重布线路层190形成后，导电柱170电性连接第一重布线路层130及第二重布线路层190，而使得芯片120的内部电路可以在第一表面110a或第二表面110b扩展。 
通过上述步骤，即可完成封装结构100。如图1F下方放大部分所示，在线路通孔130h与封胶通孔110h的连通处，线路通孔130h的孔径实质上等于封胶通孔 110h的孔径，而填充于封胶通孔110h及线路通孔130h的导电柱170为一体成型的结构。并且，请同时参照附图1及图1F，附图1为封胶通孔110h与线路通孔130h的连通处的SEM图。附图1的矩形框线处相当于图1F的封胶通孔中间区域A。经过EDX分析后，研究人员证实中间区域A并不存在电镀种子层180。 
并且，导电柱170凸出于第一表面110a，而不是实质上与第一表面110a齐平。再者，导电柱170的长度L170大于封胶件110的厚度L110。事实上，导电柱170的长度实质上等于封胶件110的厚度L110与第一重布线路层130的厚度L130的加总。 
在一实施例中，第一重布线路层130亦可以在导电柱170形成的步骤之后再形成。请参照图2A～2M，其绘示一实施例的封装结构100的制造方法。 
如图2A所示，提供封胶件110及芯片120。封胶件110具有第一表面110a及第二表面110b。芯片120埋入于封胶件110，芯片120的主动表面120a暴露于第一表面110a。 
如图2B所示，放置封胶件110于一机台平台上并固定此封胶件110，蚀刻封胶件110，以形成封胶通孔110h。在此步骤中，采用两端皆开放的通孔工艺，而不是采用盲孔工艺(只有一端开放)。相较于盲孔工艺，通孔工艺在工艺良率、质量与成本上，均优于盲孔工艺。 
如图2C所示，形成电镀种子层180于封胶通孔110h的孔壁及封胶件110的第一表面110a、第二表面110b。电镀种子层180的材质例如是钛(Ti)、铝(Al)、镍(Ni)、钒(V)、铜(Cu)、金(Au)、钨(W)、铅(Pb)、银(Ag)或其组合。 
如图2D所示，电镀一金属材料181于封胶通孔110h内及第一表面110a、第二表面110b上，以形成导电柱170。金属材料181例如是钛(Ti)、铜(Cu)、铝(Al)、银(Ag)、金(Au)、镍(Ni)、锡(Sn)、或其组合。 
如图2E所示，以蚀刻或化学机械研磨的方式移除第二表面110b侧的金属材料181及电镀种子层180。 
如图2F所示，以蚀刻或化学机械研磨的方式移除第一表面110a侧的金属材料181及电镀种子层180，而在封胶通孔110h内留下导电材料181及电镀种子层180。 
如图2G所示，分别形成第一介电层131及第三介电层191于第一表面110a及第二表面110b。第一介电层131至少暴露出接垫120c及导电柱170的一端。第三介电层191至少暴露出导电柱170的另一端。 
如图2H所示，形成电镀种子层182于第一表面110a侧及第二表面110b侧，以覆盖第一介电层131、第三介电层191及暴露的接垫120c与导电柱的170的两端。 
如图2I所示，分别形成第一光阻层135及第二光阻层195于第一表面110a侧及第二表面110b侧。第一光阻层135及第二光阻层195暴露出部份的电镀种子层182，第一光阻层135的开口135a至少对应于接垫120c及导电柱170的一端，第二光阻层195的开口195a至少对应于导电柱170的另一端。 
如图2J所示，分别电镀第一导线层132及第二导线层192于第一光阻层135的开口135a及第二光阻层195的开口195a。其中，第一导线层132及第二导线层195的材质例如是铜(Cu)。 
如图2K所示，移除第一光阻层135及第二光阻层195，而留下第一导线层132及第二导线层192。 
如图2L所示，以激光或蚀刻的方式移除第一导线层132及第二导线层192所暴露出的电镀种子层182。 
如图2M所示，分别形成第二介电层133及第四介电层193于第一表面110a侧及第二表面110b侧。第二介电层133的开口133a及第四介电层193的开口193a对应于接垫120c或导电柱170的两端。如此一来，第一介电层131、第一导线层132及第二介电层133即形成第一重布线路层(Redistribution Layer，RDL)130，而第一重布线路层130电性连接导电柱170。此外第三介电层191、第二导线层192及第四介电层193即形成第二重布线路层(Redistribution Layer，RDL)190，而第二重布线路层190电性连接导电柱170。如此即形成双面具有重布线路层的晶圆级芯片内埋式封装结构100。 
综上所述，虽然本案已以实施例揭露如上，然其并非用以限定本案。本案所属技术领域中具有通常知识者，在不脱离本案的精神和范围内，当可作各种的更动与润饰。因此，本案的保护范围当视权利要求书所界定者为准。 

Claims (14)

1.一种封装结构的制造方法，包括：
提供一封胶件及一芯片，该封胶件具有一第一表面及一第二表面，该芯片埋入于该封胶件，该芯片的一主动表面暴露于该第一表面；
形成一第一重布线路层于该第一表面；
蚀刻该封胶件及该第一重布线路层，以形成一封胶通孔及一线路通孔；
于该封胶通孔及该线路通孔形成一导电柱；以及
形成一第二重布线路层于该第二表面，该导电柱电性连接该第一重布线路层及该第二重布线路层。
2.如权利要求1所述的封装结构制造方法，其中该封胶通孔及该线路通孔在同一工艺动作中完成。
3.如权利要求1所述的封装结构制造方法，其中形成该封胶通孔及该线路通孔的该步骤以一激光线蚀刻出该封胶通孔及该线路通孔。
4.如权利要求3所述的封装结构的制造方法，其中形成该导电柱的该步骤之前，该封装结构的制造方法更包括：
贴附一保护膜于该第一表面，以覆盖该第一重布线路层。
5.如权利要求4所述的封装结构的制造方法，其中形成该导电柱的该步骤包括：
形成一电镀种子层于该封胶通孔的孔壁、该线路通孔的孔壁及该保护膜的表面；以及
电镀该导电材料于该电镀种子层上。
6.一种封装结构的制造方法，包括：
提供一封胶件及一芯片，该封胶件具有一第一表面及一第二表面，该芯片埋入于该封胶件，该芯片的一主动表面暴露于该第一表面；
蚀刻该封胶件，以形成一封胶通孔；
于该封胶通孔形成一导电柱；以及
形成一第一重布线路层于该第一表面，该第一重布线路层电性连接该导电柱；以及
形成一第二重布线路层于该第二表面，该第二重布线路层电性连接该导电柱。
7.如权利要求6所述的封装结构制造方法，其中形成该封胶通孔的步骤以一激光线蚀刻出该封胶通孔。
8.一种封装结构，包括：
一封胶件，具有一第一表面、一第二表面及一封胶通孔，该封胶通孔从该第一表面至该第二表面穿透该封胶件；
一芯片，该芯片埋入于该封胶件，该芯片的一主动表面暴露于该第一表面；
一第一重布线路层，具有一线路通孔，该第一重布线路层设置于该第一表面，该线路通孔连通于该封胶通孔；
一电镀种子层，设置于该封胶通孔的孔壁及该线路通孔的孔壁；以及
一导电柱，设置于该封胶通孔及该线路通孔内。
9.如权利要求8所述的封装结构，其中该导电柱凸出于该第一表面。
10.如权利要求8所述的封装结构，其中该导电柱的长度大于该封胶件的厚度。
11.如权利要求8所述的封装结构，其中该导电柱的长度实质上等于该封胶件的厚度与该第一重布线路层的厚度的加总。
12.如权利要求8所述的封装结构，其中该电镀种子层的材质为钛、铝、镍、钒、铜、金、钨、铅或银。
13.如权利要求8所述的封装结构，其中该导电柱的材质为钛、铜、铝、银、金、镍或锡。
14.如权利要求8所述的封装结构，其中于该线路通孔与该封胶通孔的连通处，该线路通孔的孔径实质上等于该封胶通孔的孔径。
CN201110161548A 2011-06-02 2011-06-02 封装结构及其制造方法 Pending CN102315136A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110161548A CN102315136A (zh) 2011-06-02 2011-06-02 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110161548A CN102315136A (zh) 2011-06-02 2011-06-02 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102315136A true CN102315136A (zh) 2012-01-11

Family

ID=45428168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110161548A Pending CN102315136A (zh) 2011-06-02 2011-06-02 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102315136A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
CN104979315A (zh) * 2014-04-03 2015-10-14 台湾积体电路制造股份有限公司 具有预防金属线裂缝设计的封装件
CN115084082A (zh) * 2022-07-19 2022-09-20 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294746A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
CN101202259A (zh) * 2006-12-13 2008-06-18 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN201594536U (zh) * 2009-12-01 2010-09-29 茂邦电子有限公司 芯片堆栈电路结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294746A (ja) * 2006-04-26 2007-11-08 Matsushita Electric Ind Co Ltd 半導体パッケージ及び半導体パッケージの製造方法
CN101202259A (zh) * 2006-12-13 2008-06-18 财团法人工业技术研究院 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法
CN101789380A (zh) * 2009-01-23 2010-07-28 日月光半导体制造股份有限公司 内埋芯片封装的结构及工艺
CN201594536U (zh) * 2009-12-01 2010-09-29 茂邦电子有限公司 芯片堆栈电路结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979315A (zh) * 2014-04-03 2015-10-14 台湾积体电路制造股份有限公司 具有预防金属线裂缝设计的封装件
CN104979315B (zh) * 2014-04-03 2018-01-26 台湾积体电路制造股份有限公司 具有预防金属线裂缝设计的封装件
US9929126B2 (en) 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
US11056464B2 (en) 2014-04-03 2021-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
US11862606B2 (en) 2014-04-03 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
CN115084082A (zh) * 2022-07-19 2022-09-20 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法
CN115084082B (zh) * 2022-07-19 2022-11-22 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法

Similar Documents

Publication Publication Date Title
KR101709959B1 (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN102332435B (zh) 电子元件及其制作方法
US7361993B2 (en) Terminal pad structures and methods of fabricating same
US9607921B2 (en) Package on package interconnect structure
KR102385549B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN101617396B (zh) 具有电迁移帽和镀覆焊料的铜管芯凸点
US7755190B2 (en) Electronic device including a nickel-palladium alloy layer
TW201133743A (en) Semiconductor structure and method forming semiconductor device
EP3108499A1 (en) Bottom package with metal post interconnections
US9153641B2 (en) Wafer level package having cylindrical capacitor and method of fabricating the same
CN102237317A (zh) 集成电路元件与封装组件
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US20150055312A1 (en) Interposer substrate and method of manufacturing the same
EP1932173A2 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US8877563B2 (en) Microfabricated pillar fins for thermal management
US8368202B2 (en) Semiconductor device and semiconductor package having the same
US8058105B2 (en) Method of fabricating a packaging structure
US20100052174A1 (en) Copper pad for copper wire bonding
TWI297941B (en) Semiconductor device with electroless plating metal connecting layer and method for fabricating the same
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US20190148325A1 (en) Electronic device and method for manufacturing the same
CN106856178B (zh) 半导体装置及其制造方法
CN102315136A (zh) 封装结构及其制造方法
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
US9768108B2 (en) Conductive post protection for integrated circuit packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111