CN102456636A - 嵌入式芯片的封装件及其制造方法 - Google Patents

嵌入式芯片的封装件及其制造方法 Download PDF

Info

Publication number
CN102456636A
CN102456636A CN2010105174726A CN201010517472A CN102456636A CN 102456636 A CN102456636 A CN 102456636A CN 2010105174726 A CN2010105174726 A CN 2010105174726A CN 201010517472 A CN201010517472 A CN 201010517472A CN 102456636 A CN102456636 A CN 102456636A
Authority
CN
China
Prior art keywords
layer
chip
dielectric layer
packaging part
conductive projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105174726A
Other languages
English (en)
Other versions
CN102456636B (zh
Inventor
张江城
廖信一
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201010517472.6A priority Critical patent/CN102456636B/zh
Publication of CN102456636A publication Critical patent/CN102456636A/zh
Application granted granted Critical
Publication of CN102456636B publication Critical patent/CN102456636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种嵌入式芯片的封装件及其制造方法，该封装件包括：具有相对的第一及第二表面的介电层、设于该介电层中并外露于该介电层的第二表面的导电凸块、嵌设于该介电层中的芯片、设于该介电层的第一表面上的线路层、设于该介电层中且电性连接该线路层、芯片及导电凸块的导电盲孔、以及设于该介电层的第一表面及该线路层上的第一拒焊层。从而通过该导电凸块可直接外接其他电子装置，以形成堆叠结构，有效简化工艺。本发明还提供一种芯片尺寸封装件的制造方法。

Description

嵌入式芯片的封装件及其制造方法
技术领域
本发明涉及一种封装件及其制造方法，尤指一种嵌入式芯片的封装件及其制造方法。
背景技术
随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种芯片尺寸封装件(chip scale package，CSP)，其特征在于此种芯片尺寸封装件仅具有与芯片尺寸相等或略大的尺寸。
美国专利第5,892,179、6,103,552、6,287,893、6,350,668及6,433,427号案即揭露一种传统的CSP结构，其直接于芯片上形成增层而无需使用如基板或导线架等芯片承载件，且利用重布线(redistribution layer，RDL)技术重配芯片上的电极垫至所欲位置。
然而上述CSP结构的缺点在于重布线技术的施用或布设于芯片上的导电迹线往往受限于芯片的尺寸或其作用面的面积大小，尤其当芯片的集成度提升且芯片尺寸日趋缩小的情况下，芯片甚至无法提供足够表面以安置更多数量的焊球来与外界电性连接。
鉴此，美国专利第6,271,469号案揭露一种芯片级芯片尺寸封装件WLCSP(Wafer Level CSP)的制造方法，其于芯片上形成增层的封装件，以提供较为充足的表面区域以承载较多的输入/输出端或焊球。
如图1A所示，准备一胶膜11，并将多个芯片12以作用面121粘贴于该胶膜11上，该胶膜11例如为热感应胶膜；如图1B所示，进行封装模压工艺，利用一如环氧树脂的封装胶体13包覆住芯片12的非作用面122及侧面，再加热移除该胶膜11，以外露出该芯片作用面121；如图1C所示，然后利用重布线(RDL)技术，敷设一介电层14于芯片12的作用面121及封装胶体13的表面上，并开设多个贯穿介电层14的开口以露出芯片上的电极垫120，接着于该介电层14上形成线路层15，并使线路层15电性连接至电极垫120，再于线路层15上敷设拒焊层16及线路层15预定位置植设焊球17，之后进行切割作业。
通过前述工艺，因包覆该芯片12的封装胶体13的表面得以提供较该芯片12作用面121大的表面区域而能安置较多焊球17以有效达成与外界的电性连接。
然而，上述工艺的缺点在于将该芯片12以其作用面121粘贴于该胶膜11上而固定的方式，常因该胶膜11于工艺中受热而发生伸缩问题，造成粘置于该胶膜11上的芯片12位置发生偏移，甚至于封装模压时因该胶膜11受热软化而造成该芯片12位移，如此导致后续在重布线工艺时，该线路层15无法连接到该芯片12电极垫120上，因而造成电性不良。
请参阅图2，于另一封装模压中，因胶膜11’遇热软化，该封装胶体13易发生溢胶130至该芯片12的作用面121，甚或污染该电极垫120，造成后续重布线工艺的线路层与芯片电极垫接触不良，而导致废品问题。
请参阅图3A，前述封装模压工艺仅通过该胶膜11支撑多个芯片12，该胶膜11及封装胶体13易发生严重翘曲(warpage)110问题，尤其是当该封装胶体13的厚度很薄时，翘曲问题将更为严重，从而导致后续重布线工艺时，在该芯片12上涂布该介电层14时会有厚度不均问题；如此即须额外再提供一硬质载具18(如图3B所示)，以将该封装胶体13通过一粘胶19固定在该硬质载具18来进行整平，但当完成重布线工艺而移除该载具18时，易于该封装胶体13上残留粘胶190(如图3C所示)。其它相关现有技术的揭露如美国专利第6,498,387、6,586,822、7,019,406及7,238,602号。
再者，如图3D所示，若该封装件欲进行堆叠时，需先贯穿该封装胶体13，尔后进行封装胶体13贯孔工艺(TMV，Through Mold Via)，以形成多个贯穿的通孔，之后再以电镀或化镀制成以于该通孔中填充导电材料100，从而形成多个导电通孔10，再于该导电通孔10上形成焊球17’，以供接置如另一封装件的电子装置1。但是，贯穿该封装胶体13的工艺困难，且形成该导电通孔10时需填充该导电材料100，以致于工艺时间增加，且成本提高。
因此，如何提供一种芯片尺寸封装件及制造方法，能避免前述现有技术的缺陷，进而确保线路层与电极垫间的电性连接品质，并提升产品的可靠度，减少工艺成本，实为一重要课题。
发明内容
本发明提供一种嵌入式芯片的封装件，包括：介电层，具有相对的第一表面及第二表面；导电凸块，设于该介电层中并外露于该介电层的第二表面；芯片，嵌设于该介电层中，该芯片具有相对的作用面及非作用面，该作用面上设有多个电极垫；线路层，设于该介电层的第一表面上；导电盲孔，设于该介电层中，以令该线路层通过该导电盲孔电性连接该电极垫及该导电凸块；以及第一拒焊层，设于该介电层的第一表面及该线路层上，且该第一拒焊层具有第一开孔，以令部分该线路层外露于该第一开孔中。
前述的封装件中，形成该导电凸块的材料为铜。
前述的封装件中，该芯片的非作用面外露于该介电层的第二表面。还包括第二拒焊层，设于该介电层的第二表面、芯片的非作用面及该导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
前述的封装件中，该芯片的非作用面上具有散热片。还包括第二拒焊层，设于该介电层的第二表面、散热片及该导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
前述的封装件还包括导电元件，设于该第一开孔中的线路层上。
前述的封装件还包括增层结构，设于该介电层的第一表面及该线路层上，且该第一拒焊层设于该增层结构的最外层上。
本发明还提供一种嵌入式芯片的封装件的制造方法，包括：提供一承载板，且于该承载板上具有相邻的导电凸块及置晶区；设置芯片于该承载板的置晶区上，该芯片具有相对的作用面及非作用面，且该作用面上设有多个电极垫，并以该非作用面接置于该承载板上；形成介电层于该承载板、导电凸块及芯片上，以包覆该芯片，且该介电层具有外露的第一表面及结合至该承载板上的第二表面；形成线路层于该介电层的第一表面上，且于该介电层中形成导电盲孔，以令该线路层通过该导电盲孔电性连接该电极垫及该导电凸块；形成第一拒焊层于该介电层的第一表面及该线路层上；移除该承载板，以露出该介电层的第二表面及该导电凸块；以及于该第一拒焊层上形成多个第一开孔，以令该线路层的部分表面露出于该第一开孔中。
前述的制造方法还包括于该芯片的非作用面上涂布粘着层，以令该芯片定位于该承载板上。当移除该承载板后，再移除该粘着层，以外露该芯片的非作用面。
前述的制造方法中，于移除全部该承载板后，该芯片的非作用面外露于该介电层的第二表面。还包括形成第二拒焊层于该介电层的第二表面、该芯片的非作用面及所述导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
前述的制造方法中，若仅移除该承载板的部分材料，该芯片的非作用面上的承载板部分供作为散热片。还包括形成第二拒焊层于该介电层的第二表面、该散热片及所述导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
前述的制造方法还包括形成导电元件于该第一开孔中的线路层上。
由上可知，本发明嵌入式芯片的封装件及其制造方法，主要先将芯片设于具有导电凸块的承载板上，再将介电层包覆该芯片与导电凸块，接着进行重布线工艺再移除该承载板，从而避免现有将芯片直接粘置于胶膜上发生胶膜受热软化、封装胶体溢胶及芯片偏移与污染问题，甚或造成重布线工艺的线路层与电极垫接触不良，导致废品的问题。
再者，通过导电凸块增加支撑力，故可避免现有工艺中以胶膜为支撑件而发生翘曲问题，且可避免在介电层上残留粘胶的问题。
又，通过导电凸块的设计，以于欲进行堆叠时，可直接外接其他电子装置，不需如现有技术的贯穿封装胶体形成导电通孔，故本发明有效简化工艺，且因无需填充导电材料，而有效减少工艺时间，并降低成本。
附图说明
图1A至1C为美国专利US6,271,469所揭露的芯片级芯片尺寸封装件的制造方法示意图；
图2为美国专利US6,271,469所揭示的芯片级芯片尺寸封装件发生溢胶问题的示意图；
图3A至3D为美国专利US6,271,469所揭示的芯片级芯片尺寸封装件发生封装胶体翘曲、增设载具、封装胶体表面残胶及不易堆叠等问题的示意图；以及
图4A至4I为本发明嵌入式芯片的封装件的制造方法的示意图其中，
图4F’为图4F的另一实施例，
图4G’为图4G的另一实施例，
图4I’为图4I的另一实施例。
主要元件符号说明
1、28   电子装置
10      导电通孔
100     导电材料
11、11’胶膜
110     翘曲
12、22  芯片
120、220电极垫
121、22a作用面
122、22b非作用面
13      封装胶体
130     溢胶
14、23  介电层
15、24  线路层
16      拒焊层
17、17’焊球
18      载具
19      粘胶
190     残留粘胶
20      承载板
200     导电凸块
201     散热片
21      粘着层
23a     第一表面
23b     第二表面
230     盲孔
240     导电盲孔
25a、25a’  第一拒焊层
25b、25b’  第二拒焊层
250a、250a’第一开孔
250b、250b’第二开孔
26、27      导电元件
29          增层结构
A           置晶区
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图4A至4I，为本发明揭露的一种嵌入式芯片的封装件的制造方法。
如图4A所示，提供一承载板20，且于该承载板20上具有相邻的多个导电凸块200及一置晶区A，且形成该承载板20及导电凸块200可为铜的材料。于本实施例中，该导电凸块200一体成形于该承载板20上，但也可为额外增设的凸部，并无特别限制。
如图4B所示，设置一芯片22于该承载板20的置晶区A上，该芯片22具有相对的作用面22a及非作用面22b，且该作用面22a上设有多个电极垫220，并于该非作用面22b上通过粘着材21以令该芯片22定位于该承载板20上。
如图4C所示，形成一介电层23于该承载板20、所述导电凸块200及该芯片22上，以包覆该芯片22，且该介电层23具有外露的第一表面23a及结合至该承载板20上的第二表面23b。
如图4D所示，于该介电层23的第一表面23a上形成外露出所述电极垫220及所述导电凸块200的多个盲孔230。
如图4E所示，进行图案化电镀工艺，形成导电盲孔240于所述盲孔230中，且形成线路层24于该导电盲孔240上及该介电层23的第一表面23a上，以令该线路层24通过所述导电盲孔240电性连接各该电极垫220及各该导电凸块200。
如图4F所示，形成第一拒焊层25a于该介电层23的第一表面23a及该线路层24上。
如图4G所示，蚀刻移除全部的承载板20，以露出该介电层23的第二表面23b、该粘着层21及所述导电凸块200；再以化学药液移除该粘着层21，以外露该芯片22的非作用面22b。
如图4G’所示，于另一实施方式中，蚀刻移除该承载板20的部分材料后，仅留下该芯片22的非作用面22b上的承载板20以供作为散热片201，且露出该介电层23的第二表面23b及所述导电凸块200。
如图4H所示，接续图4G的工艺，于该第一拒焊层25a上形成多个第一开孔250a，以令该线路层24的部分表面露出于该第一开孔250a中；且形成第二拒焊层25b于该介电层23的第二表面23b、该芯片22的非作用面22b及所述导电凸块200上，并于该第二拒焊层25b上形成多个第二开孔250b，以令所述导电凸块200的部分表面外露于所述第二开孔250b中。
如图4I所示，于后续工艺中，可形成如焊球或焊针的导电元件26于各该第一开孔250a中的线路层24上，以供外接其他电子装置28，例如：半导体芯片、电路板或另一封装件。也可形成如焊球或焊针的导电元件27于各该第二开孔250b中的导电凸块200上，以供外接其他电子装置，例如：电路板、半导体芯片或另一封装件。
如图4I’所示，若接续图4G’的工艺，将于该第一拒焊层25a上形成所述外露该线路层24的第一开孔250a，且形成所述导电元件26于外露的线路层24上，以供外接其他电子装置28。且也形成第二拒焊层25b’于该介电层23的第二表面23b、该散热片201及所述导电凸块200上，且于该第二拒焊层25b’中形成多个第二开孔250b’，以令所述导电凸块200的部分表面外露于所述第二开孔250b’中，从而供形成导电元件27于各该第二开孔250b’中的导电凸块200上，以供外接其他电子装置。
又如图4F’所示，也可先形成增层结构29于该介电层23的第一表面23a及该线路层24上，再将该第一拒焊层25a’设于该增层结构29的最外层上，以令部分该增层结构29的最外层线路外露于该第一开孔250a’，从而供于后续工艺中形成导电元件。又该增层结构29具有至少一介电层、设于该介电层上的线路、以及设于该介电层中且电性连接该线路层24与线路的导电盲孔。
另外，于其他实施例中，当移除该承载板20之后(如图4G或4G’)，也可形成另一增层结构于该介电层23的第二表面23b上(未表示于图式中)。
本发明通过先将该芯片22设于该承载板20上，再以该介电层23包覆该芯片22，接着移除该承载板20，因无需使用如现有的胶膜，而得以避免现有技术所发生封装胶体溢胶及芯片污染等问题。
再者，本发明将该芯片22以该非作用面22b设于该承载板20上，不会如现有技术中因胶膜受热而发生伸缩问题，故该芯片22不会发生偏移，且于形成该介电层23时，该承载板20因不会受热软化，故该芯片22也不会产生位移。因此，于重布线工艺时，该线路层24与芯片22的电极垫220不会接触不良，有效避免废品问题。
又，本发明通过于该承载板20上形成该导电凸块200，以增加支撑力，而使整体结构不会发生翘曲，有效避免如现有工艺中以胶膜为支撑部而发生翘曲的问题，故该芯片22不会发生偏移。因此，于重布线工艺时，该线路层24与电极垫220不会接触不良，有效避免废品问题。
另外，本发明通过该导电凸块200的设计，当欲进行堆叠时，可通过如焊球的导电元件27直接外接其他电子装置，不需如现有技术的贯穿封装胶体以形成导电通孔，故本发明可简化工艺，且无需填充导电材料，有效减少工艺时间，并降低成本。
本发明还提供一种嵌入式芯片的封装件，包括：具有相对的第一表面23a及第二表面23b的介电层23、设于该介电层23中并外露于该介电层23的第二表面23b的导电凸块200、嵌设于该介电层23中的芯片22、设于该介电层23的第一表面23a上的线路层24、设于该介电层23中的导电盲孔240、以及设于该介电层23的第一表面23a及该线路层24上的第一拒焊层25a。
形成该导电凸块200的材料为铜。
所述的芯片22具有相对的作用面22a及非作用面22b，该作用面22a上设有多个电极垫220。
所述的线路层24通过该导电盲孔240电性连接该电极垫220及该导电凸块200。
所述的第一拒焊层25a具有第一开孔250a，以令部分该线路层24外露于该第一开孔250a中。
所述的封装件还包括导电元件26，设于该第一开孔250a中的线路层24上。
所述的封装件还包括增层结构29，设于该介电层23的第一表面23a及该线路层24上，且该第一拒焊层25a设于该增层结构29的最外层上。
于一实施例中，该芯片22的非作用面22b外露于该介电层23的第二表面23b。且包括第二拒焊层25b，设于该介电层23的第二表面23b、芯片22的非作用面22b及该导电凸块200上，且该第二拒焊层25b具有多个第二开孔250b，以令该导电凸块200的部分表面外露于该第二开孔250b中，从而供设置导电元件27。
于另一实施例中，该芯片22的非作用面22b上具有散热片201。且包括第二拒焊层25b，设于该介电层23的第二表面23b、散热片201及该导电凸块200上，且该第二拒焊层25b具有多个第二开孔250b，以令该导电凸块200的部分表面外露于该第二开孔250b中，从而供设置导电元件27。
综上所述，本发明嵌入式芯片的封装件及其制造方法，通过导电凸块的设计，当欲进行堆叠时，可通过焊球直接外接其他电子装置，有效简化工艺，以减少工艺时间且降低成本。再者，本发明使用承载板代替现有的胶膜，有效避免封装胶体溢胶及芯片污染等问题。
又，通过承载板设置芯片，且通过导电凸块增加整体结构的支撑力以避免结构发生翘曲，故该芯片不会发生偏移，因而于重布线工艺时，该线路层与芯片的电极垫不会接触不良，有效避免废品问题。另外，移除该承载板时，不会在介电层上残留金属材或粘胶。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种嵌入式芯片的封装件，该封装件包括：
介电层，具有相对的第一表面及第二表面；
导电凸块，设于该介电层中并外露于该介电层的第二表面；
芯片，嵌设于该介电层中，该芯片具有相对的作用面及非作用面，该作用面上设有多个电极垫；
线路层，设于该介电层的第一表面上；
导电盲孔，设于该介电层中，以令该线路层通过该导电盲孔电性连接该电极垫及该导电凸块；以及
第一拒焊层，设于该介电层的第一表面及该线路层上，且该第一拒焊层具有第一开孔，以令部分该线路层外露于该第一开孔中。
2.根据权利要求1所述的嵌入式芯片的封装件，其中，形成该导电凸块的材料为铜。
3.根据权利要求1所述的嵌入式芯片的封装件，其中，该芯片的非作用面外露于该介电层的第二表面。
4.根据权利要求3所述的嵌入式芯片的封装件，还包括第二拒焊层，设于该介电层的第二表面、芯片的非作用面及该导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
5.根据权利要求1所述的嵌入式芯片的封装件，其中，该芯片的非作用面上具有散热片。
6.根据权利要求5所述的嵌入式芯片的封装件，还包括第二拒焊层，设于该介电层的第二表面、散热片及该导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
7.根据权利要求1所述的嵌入式芯片的封装件，还包括导电元件，设于该第一开孔中的线路层上。
8.根据权利要求1所述的嵌入式芯片的封装件，还包括增层结构，设于该介电层的第一表面及该线路层上，且该第一拒焊层设于该增层结构的最外层上。
9.一种嵌入式芯片的封装件的制造方法，该方法包括：
提供一承载板，且于该承载板上具有相邻的导电凸块及置晶区；
设置芯片于该承载板的置晶区上，该芯片具有相对的作用面及非作用面，且该作用面上设有多个电极垫，并以该非作用面接置于该承载板上；
形成介电层于该承载板、导电凸块及芯片上，以包覆该芯片，且该介电层具有外露的第一表面及结合至该承载板上的第二表面；
形成线路层于该介电层的第一表面上，且于该介电层中形成导电盲孔，以令该线路层通过该导电盲孔电性连接该电极垫及该导电凸块；
形成第一拒焊层于该介电层的第一表面及该线路层上；
移除该承载板，以露出该介电层的第二表面及该导电凸块；以及
于该第一拒焊层上形成多个第一开孔，以令该线路层的部分表面露出于该第一开孔中。
10.根据权利要求9所述的嵌入式芯片的封装件的制造方法，还包括于该芯片的非作用面上涂布粘着层，以令该芯片定位于该承载板上。
11.根据权利要求10所述的嵌入式芯片的封装件的制造方法，还包括当移除该承载板后，再移除该粘着层，以外露该芯片的非作用面。
12.根据权利要求9所述的嵌入式芯片的封装件的制造方法，其中，于移除全部该承载板后，该芯片的非作用面外露于该介电层的第二表面。
13.根据权利要求12所述的嵌入式芯片的封装件的制造方法，还包括形成第二拒焊层于该介电层的第二表面、该芯片的非作用面及所述导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
14.根据权利要求9所述的嵌入式芯片的封装件的制造方法，其中，仅移除该承载板的部分材料，从而该芯片的非作用面上的承载板部分作为散热片。
15.根据权利要求14所述的嵌入式芯片的封装件的制造方法，还包括形成第二拒焊层于该介电层的第二表面、该散热片及所述导电凸块上，且该第二拒焊层具有多个第二开孔，以令该导电凸块的部分表面外露于该第二开孔中。
16.根据权利要求9所述的嵌入式芯片的封装件的制造方法，还包括形成导电元件于该第一开孔中的线路层上。
CN201010517472.6A 2010-10-19 2010-10-19 嵌入式芯片的封装件的制造方法 Active CN102456636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010517472.6A CN102456636B (zh) 2010-10-19 2010-10-19 嵌入式芯片的封装件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010517472.6A CN102456636B (zh) 2010-10-19 2010-10-19 嵌入式芯片的封装件的制造方法

Publications (2)

Publication Number Publication Date
CN102456636A true CN102456636A (zh) 2012-05-16
CN102456636B CN102456636B (zh) 2015-10-14

Family

ID=46039652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010517472.6A Active CN102456636B (zh) 2010-10-19 2010-10-19 嵌入式芯片的封装件的制造方法

Country Status (1)

Country Link
CN (1) CN102456636B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103508407A (zh) * 2012-06-22 2014-01-15 矽品精密工业股份有限公司 具微机电组件的封装结构及其制法
CN104319265A (zh) * 2014-08-26 2015-01-28 日月光半导体制造股份有限公司 元件嵌入式封装结构、其半导体装置及其制造方法
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
CN104779176A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
CN105826306A (zh) * 2015-01-22 2016-08-03 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法
CN106469692A (zh) * 2015-08-14 2017-03-01 Pep创新私人有限公司 半导体加工方法
CN110112106A (zh) * 2018-02-01 2019-08-09 财团法人工业技术研究院 芯片封装模块及包含该芯片封装模块的电路板结构
WO2019153102A1 (zh) * 2018-02-07 2019-08-15 璩泽明 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN111326427A (zh) * 2018-12-14 2020-06-23 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN112103192A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518080A (zh) * 2003-01-23 2004-08-04 新光电气工业株式会社 电子元件封装结构及其制造方法
US20070020816A1 (en) * 2005-07-21 2007-01-25 Yu-Tang Pan Manufacturing process for chip package without core
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
US20080011508A1 (en) * 2004-03-29 2008-01-17 Shinko Electric Industries Co., Ltd Electronic parts packaging structure and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518080A (zh) * 2003-01-23 2004-08-04 新光电气工业株式会社 电子元件封装结构及其制造方法
US20080011508A1 (en) * 2004-03-29 2008-01-17 Shinko Electric Industries Co., Ltd Electronic parts packaging structure and method of manufacturing the same
US20070020816A1 (en) * 2005-07-21 2007-01-25 Yu-Tang Pan Manufacturing process for chip package without core
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103508407A (zh) * 2012-06-22 2014-01-15 矽品精密工业股份有限公司 具微机电组件的封装结构及其制法
CN104779176A (zh) * 2014-01-15 2015-07-15 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN104779176B (zh) * 2014-01-15 2018-01-12 矽品精密工业股份有限公司 嵌埋有晶片的封装结构的制法
CN104900634A (zh) * 2014-03-05 2015-09-09 台达电子国际（新加坡）私人有限公司 封装结构及其所适用的堆栈式封装模块
CN104319265A (zh) * 2014-08-26 2015-01-28 日月光半导体制造股份有限公司 元件嵌入式封装结构、其半导体装置及其制造方法
CN108022889A (zh) * 2014-08-26 2018-05-11 日月光半导体制造股份有限公司 元件嵌入式封装结构、其半导体装置及其制造方法
CN104319265B (zh) * 2014-08-26 2017-11-14 日月光半导体制造股份有限公司 元件嵌入式封装结构、其半导体装置及其制造方法
CN104485320A (zh) * 2014-12-30 2015-04-01 华天科技（西安）有限公司 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法
US10236242B2 (en) 2015-01-22 2019-03-19 Mediatek Inc. Chip package and package substrate
CN105826306A (zh) * 2015-01-22 2016-08-03 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法
CN105826306B (zh) * 2015-01-22 2019-12-20 联发科技股份有限公司 芯片封装、封装基板及封装基板的制造方法
CN106469692A (zh) * 2015-08-14 2017-03-01 Pep创新私人有限公司 半导体加工方法
CN106469692B (zh) * 2015-08-14 2021-06-04 Pep创新私人有限公司 半导体加工方法
CN110112106A (zh) * 2018-02-01 2019-08-09 财团法人工业技术研究院 芯片封装模块及包含该芯片封装模块的电路板结构
WO2019153102A1 (zh) * 2018-02-07 2019-08-15 璩泽明 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN111326427A (zh) * 2018-12-14 2020-06-23 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US11217546B2 (en) 2018-12-14 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded voltage regulator structure and method forming same
CN111326427B (zh) * 2018-12-14 2022-05-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN112103192A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN102456636B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102456636A (zh) 嵌入式芯片的封装件及其制造方法
CN102412208B (zh) 芯片尺寸封装件及其制法
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN102347251B (zh) 嵌入式晶圆级接合方法
US8184448B2 (en) Bare chip embedded PCB
CN101859752B (zh) 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法
US7992291B2 (en) Method of manufacturing a circuit board
CN109786268A (zh) 半导体封装件中的金属化图案及其形成方法
CN103594418A (zh) 半导体封装件及其制法
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN102693955B (zh) 封装载板及其制造方法
TW201212189A (en) Chip scale package structure and fabrication method thereof
CN103794569A (zh) 封装结构及其制法
CN102376678B (zh) 芯片尺寸封装件的制法
CN101567355B (zh) 半导体封装基板及其制法
TW200845321A (en) Semiconductor package substrate structure and manufacturing method thereof
CN105489565A (zh) 嵌埋元件的封装结构及其制法
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN102823337A (zh) 具有固定的底部填充的电路板
TWI283916B (en) Manufacturing method of chip package structure
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN102376592B (zh) 芯片尺寸封装件及其制法
CN105023910B (zh) 导电盲孔结构及其制法
CN102376590A (zh) 芯片尺寸封装件及其制法
CN102569239A (zh) 半导体封装体的接合结构、其制造方法及半导体封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant