CN108022889A - 元件嵌入式封装结构、其半导体装置及其制造方法 - Google Patents

元件嵌入式封装结构、其半导体装置及其制造方法 Download PDF

Info

Publication number
CN108022889A
CN108022889A CN201711016136.1A CN201711016136A CN108022889A CN 108022889 A CN108022889 A CN 108022889A CN 201711016136 A CN201711016136 A CN 201711016136A CN 108022889 A CN108022889 A CN 108022889A
Authority
CN
China
Prior art keywords
dielectric layer
pin
nude film
component
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711016136.1A
Other languages
English (en)
Other versions
CN108022889B (zh
Inventor
林弈嘉
廖国宪
李明锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201711016136.1A priority Critical patent/CN108022889B/zh
Publication of CN108022889A publication Critical patent/CN108022889A/zh
Application granted granted Critical
Publication of CN108022889B publication Critical patent/CN108022889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种元件嵌入式封装结构、其半导体装置及其制造方法。所述元件嵌入式封装结构包括：裸片承座；裸片，安置于所述裸片承座上；第一引脚及第二引脚，安置于所述裸片承座的周围；第一电介质层，覆盖所述裸片、所述裸片承座、所述第一引脚及所述第二引脚，且所述第一电介质层具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引脚，其中所述第一电介质材料的一侧面与所述第一引脚的一侧面实质上齐平；图案化导电层，安置于所述第一电介质层的上表面上，其中所述图案化导电层通过所述第一通孔与所述裸片电性连接，且所述图案化导电层通过所述第二通孔与所述第二引脚电性连接；第二电介质层，安置于所述第一电介质层上，且所述第二电介质层覆盖所述图案化导电层；及导电层，包覆所述第二电介质层的上表面及侧面及所述电介质层的所述侧面，并且与所述第一引脚的所述侧面直接接触。

Description

元件嵌入式封装结构、其半导体装置及其制造方法
本申请是申请日为2014年8月26日、申请号为“201410424515.4”、发明名称为“元件嵌入式封装结构、其半导体装置及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体封装及其制造方法。
背景技术
受到提升制程速度及尺寸缩小化的需求，半导体封装变得甚复杂。当制程速度的提升及小尺寸的效益明显增加时，半导体封装的特性也出现问题。特别是指，较高的工作时脉(clock speed)在信号电平(signal level)之间导致更频繁的转态(transition)，因而导致在高频下或短波下的较高强度的电磁放射(electromagnetic emission)。电磁放射可以从半导体封装及邻近的半导体元件开始辐射。假如邻近半导体元件的电磁放射的强度较高，此电磁放射负面地影响半导体封装中元件的运作(即为电磁干扰(electromagneticinterference；EMI))。尤其，当目前技术追求使部分半导体元件埋置于衬底内，以空出空间以堆叠更多半导体元件时，因其半导体元件密度变高，其与其它半导体元件的距离变短，此问题显得更加重要。此外，尚需考量此种半导体封装及/或半导体元件的电接地设计问题。因此，如何能在半导体封装件尺寸越来越小的情况下，满足其避免其它半导体元件电磁干扰及满足其电接地的需求便成为现今元件嵌入式衬底封装技术的重要课题。
发明内容
本发明的一方面涉及一种元件嵌入式封装结构。在一实施例中，所述元件嵌入式封装结构包括：裸片承座；裸片，安置于所述裸片承座上；第一引脚及第二引脚，安置于所述裸片承座的周围；第一电介质层，覆盖所述裸片、所述裸片承座、所述第一引脚及所述第二引脚，且所述第一电介质层具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引脚，其中所述第一电介质材料的一侧面与所述第一引脚的一侧面实质上齐平；图案化导电层，安置于所述第一电介质层的上表面上，其中所述图案化导电层通过所述第一通孔与所述裸片电性连接，且所述图案化导电层通过所述第二通孔与所述第二引脚电性连接；第二电介质层，安置于所述第一电介质层上，且所述第二电介质层覆盖所述图案化导电层；及导电层，包覆所述第二电介质层上表面及侧面，及所述第一电介质层的所述侧面，并且与所述第一引脚的所述侧面直接接触。
本发明的另一方面涉及一种半导体装置。在一实施例中，所述半导体装置包括：裸片承座；裸片，安置于所述裸片承座上；第一引脚及第二引脚，安置于所述裸片承座的周围；第一电介质层，覆盖所述裸片、所述裸片承座、所述第一引脚及所述第二引脚，且所述第一电介质层具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引脚，其中所述第一电介质材料的一侧面与所述第一引脚的一侧面实质上齐平；图案化导电层，安置于所述第一电介质层的上表面上，其中所述图案化导电层通过所述第一通孔与所述裸片电性连接，且所述图案化导电层通过所述第二通孔与所述第二引脚电性连接；第二电介质层，安置于所述第一电介质层上，且所述第二电介质层覆盖所述图案化导电层，及具有第三通孔，露出部分的所述图案化导电层；元件通过所述第三通孔与所述图案化导电层电性连接；第三电介质层包覆所述第二电介质层及所述元件；及导电层，保形涂布(conformally coating)在所述第三电介质层的表面及侧面、所述第二电介质层的一侧面及所述第一电介质层的所述侧面，并与所述第一引脚的所述侧面直接接触。在另一实施例中，所述半导体装置包括：导电框架(lead frame)，所述导电框架包括裸片垫，以及第一引脚及第二引脚安置于所述裸片垫的周围；裸片，安置于所述裸片垫上；第一电介质层，覆盖所述裸片及所述导电框架，其中所述第一电介质层的一侧面对齐所述第一引脚的一侧面；第一导电通孔，安置在所述第一电介质层内，与所述裸片电性连接；第二导电通孔，安置在所述第一电介质层内，与所述第二引脚电性连接；图案化导电层，安置于所述第一电介质层的上表面上，电性连接所述第一导电通孔及所述第二导电通孔；第二电介质层，覆盖所述第一电介质层上及所述图案化导电层；及金属层，保形涂布(conformally coating)在所述第二电介质层的上表面及侧面及所述第一电介质层的侧面，并且与所述第一引脚的侧面直接接触。
本发明的另一方面涉及一种元件嵌入式封装结构的制造方法。在一实施例中，所述方法包括：提供基底结构，所述基底结构包含至少一裸片承座、至少第一引脚及至少一第二引脚；布置裸片于所述裸片承座上；布置第一电介质层于所述衬底结构上，所述第一电介质层覆盖所述裸片、所述裸片承座、所述第一引脚及所述第二引脚；在所述第一电介质层形成第一开口，暴露出部分所述裸片；在所述第一电介质层形成第二开口，暴露出部分所述第二引脚；以选择性电镀方式形成图案化导电层于所述第一电介质层上、所述第一开口及所述第二开口；布置第二电介质层覆盖所述第一电介质层及所述图案化导电层；蚀刻所述基底结构使所述裸片承座、所述第一引脚及所述第二引脚分离(isolated)；进行切单步骤，所述切单步骤露出所述第一电介质层的一侧面及所述第一引脚的一侧面，其中所述第一电介质层的所述侧面与所述第一引脚的所述侧面齐平；及安置金属层覆盖所述第二电介质层的上表面及所述第一电介质层的所述侧面，以及所述第一引脚的所述侧面。
本发明的其它方面及实施例还涵盖。前述的发明内容及以下的说明并非旨在将本发明限制于任何特定的实施例，而仅用于说明本发明的某些实施例。
附图说明
图1显示根据本发明元件嵌入式衬底封装结构的一实施例的剖面图。
图2显示根据本发明元件嵌入式衬底封装结构的另一实施例的剖面图。
图3显示根据本发明半导体装置的一实施例的剖面图。
图4显示根据本发明半导体装置的另一实施例的剖面图。
图5显示根据本发明元件嵌入式衬底封装结构的另一实施例的剖面图。
图6A到6I绘示根据本发明的元件嵌入式衬底封装结构的方法的一实施例。
绘示本发明实施例的图式及其相关说明，是用于解释本发明的某些实施例的原则。
具体实施方式
请参考图1，其绘示根据本发明元件嵌入式封装结构的一实施例的剖面图。所述元件嵌入式封装结构100包含裸片102、裸片承座104、第一引脚106、第二引脚108、第一电介质层110、图案化导电层112、第二电介质层114及导电层116。
所述裸片102具有主动面102a及相对于所述主动面102a的背面102b。所述裸片102可具有与外部电性连接的接垫103，所述裸片的背面102b可通过粘着层118附着于所述裸片承座104上。
所述第一引脚106及所述第二引脚108围绕所述裸片承座104安置。所述第一引脚106具有第一表面106a、第二表面106b及连接第一表面106a及第二表面106b的外侧面106c。所述第二引脚108具有第一表面108a、第二表面108b及连接第一表面108a及第二表面108b的外侧面108c。在一实施例中，所述第一引脚106用于接地。在一实施例中，所述裸片承座104、所述第一引脚106及所述第二引脚108可为导电框架(lead frame)的一部分。
所述第一电介质层110具有上表面110a及下表面110b。所述第一电介质层110安置于所述裸片102、所述裸片承座104、所述第一引脚106及所述第二引脚108上。所述第一电介质层110可围绕所述裸片102，及渗入并填入所述裸片承座104与所述第一引脚106之间的空隙及所述裸片承座104与所述第二引脚108之间的空隙。所述第一电介质层110的侧面110c与所述第一引脚106的外侧面106c实质上齐平，及所述第一电介质层110的侧面110d与所述第二引脚108的外侧面108c间隔一距离。
所述第一电介质层110可具有第一通孔，从所述第一电介质层110的上表面110a延伸到所述裸片102的接垫103，露出裸片102的接垫103，及第二通孔，从所述第一电介质层110的上表面110a延伸到所述第二引脚108的上表面108a。所述通孔中可分别设有第一电性互连件120及第二电性互连件122。
所述第一电介质层110可包括聚合性电介质材料或非聚合性电介质材料。举例来说，所述第一电介质层110可包括流动性较佳的电介质材料，其包括但不限于：液晶聚合物、预浸材(prepreg)衬底材料、ABF类(Ajinomoto build-up film)材料、树脂材料、环氧基化合物或其类似物。所述第一电介质层110可具有单一树脂层或多层，如可包括由树脂组成的第一次层及由增强的树脂组成的第二次层(如使用玻璃纤维及/或Kevlar纤维增强的树脂)。在一实施例中，所述第一电介质层110包括预浸材材料。所述预浸材材料可由一层或两层以上的预浸材组成；或包括至少一层预浸材及至少一层树脂层。
所述图案化导电层112安置于所述第一电介质层110的上表面110a上，在所述上表面110a上实质侧向延伸。所述图案化导电层112透过所述第一电性互连件120与所述裸片102的接垫103电性连接，及透过所述第二电性互连件122与所述第二引脚108电性连接。故，所述裸片102可透过所述第一电性互连件120、所述图案化导电层112及所述第二电性互连件122与所述第二引脚108电性连接。
所述第二电介质层114安置于所述第一电介质层110上，填入所述图案化导电层112所界定出的开口及覆盖所述图案化导电层112。所述第二电介质层114可为防焊层(solder mask或solder resist)。举例来说，所述第二电介质层114可由感光性干膜或其它种可图案化的材料组成，例如可为但不限于聚酰亚胺。
所述导电层116安置在所述第二电介质层114上，包覆所述第二电介质层的上表面及侧面，所述第一电介质层110的侧面110c及110d，并且与所述第一引脚106的侧面106c直接接触，借此，能避免此半导体封装件受到邻近的半导体元件及/或半导体封装的电磁干扰，以使所述半导体封装件能顺畅的运作。此外，因所述导电层116与所述用于接地的所述第一引脚106电性接触，所述导电层116可同时提供接地的功能。此外，所述第一电介质层110的侧面110d与所述第二引脚108的侧面108c间隔一距离，借此，以避免所述第二引脚108与接地的所述第一引脚106通过所述导电层116电性导通，造成短路。
所述导电层116可包括任何具电磁波屏蔽效果的导电材料或任何可利用电镀或无电镀形成的金属材料，如金属、金属合金、金属或金属合金分散于其中的基质。举例来说，所述导电层116可包括铜或导电胶。
虽然图1绘示了第一电介质层110和第二电介质层114，但事实上，所述第一电介质层110与所述第二电介质层114可无明显分界，即其可为同一材料组成。虽然图1仅绘示了一层第一电介质层110和一层第二电介质层114，但在其它实施例中，第一电介质层110和第二电介质层114可各由两层以上组成。
前述的第一电性互连件120及第二电性互连件122可利用本发明领域中任何可用的材料组成，例如包括金属、金属合金、具有金属或金属合金散布于其中的材料或合适的导电材料。举例来说，所述第一电性互连件120及第二电性互连件122的材料可包括铝、铜、钛或其组合。在一实施例中，所述第一电性互连件120及第二电性互连件122可包括铜。前述的图案化导电层112可利用本发明领域中任何可用的材料组成，例如可包括金属、金属合金、具有金属或金属合金散布于其中的材料或合适的导电材料。举例来说，前述的图案化导电层112可包括铝、铜、钛或其组合。在一实施例中，前述的图案化导电层112可包括铜。所述第一电性互连件120及第二电性互连件122及所述图案化导电层112的材质可相同或不同。
请参考图2，其绘示根据本发明元件嵌入式封装结构的另一实施例的剖面图。所述封装结构200在许多方面与图1所示者类似，因此，此处将仅讨论其主要不同之处。在此实施例中，第三电介质层228安置于所述第一电介质层210的背面210b、所述裸片承座204的背面204b、所述第一引脚206的第二表面206b及所述第二引脚208的第二表面208b上，填入所述裸片承座204与所述第一引脚206及所述第二引脚208所界定出的开口。所述第三电介质层228可具有开口，露出所述裸片承座204、所述第一引脚206及所述第二引脚208欲与外部连接的部分。所述第三电介质层228可为防焊层(solder mask或solder resist)。举例来说，所述第三电介质层228可由感光性干膜或其它种可图案化的材料组成，例如可为但不限于聚酰亚胺。
请参考图3，其绘示根据本发明半导体装置的一实施例的剖面图。所述半导体装置300在许多方面与图1所示者类似，因此，此处将仅讨论其主要不同之处。在此实施例中，所述第二电介质层314具有开口，露出所述图案化导电层312作为外部电性接点的部分，例如用于与焊锡或焊球连接的接垫。如图所示，焊锡或焊球330可填入所述第二电介质层314所界定出的开口中，与元件332(可为主动或被动元件)电性连接，以提供系统式封装。第三电介质层(可为封装材料)334安置于所述第二电介质层314上，包覆所述元件332。在此实施例中，所述导电层316是保形涂布(conformally coating)在所述第三电介质层334的表面及侧面、所述第二电介质层314的侧面、所述第一电介质层310的侧面，并与所述第一引脚306的侧面306c直接接触，借此，能避免此系统式封装件受到邻近的半导体元件及/或半导体封装的电磁干扰，以使所述系统式封装件能顺畅的运作，并通过与接地的第一引脚306连接提供接地功能。
请参考图4，其绘示根据本发明半导体装置的另一实施例的剖面图。所述封装结构400在许多方面与图3所示者类似，因此，此处将仅讨论其主要不同之处。在此实施例中，第四电介质层428安置于所述第一电介质层410的背面410b、所述裸片承座404的背面404b、所述第一引脚406的第二表面406b及所述第二引脚408的第二表面408b上，填入所述裸片承座404与所述第一引脚406及所述第二引脚408所界定出的开口。所述第四电介质层428可具有开口，露出所述裸片承座404、所述第一引脚406及所述第二引脚408欲与外部连接的部分。所述第四电介质层428可为防焊层(solder mask或solder resist)。举例来说，所述第四电介质层428可由感光性干膜或其它种可图案化的材料组成，例如可为但不限于聚酰亚胺。
请参考图5，其绘示根据本发明元件嵌入式封装结构的另一实施例的剖面图。所述封装结构500在许多方面与图1所示者类似，因此，此处将仅讨论其主要不同之处。在此实施例中，所述第二引脚508更包括嵌入在所述第一电介质层510的第一部分508e以及突出在第一电介质层510之外的第二部分508f。在一实施例中，所述第二引脚508更包括顶点508c(apex)位于所述第一部分508e与所述第二部分508f的交界处。所述第二部分508f的侧面具有凹处。所述凹处的表面508d与所述第一电介质层510的侧面510d间隔一距离。所述第一电介质层510的下表面510b从所述第一电介质层510的侧面延伸到所述第二引脚508的所述凹处表面508d，借此，在利用镀膜方式形成导电层516时，所述导电层516便不易与所述第二引脚508接触，造成电性短路。
虽然本案是以上述提供实施例及图式的方式说明本发明，但根据本发明，所述实施例及图式中所描述的各技术特征可互相组合。
图6A到6I绘示根据本发明的元件嵌入式封装结构的方法的一实施例。以下叙述的制造方法还可用于在衬底上形成多个封装结构。
参考图6A，提供基底结构600。在一实施例中，所述基底结构500包含至少一裸片承座部分607、至少一第一引脚部分601及至少一第二引脚部分609。每一裸片承座部分607搭配至少一第一引脚部分601及至少一第二引脚部分609，所述裸片承座部分607、所述第一引脚部分601及所述第二引脚部分609界定出开口605。
参考图6B，布置裸片602于所述裸片承座部分607上。所述裸片602可通过粘性层618附着于所述裸片承座部分607上。所述裸片602可具有接垫603。
参考图6C，第一电介质层610布置于所述衬底结构600上，并覆盖所述裸片602、所述第一引脚部分601及所述第二引脚部分609。所述第一电介质层610是实质填入所述裸片承座部分607与所述第一引脚部分601及所述第二引脚部分609所界定出的开口605。在一实施例中，所述第一电介质层610可利用层压方式布置于所述衬底结构600上。在另一实施例中，所述第一电介质层610可利用任何涂布技术形成，如印刷、旋转涂布或喷涂。在一实施例中，所述第一电介质层610从预浸材材料形成。
参考图6D，所述第一电介质层610形成第一通孔619，暴露出部分的所述裸片602的接垫603；及形成第二通孔621，暴露出部分所述第二引脚609，作为电性连接的部分。所述通孔619及621可利用各种方式形成。举例来说，所述通孔619及621可利用光刻/蚀刻、激光钻孔、机械钻孔方式或其它可行的方式形成。于一实施例中，所述通孔619及621利用激光钻孔方式形成。所述通孔619及621可为任意的形状，例如包括但不限于柱状或非柱状。柱状例如是圆柱状、椭圆柱状、方形柱状或矩形柱状。非柱状例如是圆锥、漏斗或锥状。所述通孔619及621的侧面边界也可以是曲线状或大体上呈特定形状。
参考图6E，所述通孔619及621可利用导电材料填入以分别形成电性互连件620及622。所述电性互连件620及622可利用任何镀膜技术形成，如无电镀及/或电镀。如图所示，形成导电层613于所述第一电介质层610的表面上。所述导电层613可利用任何镀膜技术形成，如无电镀及/或电镀。在一实施例中，所述电性互连件620及622与所述导电层613在同一步骤中形成。
参考图6F，图案化所述导电层613，以形成所述图案化导电层612。所述图案化导电层612可包括至少一接垫及至少一导电迹线，其可实质上在同一步骤中形成。在一实施例中，所述图案化过程可通过光刻及蚀刻方法达成。在另一实施例中，所述图案化导电层612与所述电性互连件620及622可以选择性电镀方式形成。此外，如图所示，针对所述衬底结构600的背面进行图案化，以使所述裸片承座604、所述第一引脚606及所述第二引脚608分离(isolated)。所述图案化步骤露出至少部分的所述第一引脚606、所述裸片承座604及所述第二引脚608的表面，在对应所述开口605处露出部分的所述第一电介质层610，及界定出所述第一引脚606、所述裸片承座604及所述第二引脚608间的开口636。在一实施例中，针对所述衬底结构600的背面进行图案化的步骤可在所述第二引脚608的表面形成凹处。所述背面蚀刻步骤经控制，以使所述凹处的表面与所述第一电介质层610的预定形成侧面610d(见图6I)间隔一距离，所述凹处的表面与所述第一电介质层610的预定形成侧面610d(见图6I)所间隔的所述距离需够宽，以使后续在利用镀膜方式形成导电层616(见图6I)时，所述导电层616(见图6I)最多仅能形成在部分的所述第一电介质层610的下表面610b上，而无法与所述第二引脚608接触。
参考图6G，第二电介质层614布置于所述第一电介质层610上，覆盖所述图案化导电层612，及填入所述图案化导电层612所界定出的开口。所述第二电介质层614可利用形成第一电介质层同样的方式形成。如图所示，所述第二电介质层614可具有至少一开口614c，以露出所述图案化导电层612欲电性连接的部分。所述显露的部分可为接垫。此外，如图所示，第三电介质层628安置于所述衬底结构600的背面上，填入所述第一引脚606、所述裸片承座604及所述第二引脚608间所界定出的开口636。所述第三电介质层628可具有开口628c，露出部分的所述第一引脚606、部分的所述裸片承座604及部分的所述第二引脚608的背面，以作为外部电性连接。所述第二电介质层614及所述第三电介质层628可为防焊层。所述第二电介质层614及所述第三电介质层628可由感光性干膜或其它种可图案化的材料组成，例如可为但不限于聚酰亚胺。所述开口614c及628c可利用光刻/蚀刻、激光钻孔、机械钻孔方式或其它可行的方式形成。在一实施例中，所述开口614c及628c以激光钻孔方式形成。在另一实施例中，所述开口614c及628c以光刻(photolithography)方式形成。
参考图6H，将导电材料填入所述第二电介质层614所界定出的露出图案化导电层612的开口以形成电性互连件630。所述电性互连件630可利用任何技术形成，如焊锡。所述电性互连件630可为锡块或焊球630，与一元件(可为主动或被动元件)632电性连接。接着，如图所示，第三电介质层634(可为封装材料)安置在所述第二电介质层614上。所述第三电介质层634包覆所述第二电介质层614及所述元件632。
参考图6I，首先是先针对图6H的封装结构进行切单步骤，以将所述封装结构中的多个半导体封装件个别独立出来。进行所述切割步骤，以使个别的半导体封装件的第一引脚606的外侧面606c露出来，其中所述第一电介质层610的外侧面610c与所述第一引脚606的外侧面606c齐平；及其中所述第一电介质层610的外侧面610d与所述第二引脚608的外侧面608c间隔一距离。接着，安置金属层616于所述第二电介质层614的上表面614a及其侧面、所述第一电介质层610的侧面、所述第一引脚606的侧面606c，及所述第一电介质层610未与所述第二引脚608的侧面608c接触的侧面610d。所述金属层616可保形涂布(conformallycoating)在所述个别半导体封装件上。所述金属层616可利用涂布、喷涂、等离子体溅镀或其它可行的方式安置在个别的半导体封装件上。
上述实施例仅为说明本发明的原理的功效，而非用以限制本发明。因此，所属领域的技术人员对上述实施例进行修改及变化仍不脱本发明的精神。
本案的说明书及图式仅用于阐释本发明，并非意图限制本发明的权利范围；此外，本案图式中所绘示的各技术特征及元件仅用于使本发明领域的技术人员更了解本发明，其绘示的尺寸及其对应关未必表示其实际关系，本发明领域的技术人员，当能根据本案所提供的权利要求书、发明说明及图式，了解本案权利要求书所涵盖的发明范围，本发明的权利范围当以本案权利要求书为准，涵盖本发明领域的技术人员从本案的说明书及图式所能合理推知的范围。

Claims (12)

1.一种元件嵌入式封装结构，其包含：
导电框架，包括裸片承座，以及第一引脚及第二引脚安置于所述裸片承座的周围；
裸片，安置于所述裸片承座上；
图案化导电层設置於所述导电框架，與所述第一引脚絕緣，其中图案化导电层包括第一电性互连件连接所述裸片，以及第二电性互连件連接所述第二引脚，
第一电介质层，包覆所述导电框架上及所述图案化导电层；以及
导电层，包覆所述第一电介质层，并且与所述第一引脚电性连接。
2.根据权利要求1所述的元件嵌入式封装结构，其中所述第一电介质层具有第一通孔,露出裸片的接垫，及第二通孔，露出至少部分的所述第二引脚，所述第一电性互连件及所述第二电性互连件分別設置於所述第一通孔及所述第二通孔中。
3.根据权利要求1所述的元件嵌入式封装结构，其中所述元件嵌入式封装结构更包括一第二电介质层，安置于所述第一电介质层上，且所述第二电介质层覆盖所述图案化导电层，而所述导电层更包覆所述第二电介质层。
4.根据权利要求1所述的元件嵌入式封装结构，其中所述第一引脚用于接地。
5.根据权利要求1所述的元件嵌入式封装结构，其中所述第二引脚进一步包括嵌入在第一电介质层的第一部分以及突出在第一电介质层之外的第二部分。
6.根据权利要求5所述的元件嵌入式封装结构，其中所述第二部分的侧面具有凹处。
7.根据权利要求5所述的元件嵌入式封装结构，其中所述第二引脚进一步包括顶点位于所述第一部分与所述第二部分的交界处。
8.根据权利要求1所述的元件嵌入式封装结构，其进一步包括第三电介质层安置于所述第一电介质层的下表面上，具有露出至少部分所述裸片承座、至少部分所述第一引脚及至少部分所述第二引脚的开口。
9.一种元件嵌入式封装结构，其包含：
导电框架，包括裸片承座，以及第一引脚及第二引脚安置于所述裸片承座的周围；
裸片，安置于所述裸片承座上，且與所述第一引脚電絕緣；
第一电介质层，包覆所述导电框架及所述裸片；以及
导电层，包覆所述第一电介质层，并且与所述第一引脚电性连接。
10.根据权利要求9所述的元件嵌入式封装结构，其中所述元件嵌入式封装结构更包括一图案化导电层，安置于所述第一电介质层的上表面上，其中所述第一电介质层具有第一通孔，露出至少部分的所述裸片，及第二通孔，露出至少部分的所述第二引脚，而所述图案化导电层通过所述第一通孔与所述裸片电性连接，且所述图案化导电层通过所述第二通孔与所述第二引脚电性连接。
11.根据权利要求10所述的元件嵌入式封装结构，其中所述元件嵌入式封装结构更包括一第二电介质层，安置于所述第一电介质层上，且所述第二电介质层覆盖所述图案化导电层，而所述导电层更包覆所述第二电介质层。
12.根据权利要求9所述的元件嵌入式封装结构，其中所述第一引脚与所述图案化导电层绝缘。
CN201711016136.1A 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法 Active CN108022889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711016136.1A CN108022889B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410424515.4A CN104319265B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法
CN201711016136.1A CN108022889B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410424515.4A Division CN104319265B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108022889A true CN108022889A (zh) 2018-05-11
CN108022889B CN108022889B (zh) 2021-05-07

Family

ID=52374476

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410424515.4A Active CN104319265B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法
CN201711016136.1A Active CN108022889B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410424515.4A Active CN104319265B (zh) 2014-08-26 2014-08-26 元件嵌入式封装结构、其半导体装置及其制造方法

Country Status (1)

Country Link
CN (2) CN104319265B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489593B (zh) * 2015-12-24 2018-08-03 合肥矽迈微电子科技有限公司 电磁屏蔽封装组件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN101241890A (zh) * 2007-02-06 2008-08-13 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
TW201241970A (en) * 2011-04-08 2012-10-16 Advanced Semiconductor Eng Semiconductor package with recesses in the edged leadas

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725460A (zh) * 2005-05-27 2006-01-25 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构
CN101131980A (zh) * 2006-08-23 2008-02-27 南茂科技股份有限公司 具有阵列接垫的晶片封装构造及其制造方法
CN101241890A (zh) * 2007-02-06 2008-08-13 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
CN101996896A (zh) * 2009-08-21 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
CN102569242A (zh) * 2012-02-07 2012-07-11 日月光半导体制造股份有限公司 整合屏蔽膜的半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN108022889B (zh) 2021-05-07
CN104319265B (zh) 2017-11-14
CN104319265A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
US9812386B1 (en) Encapsulated semiconductor package
CN101728363B (zh) 晶片封装结构及其制作方法
US20190115287A1 (en) Method of manufacturing semiconductor devices, corresponding device and circuit
CN105280834B (zh) 封装结构
CN108615687A (zh) 整合屏蔽膜及天线的半导体封装件
US9230883B1 (en) Trace stacking structure and method
US11094560B1 (en) Encapsulated semiconductor package
US11848214B2 (en) Encapsulated semiconductor package
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US9462704B1 (en) Extended landing pad substrate package structure and method
CN107978580A (zh) 半导体器件封装及其制造方法
EP3501241A2 (en) Method for producing a printed circuit board
CN104319265B (zh) 元件嵌入式封装结构、其半导体装置及其制造方法
US6707145B2 (en) Efficient multiple power and ground distribution of SMT IC packages
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US10811277B2 (en) Encapsulated semiconductor package
US9653322B2 (en) Method for fabricating a semiconductor package
CN108076586A (zh) 电路板及其制造方法
CN105990288B (zh) 半导体衬底及其制造方法
EP2893783A1 (en) Method and structure for forming contact pads on a printed circuit board using zero under- cut technology
WO2018182658A1 (en) A die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
CN109378296B (zh) 电子零件与基板互连方法
CN108811302A (zh) 印刷电路板
CN212628597U (zh) 一种优化bga下过孔的pcb结构
TWI621379B (zh) 電路板及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant