CN105826306A - 芯片封装、封装基板及封装基板的制造方法 - Google Patents

芯片封装、封装基板及封装基板的制造方法 Download PDF

Info

Publication number
CN105826306A
CN105826306A CN201510582242.0A CN201510582242A CN105826306A CN 105826306 A CN105826306 A CN 105826306A CN 201510582242 A CN201510582242 A CN 201510582242A CN 105826306 A CN105826306 A CN 105826306A
Authority
CN
China
Prior art keywords
layer
glue
passive element
line
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510582242.0A
Other languages
English (en)
Other versions
CN105826306B (zh
Inventor
许文松
于达人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201911066892.4A priority Critical patent/CN110931453B/zh
Publication of CN105826306A publication Critical patent/CN105826306A/zh
Application granted granted Critical
Publication of CN105826306B publication Critical patent/CN105826306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种芯片封装、封装基板及封装基板的制造方法。其中芯片封装包括封装基板和芯片；所述封装基板包括：介电层、无源元件和第一电路层；所述无源元件嵌于所述介电层中并接触所述介电层，所述第一电路层嵌于所述介电层中并且具有第一表面，所述第一表面与所述介电层的第二表面对齐；所述芯片设置于所述封装基板上并电连接所述第一电路层和所述无源元件。本发明实施例，由于无源元件置于介电层中，因此无需设置核心层，因此能够降低芯片封装和封装基板的制造成本。

Description

芯片封装、封装基板及封装基板的制造方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种芯片封装、封装基板及封装基板的制造方法。
背景技术
随着半导体封装技术的快速发展，用于半导体设备的不同芯片封装类型已经得到发展。为了降低芯片封装的高度，以便于符合产品微型化或薄型化的需求。半导体元件一般嵌于封装基板的腔体内，以便于降低整个半导体设备的体积。
一般地，封装基板使用核心层来支持该封装基板上的芯片。但是，核心层非常昂贵。因此，需要降低芯片封装的制造成本的方法。
发明内容
有鉴于此，本发明实施例提供了一种芯片封装、封装基板及封装基板的制造方法，能够降低制造成本。
本发明实施例提供了一种封装基板，包括：
介电层；
无源元件，嵌入至所述介电层中并接触所述介电层；以及
电路层，嵌入至所述介电层中并且具有第一表面，所述第一表面与所述介电层的第二表面对齐。
其中，所述无源元件包括：电容。
其中，进一步包括：胶层，粘附所述无源元件。
其中，所述胶层设置在所述介电层的第三表面上，所述第三表面与所述第二表面相对设置。
其中，所述胶层嵌入至所述介电层中。
其中，所述胶层具有第四表面，所述第四表面与所述第一表面和所述第二表面对齐。
其中，所述胶层还粘附所述电路层，所述胶层包括：将所述无源元件电连接至所述电路层的导电材料。
其中，所述胶层包括：绝缘材料。
本发明实施例还公开了一种芯片封装，包括：封装基板和芯片；
所述封装基板包括：介电层、无源元件和第一电路层；
所述无源元件嵌入至所述介电层中并接触所述介电层，所述第一电路层嵌入至所述介电层中并且具有第一表面，所述第一表面与所述介电层的第二表面对齐；
所述芯片设置在所述封装基板上并电连接至所述第一电路层和所述无源元件。
其中，进一步包括：
包封层，设置在所述封装基板上并且覆盖所述芯片。
其中，所述芯片设置在所述第二表面。
其中，进一步包括：
第二电路层，设置在所述介电层的第三表面上，所述第三表面相对于所述第二表面设置；以及
多个焊接球，设置在所述第二电路层上。
其中，所述封装基板进一步包括：
胶层，设置在所述第三表面上并且粘附至所述无源元件；以及
导电通孔，穿过所述胶层并且连接至所述无源元件和所述第二电路层。
其中，所述封装基板进一步包括：
胶层，嵌入至所述介电层中并且粘附至所述无源元件；以及
导电通孔，穿过所述胶层并且连接至所述无源元件和所述芯片。
其中，所述封装基板进一步包括：
胶层，设置于所述介电层中并且在所述无源元件和所述第一电路层之间，其中所述胶层包括：电连接所述无源元件至所述第一电路层的导电材料。
本发明实施例还公开了一种封装基板的制造方法，包括：
在载体上形成第一电路层；
在所述载体上设置无源元件；
在载体上形成介电层，以使所述无源元件和所述第一电路层嵌入所述介电层中；
在所述介电层上形成第二电路层；以及
移除所述载体。
其中，所述设置无源元件和所述形成介电层的步骤包括：
提供第一介电材料层和胶层，所述胶层在所述第一介电材料层上，所述第一介电材料层具有使所述胶层部分暴露的腔体；
在所述腔体内设置所述无源元件并粘附在所述胶层上；
在所述载体上形成第二介电材料层并毗连所述第一电路层；
在所述载体上堆叠所述无源元件、所述第一介电材料层和所述胶层；以及
执行层压工艺来组合所述第一介电材料层和所述第二介电材料层，以形成所述介电层。
其中，所述设置无源元件和所述形成介电层的步骤包括：
在所述载体上形成胶层；
将所述无源元件设置在所述胶层上；以及
执行层压工艺来将所述介电层层压在所述载体上，以覆盖所述无源元件、所述第一电路层和所述胶层。
其中，所述设置无源元件和所述形成介电层的步骤包括：
在所述载体上形成胶层；
将所述无源元件设置在所述胶层上；以及
执行预成型工艺来在所述载体上形成介电层，以覆盖所述无源元件、所述第一电路层和所述胶层。
其中，所述设置无源元件和所述形成介电层的步骤包括：
在所述第一电路层上形成胶层，其中所述胶层包括：导电材料；
将所述无源元件设置在所述胶层上；以及
执行预成型工艺来在所述载体上形成所述介电层，以覆盖所述无源元件、所述第一电路层和所述胶层。
本发明实施例的有益效果是：
本发明实施例，将无源元件设置于介电层中，因此无需使用核心层，从而能够降低封装基板和芯片封装的制造成本。
附图说明
图1A-1I是示出了根据本发明第一实施例的形成芯片封装的步骤的横截面视图；
图2A-2I是示出了根据本发明第二实施例的形成芯片封装的步骤的横截面视图；
图3A-3I是示出了根据本发明第三实施例的形成芯片封装的步骤的横截面视图；
图4A-4I是示出了根据本发明第四实施例的形成芯片封装的步骤的横截面视图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的连接手段。因此，若文中描述第一装置耦接于第二装置，则代表所述第一装置可直接连接至所述第二装置，或透过其它装置或连接手段间接地连接至所述第二装置。
可以理解的是：以下公开提供了许多不同的实施例或例子来实现本发明的不同功能。以下描述的元件和安排的特定例子用来使目前的公开简化。当然，这些仅仅是例子而并不意味着限制。另外，目前的公开可能在各种各样的例子中，重复参考数字和/或字母；这个重复是为了简化和区分的目的，其本身并不不指示讨论的各种实施例和/或配置之间的关系。另外，“在……上”、“重叠”等类似描述第一层和第二层位置关系的术语，包括：第一层和第二层直接接触的情形，以及第一层和第二层之间插入至少一个层的情形。
图1A-1I的横截面视图示出了根据本发明第一实施例的形成芯片封装的步骤。如图1A所示，提供了载体110，该载体110具有两个相对的表面112和114。该载体110包括：树脂、聚四氟乙烯或者其它合适支持电子元件的材料。
在一个实施例中，分别在表面112和114上形成导电层122和124。例如，通过执行电镀工艺(electroplatingprocess)、光刻工艺(photolithographyprocess)和蚀刻工艺(etchingprocess)而在导电层122上形成电路层130。在一个实施例中，于部分电路层130上形成导电层140；在接下来的工艺中，将在该导电层140上形成导电通孔。例如，通过执行电镀工艺、光刻工艺和蚀刻工艺来形成导电层140。导电层122和124、电路层130以及导电层140可以包括：铜或者其它合适的导电材料。
如图1B所示，提供了第一介电材料层(firstdielectricmateriallayer)150和胶层(adhesivelayer)160。设置胶层160于第一介电材料层150上。第一介电材料层150具有腔体152，该腔体152使部分胶层160暴露。第一介电材料层150包括：树脂或者其它合适的介电材料。胶层160包括：环氧树脂或者其它合适的胶粘材料。
然后，如图1C所示，在腔体152中设置无源元件170并且将无源元件170粘附在胶层160上。无源元件170可以包括：电容、电感、电阻或者其它合适的无源元件。在一个实施例中，无源元件170为电容，并且无源元件170具有分别设置在无源元件170的两相对端处的电极板172和174。
然后，如图1D所示，在导电层122上形成第二介电材料层180，并且第二介电材料层180毗连(adjacent)电路层130。特别地，电路层130嵌入于第二介电材料层180中。第二介电材料层180具有与第一介电材料层相同的材料。然后，在载体110上堆叠导电层190、胶层160、第一介电材料层150和无源元件170。导电层190包括：铜或者其它合适的导电材料。
然后，如图1E所示，执行层压工艺(laminationprocess)来组合第一介电材料层150和第二介电材料层180，以便于形成介电层210。例如，介电层210可以是整体层(integrallayer)，该整体层包括与第一介电材料层150(或第二介电材料层180)相同的材料。介电层210填满无源元件170、第一介电材料层150、第二介电材料层180、电路层130和导电层140(如图1D所示)之间的间隙。
然后，在介电层210中嵌入无源元件170、电路层130、导电层140。在一个实施例中，无源元件170、电路层130和导电层140与介电层210直接接触。由于介电层210和电路层130均形成于导电层122的表面S上，所以介电层210的表面212与电路层130的表面132对齐。在介电层210的表面214之上设置胶层160，并且表面214相对于表面212。另外，导电层190粘附在胶层160之上。
然后，如图1E和1F所示，例如，通过激光钻孔工艺(laserdrillingprocess)形成孔T1和T2。孔T1穿过导电层190、胶层160和介电层210。孔T2穿过导电层190和胶层160。然后，例如，通过电镀工艺在导电层190上形成导电层(未示出)，并且所述导电层填满孔T1和T2以形成导电通孔V1、V2和V3。需要注意的是：导电层140减小了孔T1的纵横比，这有助于所述导电层填满孔T1。
然后，图案化介电层210上形成的导电层190和所述导电层，以在介电层210的表面214上形成电路层190a和220。例如，图案化工艺包括：光刻工艺和蚀刻工艺。每个导电通孔V1穿过电路层190a、胶层160和介电层210，并且电连接至电路层190a和220、导电层140和电路层130。
导电通孔V2穿过电路层190a和胶层160，并且电连接至电路层190a和220以及无源元件170的电极板172。导电通孔V3穿过电路层190a和胶层160并且电连接至电路层190a和220以及无源元件170的电极板174。
在一些其它实施例中(未示出)，于导电层122上执行的制造工艺也在导电层124上执行，从而形成与导电层122上形成的结构相同的结构。因此，可以使用载体110来同时制造(或支持)两个封装基板。
然后，如图1G所示，移除载体110和导电层124。例如，通过激光钻孔工艺形成孔T3，该孔T3穿过导电层122、电路层130和介电层210。然后，例如，通过电镀工艺在导电层122上形成导电层230，并且导电层230填满孔T3以形成导电通孔V4和V5。如图1H所示，图案化导电层122和230以形成电路层122a和230a。在这个步骤中，封装基板100实质上形成。
如图1I所示，向上翻转封装基板100。在一个实施例中，通过在芯片240下形成的导电突块242键合芯片240于电路层230上。芯片240通过电路层230a和导电通孔V4和V5电连接至无源元件170。该芯片位于介电层210的表面212上。
可选地，执行成型工艺(moldingprocess)来在封装基板100上形成包封层(encapsulatinglayer)250，该包封层250覆盖(或者包封)芯片240。该包封层250包括：环氧树脂、丙烯酸盐、聚氨酯丙烯酸酯或者其它合适的包封材料。焊接球(或者导电突块)260形成于电路层220上。焊接球包括：锡或者其它合适的焊接材料。在这个步骤中，本发明实施例的芯片封装100A实质上形成。
本发明实施例中，无源元件170嵌入介电层210中(例如使用层压工艺来使无源元件嵌入介电层210中)，从而形成封装基板100，因此，本发明实施例的封装基板100无需使用核心层。因此，本发明实施例可以降低封装基板和芯片封装的制造成本。
图2A-2I的横截面视图示出了根据本发明第二实施例的形成芯片封装的步骤。需要注意的是：图2A-2I的某些元件相同或者类似于图1A-1I中的某些元件，因此使用相同或者类似的参考数字来标出相同或者类似元件。于此中，不再重复与图1A-1I中的元件相同或者类似的元件的细节描述。
如图2A所示，提供了载体110、导电层122和124、电路层130和导电层140。导电层122、电路层130和导电层140顺序地堆叠在载体110的表面112上。导电层124设置在载体110的表面114上。
然后，如图2B所示，例如，通过印刷工艺和分配工艺(dispensingprocess)在导电层122上形成胶层270。该胶层270包括：绝缘材料，诸如环氧树脂或者其它合适的粘胶材料。然后，如图2C所示，设置无源元件170于胶层270上，从而粘附于载体110上。在一个实施例中，无源元件170具有分别设置在无源元件170的两相对端的电极板172和174。
如图2D所示，导电层190和介电材料层280堆叠在载体110上。介电材料层280具有面向无源元件170的腔体282。介电材料层280包括：树脂或者其它合适的介电材料。
如图2E所示，执行层压工艺来熔化介电材料层280，以便于形成介电层280a。介电层280a填满无源元件170、介电材料层280、电路层130、导电层140和胶层270(如图2D所示)之间的间隙。因此，无源元件170、电路层130、导电层140和胶层270嵌于介电层280a中。
在一个实施例中，无源元件170、电路层130、导电层140和胶层170与介电层280a直接接触。由于介电层280a、胶层270和电路层130形成于导电层122的表面S上，所以介电层280a的表面282a、胶层270的表面272以及电路层130的表面132对齐。此外，导电层190压在介电层280a上。
然后，如图2E和2F所示，例如，通过激光钻孔工艺形成孔T1和T2。孔T1和T2穿过导电层190和介电层280a。然后，例如，通过电镀工艺在导电层190上形成导电层(未示出)，并且所述导电层填满孔T1和T2，从而形成导电通孔V1、V2和V3。
然后，图案化在介电层280a上形成的导电层190和所述导电层，以形成电路层190a和220。例如，图案化工艺包括：光刻工艺和蚀刻工艺。每个导电通孔V1穿过电路层190a和介电层280a并且电连接至电路层190a和220、导电层140和电路层130。
导电通孔V2穿过电路层190a和介电层280a，并且电连接至电路层190a和220以及无源元件170的电极板172。导电通孔V3穿过电路层190a和介电层280a并且电连接至电路层190a和220以及无源元件170的电极板174。
然后，如图2G所示，移除载体110和导电层124。例如，通过激光钻孔工艺形成穿过导电层122、电路层130和胶层270的孔T3。然后，例如，通过电镀工艺在导电层122上形成导电层230，并且导电层230填满孔T3以形成导电通孔V4和V5。如图2H所示，图案化导电层122和230以形成电路层122a和230a。在这个步骤中，封装基板200实质上形成。
如图2I所示，向上翻转封装基板200。在一个实施例中，芯片240通过在其下形成的导电突块242键合在电路层230a上。该芯片240通过电路层230a和导电通孔V4和V5电连接至无源元件170。可选地，执行成型工艺来在封装基板200上形成包封层250，并且该包封层250覆盖(或者包封)芯片240。在电路层220上形成焊接球(或者导电突块)260。在这个步骤中，本发明实施例的芯片封装200A实质上形成。
图3A-3I的横截面视图展示了根据本发明第三实施例的形成芯片封装的步骤。需要注意的是：图3A-3I的某些元件相同或者类似于图1A-1I和图2A-2I中的某些元件，因此使用相同或者类似的参考数字来标出相同或者类似元件。于此中，不重复与图1A-1I与图2A-2I的元件相同或者类似的元件的细节描述。
如图3A所示，提供了载体110、导电层122、电路层130和导电柱子310。导电层122、电路层130和导电柱子310顺序地堆叠在载体110的表面112上。在电路层130上设置导电柱子310并且配置导电柱子为接下来形成的芯片封装的导电通孔。导电柱子310包括：铜或者其它合适的导电材料。例如，通过电镀工艺形成导电柱子310。
然后，如图3B所示，例如，通过印刷工艺和分配工艺(dispensingprocess)在导电层122上形成胶层270。该胶层270包括：环氧树脂或者其它合适的粘胶材料。然后，如图3C所示，在胶层270上设置无源元件170，以将无源元件170粘附在载体110上。在一个实施例中，无源元件170具有电极板172和174，该电极板172和174分别设置于该无源元件170的两相对端。
如图3D所示，执行预成型工艺以在导电层122(或者载体110)上形成介电层320，以便于覆盖无源元件170、电路层130和胶层270。介电层320包括：环氧树脂、丙烯酸盐、聚氨酯丙烯酸酯或者其它合适的包封材料。无源元件170、电路层130、导电柱子310和胶层270嵌入介电层320中。在一个实施例中，无源元件170、电路层130、导电柱子310和胶层270与介电层320直接接触。
由于介电层320、胶层270和电路层130形成于导电层122的表面S上，所以介电层320的表面324、胶层270的表面272和电路层130的表面132对齐。在一个实施例中，介电层320覆盖导电柱子310的顶面312，因此执行磨光工艺(grindingprocess)来移除介电层320覆盖顶面312的部分，以便于暴露顶面312。
如图3E所示，形成穿过介电层320的孔T2。在一个实施例中，执行化学镀工艺来在介电层320的表面322上形成种子层以及孔T2的侧壁。种子层330包括：铜或者其它合适的导电材料。然后，例如通过电镀工艺在种子层330上形成导电层220。导电层220填满孔T2以形成导电通孔V2和V3。
然后，如图3E和3F所示，图案化种子层330和导电层220来形成电路层220a。例如，图案化工艺包括：光刻工艺和蚀刻工艺。电路层220a电连接至导电柱子310。
导电通孔V2穿过介电层320并电连接至电路层220a和无源元件170的电极板172。导电通孔V3穿过介电层320并电连接至电路层220a和无源元件170的电极板174。
然后，如图3G所示，移除载体110。例如，通过激光钻孔工艺形成穿过导电层122、电路层130和胶层270的孔T3。然后，例如，通过电镀工艺在导电层122上形成导电层230，该导电层230填满孔T3以形成导电通孔V4和V5。如图3H所示，图案化导电层122和230以形成电路层122a和230a。在这个步骤中，封装基板100实质上形成。
如图3I所示，向上翻转封装基板100。在一个实施例中，通过芯片240下形成的导电突块242将芯片240键合在电路层230a上。该芯片240通过电路层230a和导电通孔V4和V5电连接至无源元件170。
可选地，执行成型工艺而在封装基板300上形成包封层250，并且该包封层250覆盖(或者包封)芯片240。该包封层250包括：环氧树脂、丙烯酸盐、聚氨酯丙烯酸酯或者其它合适的包封材料。在一个实施例中，包封层250和介电层320具有相同的材料。焊接球(或者导电突块)260形成于电路层220a上。在这个步骤中，本发明实施例的芯片封装300A实质上形成。
在当前实施列中，使无源元件170嵌入介电层320(例如采用预成型工艺来使无源元件170嵌入介电层320)，从而形成封装基板300，因此本发明实施例的封装基板300不需要使用核心层。因此，本发明实施例可以降低封装基板和芯片封装的制造成本。
图4A-4I的横截面视图示意了根据本发明第四实施例的形成芯片封装的步骤。需要注意的是：图4A-4I的某些元件相同或者类似于图1A-1I、图2A-2I和图3A-3I中的某些元件，因此使用相同或者类似的参考数字来标出相同或者类似元件。于此中，不再重复与图1A-1I、图2A-2I和图3A-3I的元件相同或者类似的元件的细节描述。
如图4A所示，提供了载体110、导电层122、电路层130和导电柱子310。导电层122、电路层130和导电柱子310顺序地堆叠在载体110的表面112上。导电柱子310设置在电路层130上并且配置为接下来形成的芯片封装的导电通孔。导电柱子310包括：铜或者其它合适的导电材料。例如，通过电镀工艺形成导电柱子310。
然后，如图4B所示，例如，通过印刷工艺在导电层130上形成胶层410。该胶层410包括：焊膏(solderpaste)，该焊膏包括：锡或者其它合适的导电材料。
然后，如图4C所示，无源元件170设置于胶层410上以粘附在载体110(或者电路层130)上。在一个实施例中，在设置无源元件170之后，执行回流焊接工艺(reflowprocess)来帮助胶层410粘附无源元件170和电路层130。在一个实施例中，无源元件170具有分别设置于该无源元件170的两相对端的电极板172和174。该电极板172和174分别连接至胶层410。
如图4D所示，执行预成型工艺以在导电层122(或者载体110)上形成介电层320，以便于覆盖无源元件170、电路层130和胶层410。无源元件170、电路层130、导电柱子310和胶层410嵌入介电层320中。在一个实施例中，无源元件170、电路层130、导电柱子310和胶层410与介电层320直接接触。
在一个实施例中，介电层320覆盖导电柱子310的顶面312，因此执行磨光工艺来移除介电层320覆盖顶面312的部分，以便于暴露顶面312。
如图4E所示，形成穿过介电层320的孔T2。在一个实施例中，执行化学镀工艺来在介电层320的表面322上形成种子层以及孔T2的侧壁。种子层330包括：铜或者其它合适的导电材料。然后，例如，通过电镀工艺在种子层330上形成导电层220。导电层220填满孔T2以形成导电通孔V2和V3。
然后，如图4E和4F所示，图案化种子层330和导电层220来形成电路层220a。例如，图案化工艺包括：光刻工艺和蚀刻工艺。电路层220a电连接至导电柱子310。
导电通孔V2穿过介电层320并电连接至电路层220a和无源元件170的电极板172。导电通孔V3穿过介电层320并且电连至电路层220a和无源元件170的电极板174。
然后，如图4G所示，移除载体110。如图4H所示，图案化导电层122以形成电路层122a。在这个步骤中，封装基板100实质上形成。如图4I所示，向上翻转封装基板400。在一个实施例中，通过在芯片240下的导电突块242来将芯片240键合在电路层230a上。该芯片240通过电路层230a和122a以及胶层410电连接至无源元件170。
可选地，执行成型工艺来在封装基板400上形成包封层250，该包封层250覆盖(或者包封)芯片240。焊接球(或者导电突块)260形成于电路层220a上。在这个步骤中，本发明实施例的芯片封装400A实质上形成。
鉴于以上，在本发明中，无源元件嵌入介电层中(例如通过执行层压工艺或者预成型工艺来使无源元件嵌入介电层中)，从而形成封装基板。因此，本发明实施例的封装基板无需使用核心层。因此，本发明实施例可以降低封装基板和芯片封装的制造成本。
虽然本发明以例子的方式和参考实施例的术语进行描述，但是可以理解的是：本发明不限制于公开的实施例。相反地，本发明应该覆盖各种修改和相似配置(如对本领域技术人员显而易见的)。因此，附属的权利要求的范围应该与最广的解释一致，以便于包含所有的这些修改和相似配置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种封装基板，其特征在于，包括：
介电层；
无源元件，嵌入至所述介电层中并接触所述介电层；以及
电路层，嵌入至所述介电层中并且具有第一表面，所述第一表面与所述介电层的第二表面对齐。
2.如权利要求1所述的封装基板，其特征在于，所述无源元件包括：电容。
3.如权利要求1所述的封装基板，其特征在于，进一步包括：胶层，粘附至所述无源元件。
4.如权利要求3所述的封装基板，其特征在于，所述胶层设置在所述介电层的第三表面上，所述第三表面与所述第二表面相对设置。
5.如权利要求3所述的封装基板，其特征在于，所述胶层嵌入至所述介电层中。
6.如权利要求5所述的封装基板，其特征在于，所述胶层具有第四表面，所述第四表面与所述第一表面和所述第二表面对齐。
7.如权利要求5所述的封装基板，其特征在于，所述胶层还粘附至所述电路层，所述胶层包括：将所述无源元件电连接至所述电路层的导电材料。
8.如权利要求3所述的封装基板，其特征在于，所述胶层包括：绝缘材料。
9.一种芯片封装，其特征在于，包括：封装基板和芯片；
所述封装基板包括：介电层、无源元件和第一电路层；
所述无源元件嵌入至所述介电层中并接触所述介电层，所述第一电路层嵌入至所述介电层中并且具有第一表面，所述第一表面与所述介电层的第二表面对齐；
所述芯片设置在所述封装基板上并电连接至所述第一电路层和所述无源元件。
10.如权利要求9所述的芯片封装，其特征在于，进一步包括：
包封层，设置在所述封装基板上并且覆盖所述芯片。
11.如权利要求9所述的芯片封装，其特征在于，所述芯片设置在所述第二表面。
12.如权利要求9所述的芯片封装，其特征在于，进一步包括：
第二电路层，设置在所述介电层的第三表面上，所述第三表面相对于所述第二表面设置；以及
多个焊接球，设置在所述第二电路层上。
13.如权利要求12所述的芯片封装，其特征在于，所述封装基板进一步包括：
胶层，设置在所述第三表面上并且粘附至所述无源元件；以及
导电通孔，穿过所述胶层并且连接至所述无源元件和所述第二电路层。
14.如权利要求9所述的芯片封装，其特征在于，所述封装基板进一步包括：
胶层，嵌入至所述介电层中并且粘附至所述无源元件；以及
导电通孔，穿过所述胶层并且连接至所述无源元件和所述芯片。
15.如权利要求9所述芯片封装，其特征在于，所述封装基板进一步包括：
胶层，设置于所述介电层中并且在所述无源元件和所述第一电路层之间，其中所述胶层包括：电连接所述无源元件至所述第一电路层的导电材料。
16.一种封装基板的制造方法，其特征在于，包括：
在载体上形成第一电路层；
在所述载体上设置无源元件；
在载体上形成介电层，以使所述无源元件和所述第一电路层嵌入所述介电层中；
在所述介电层上形成第二电路层；以及
移除所述载体。
17.如权利要求16所述的封装基板的制造方法，其特征在于，所述设置无源元件和所述形成介电层的步骤包括：
提供第一介电材料层和胶层，所述胶层在所述第一介电材料层上，所述第一介电材料层具有使所述胶层部分暴露的腔体；
在所述腔体内设置所述无源元件并粘附在所述胶层上；
在所述载体上形成第二介电材料层并毗连所述第一电路层；
在所述载体上堆叠所述无源元件、所述第一介电材料层和所述胶层；以及
执行层压工艺来组合所述第一介电材料层和所述第二介电材料层，以形成所述介电层。
18.如权利要求16所述的封装基板的制造方法，其特征在于，所述设置无源元件和所述形成介电层的步骤包括：
在所述载体上形成胶层；
将所述无源元件设置在所述胶层上；以及
执行层压工艺来将所述介电层层压在所述载体上，以覆盖所述无源元件、所述第一电路层和所述胶层。
19.如权利要求16所述的封装基板的制造方法，其特征在于，所述设置无源元件和所述形成介电层的步骤包括：
在所述载体上形成胶层；
将所述无源元件设置在所述胶层上；以及
执行预成型工艺来在所述载体上形成介电层，以覆盖所述无源元件、所述第一电路层和所述胶层。
20.如权利要求16所述的封装基板的制造方法，其特征在于，所述设置无源元件和所述形成介电层的步骤包括：
在所述第一电路层上形成胶层，其中所述胶层包括：导电材料；
将所述无源元件设置在所述胶层上；以及
执行预成型工艺来在所述载体上形成所述介电层，以覆盖所述无源元件、所述第一电路层和所述胶层。
CN201510582242.0A 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法 Active CN105826306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911066892.4A CN110931453B (zh) 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/602,539 US9627311B2 (en) 2015-01-22 2015-01-22 Chip package, package substrate and manufacturing method thereof
US14/602,539 2015-01-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911066892.4A Division CN110931453B (zh) 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法

Publications (2)

Publication Number Publication Date
CN105826306A true CN105826306A (zh) 2016-08-03
CN105826306B CN105826306B (zh) 2019-12-20

Family

ID=53177268

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510582242.0A Active CN105826306B (zh) 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法
CN201911066892.4A Active CN110931453B (zh) 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911066892.4A Active CN110931453B (zh) 2015-01-22 2015-09-14 芯片封装、封装基板及封装基板的制造方法

Country Status (4)

Country Link
US (3) US9627311B2 (zh)
EP (1) EP3048644B1 (zh)
CN (2) CN105826306B (zh)
TW (1) TWI566360B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242400A (zh) * 2016-12-24 2018-07-03 碁鼎科技秦皇岛有限公司 封装载板及其制造方法
WO2018165819A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路连线方法
WO2021129092A1 (zh) * 2019-12-27 2021-07-01 华为技术有限公司 一种系统级封装结构及其封装方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
KR20170031050A (ko) * 2015-09-04 2017-03-20 스태츠 칩팩 피티이. 엘티디. 단일-층 지지 구조를 갖는 집적 회로 패키징 시스템
WO2017138299A1 (ja) * 2016-02-08 2017-08-17 株式会社村田製作所 高周波モジュールとその製造方法
CN106601627A (zh) 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
TWI695459B (zh) * 2018-09-07 2020-06-01 矽品精密工業股份有限公司 電子封裝結構及其製法
US10757813B2 (en) 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
TWI754586B (zh) * 2021-05-04 2022-02-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277150A1 (en) * 2007-05-07 2008-11-13 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US20090267220A1 (en) * 2008-04-23 2009-10-29 Kuhlman Mark A 3-d stacking of active devices over passive devices
US20090290317A1 (en) * 2008-05-23 2009-11-26 Shinko Electric Industries Co., Ltd. Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US20100140779A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same
KR20110017299A (ko) * 2009-08-13 2011-02-21 삼성테크윈 주식회사 내장형 기판 및 그 제조방법
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
CN102986314A (zh) * 2010-07-06 2013-03-20 株式会社藤仓 层叠配线基板及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601640B2 (ja) 1993-01-19 1997-04-16 ヒューズ・エアクラフト・カンパニー 電気的導体構造を作成する方法と大規模集積回路
KR100823767B1 (ko) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6855892B2 (en) 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
WO2003049184A1 (en) 2001-12-07 2003-06-12 Fujitsu Limited Semiconductor device and method for manufacturing the same
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2006019441A (ja) 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI326908B (en) 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
EP2259669A4 (en) * 2008-03-24 2011-12-28 Ngk Spark Plug Co INTEGRATED COMPONENT CONNECTION TABLE
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI451549B (zh) * 2010-11-12 2014-09-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8987897B2 (en) 2010-11-24 2015-03-24 Mediatek Inc. Semiconductor package
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
US9000581B2 (en) 2012-05-24 2015-04-07 Mediatek Inc. Semiconductor package
TWI500130B (zh) 2013-02-27 2015-09-11 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
US9345142B2 (en) * 2013-11-21 2016-05-17 Samsung Electro-Mechanics Co., Ltd. Chip embedded board and method of manufacturing the same
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277150A1 (en) * 2007-05-07 2008-11-13 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US20090267220A1 (en) * 2008-04-23 2009-10-29 Kuhlman Mark A 3-d stacking of active devices over passive devices
US20090290317A1 (en) * 2008-05-23 2009-11-26 Shinko Electric Industries Co., Ltd. Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US20100140779A1 (en) * 2008-12-08 2010-06-10 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming Same
KR20110017299A (ko) * 2009-08-13 2011-02-21 삼성테크윈 주식회사 내장형 기판 및 그 제조방법
CN102986314A (zh) * 2010-07-06 2013-03-20 株式会社藤仓 层叠配线基板及其制造方法
CN102456636A (zh) * 2010-10-19 2012-05-16 矽品精密工业股份有限公司 嵌入式芯片的封装件及其制造方法
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242400A (zh) * 2016-12-24 2018-07-03 碁鼎科技秦皇岛有限公司 封装载板及其制造方法
WO2018165819A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路连线方法
WO2021129092A1 (zh) * 2019-12-27 2021-07-01 华为技术有限公司 一种系统级封装结构及其封装方法

Also Published As

Publication number Publication date
TW201628151A (zh) 2016-08-01
US10236242B2 (en) 2019-03-19
US9852973B2 (en) 2017-12-26
EP3048644A1 (en) 2016-07-27
EP3048644B1 (en) 2019-11-20
TWI566360B (zh) 2017-01-11
US20180076121A1 (en) 2018-03-15
US20160219714A1 (en) 2016-07-28
CN110931453A (zh) 2020-03-27
CN110931453B (zh) 2021-06-29
US20170186709A1 (en) 2017-06-29
US9627311B2 (en) 2017-04-18
CN105826306B (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN105826306A (zh) 芯片封装、封装基板及封装基板的制造方法
US6580161B2 (en) Semiconductor device and method of making the same
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
US8094458B2 (en) Semiconductor package with embedded magnetic component and method of manufacture
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
CN107994002B (zh) 半导体衬底及具有半导体衬底的半导体封装结构
EP1076915A1 (en) Chip stack and method of making same
TWI581396B (zh) 立體堆疊式封裝結構及其製作方法
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
CN102842557A (zh) 一种封装结构及其制造方法
KR0185570B1 (ko) 칩 스케일 패키지의 제조 방법
KR101207882B1 (ko) 패키지 모듈
US20150187738A1 (en) Package assembly and method for manufacturing the same
TW200826254A (en) Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
CN105489565A (zh) 嵌埋元件的封装结构及其制法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
CN102468261B (zh) 四方扁平无引脚封装及与其相适应电路板
JP2010153491A (ja) 電子装置及びその製造方法
KR102628100B1 (ko) 내장된 칩을 구비하는 반도체 패키지 및 이의 제조 방법
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
CN108305864A (zh) 新型端子
KR20220016337A (ko) 양면 실장 반도체 소자 패키지 및 제조 방법
CN115623679A (zh) 散热型封装基板及其制备方法
CN115497918A (zh) 一种封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant