CN103508407A - 具微机电组件的封装结构及其制法 - Google Patents
具微机电组件的封装结构及其制法 Download PDFInfo
- Publication number
- CN103508407A CN103508407A CN201210227681.6A CN201210227681A CN103508407A CN 103508407 A CN103508407 A CN 103508407A CN 201210227681 A CN201210227681 A CN 201210227681A CN 103508407 A CN103508407 A CN 103508407A
- Authority
- CN
- China
- Prior art keywords
- bonding wire
- lid
- electric component
- microcomputer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 6
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 159
- 238000000034 method Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000003466 welding Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/092—Buried interconnects in the substrate or in the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0154—Moulding a cap over the MEMS device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
Abstract
一种具微机电组件的封装结构及其制法，该具微机电组件的封装结构包括一具有接地垫与微机电组件的基板、设于该基板上且覆盖该微机电组件的盖体、连接接地垫的焊线段、包覆该盖体与焊线的封装层、以及形成于该封装层上的线路层，该线路层用以电性连接该盖体与该焊线段的一端，借以将该盖体及该基板共同接地，能够适时释放累积于该盖体表面的电荷，避免影响微机电系统的信赖度，且达到节省输入/输出（I/O）数的功效。
Description
技术领域
本发明涉及一种封装结构及其制法，特别是关于一种具微机电组件的封装结构及其制法。
背景技术
微机电系统(Micro Electro Mechanical System,MEMS)是一种兼具电子与机械功能的微小装置，在制造上则借由各种微细加工技术来达成，可将微机电组件设置于芯片的表面上，且以一盖体（cap）覆盖该等微机电组件以作为机械支持（mechanical support）并避免散热、热震、操作性及腐蚀等造成微机电系统失效的原因，再以胶体进行封装保护，而得到一微机电封装结构。
第7,316,965号美国专利或图1所示者，其为现有具微机电组件102的封装结构1的剖面示意图。如图1所示，该封装结构1于一具有连接垫101与微机电组件102的芯片10上设置盖体11，使该盖体11封盖该微机电组件102，且该盖体11结合于该连接垫101上。
但是，现有封装结构1中，因该盖体11需接触该芯片10，所以当该微机电组件102运作时，随着时间经过，于该盖体11表面将形成电荷累积的现象，而过度的电荷累积现象将影响组件的信号，因而造成微机电系统的信赖度问题。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种具微机电组件的封装结构及其制法，避免影响微机电系统的信赖度，且达到节省输入/输出（I/O）数的功效。
本发明的具微机电组件的封装结构，包括：一基板，其具有至少一接地垫与至少一微机电组件；盖体，其设于该基板上以覆盖该微机电组件；至少一第一焊线段，其电性连接该接地垫；至少一第二焊线段，其电性连接该盖体；封装层，其设于该基板上，且包覆该盖体、第一及第二焊线段，又该第一焊线段的一端与第二焊线段的一端外露于该封装层表面；线路层，其形成于该封装层上，以电性连接该第一与第二焊线段；以及至少一接地导电组件，其电性连接该线路层，使该基板与该盖体共享该接地导电组件。
前述的具微机电组件的封装结构中，还包括：至少一介电层，其形成于该封装层与该线路层之间；以及导电盲孔，其形成于该介电层中，以令该第一与第二焊线段通过该导电盲孔电性连接该线路层。
本发明还提供一种具微机电组件的封装结构，其包括：一基板，其具有至少一接地垫与至少一微机电组件；盖体，其具有相对的第一侧与第二侧，并以其第一侧结合该基板，以覆盖该微机电组件；至少一焊线段，其电性连接该接地垫；封装层，其设于该基板上，且包覆该盖体与焊线段，而该盖体的第二侧表面外露于该封装层表面，又该焊线段的一端外露于该封装层的表面；线路层，其形成于该封装层上，以电性连接该盖体与该焊线段的一端；以及至少一接地导电组件，其电性连接该线路层，使该基板与该盖体共享该接地导电组件。
前述的具微机电组件的封装结构中，还包括：至少一介电层，其形成于该封装层与该线路层之间；以及导电盲孔，其形成于该介电层中，以令该盖体与该焊线段的一端通过该导电盲孔电性连接该线路层。
前述的具微机电组件的封装结构中，该封装层的表面与该盖体的第二侧齐平。
本发明又提供一种具微机电组件的封装结构的制法，其包括：提供一具有至少一接地垫与至少一微机电组件的基板；设置至少一盖体于该基板上，以覆盖该微机电组件；以至少一焊线电性连接该接地垫与盖体；形成封装层于该基板上以包覆该盖体、焊线与接地垫；移除部分该封装层与部分该焊线，令该焊线分成互不连接的第一焊线段与第二焊线段，且该第一焊线段的一端与第二焊线段的一端均外露于该封装层的表面，而该第一焊线段的另一端与第二焊线段的另一端分别连接该接地垫与盖体；以及形成线路层于该封装层上方，以电性连接该第一与第二焊线段。
前述的制法中，于形成该封装层后，形成至少一介电层于该封装层上；以及形成该线路层于该介电层上，且形成多个导电盲孔于该介电层中，以令该第一与第二焊线段通过该导电盲孔电性连接该线路层。又，于形成该线路层之前，形成多个穿孔于该介电层上，以外露该第一焊线段的一端与该第二焊线段的一端，且令该导电盲孔形成于该穿孔中。
本发明再提供一种具微机电组件的封装结构的制法，其包括：提供一具有至少一接地垫与至少一微机电组件的基板；设置至少一盖体于该基板上，以覆盖该微机电组件，该盖体具有相对的第一侧与第二侧，并以其第一侧结合该基板；以至少一焊线电性连接该接地垫与盖体；形成封装层于该基板上以包覆该盖体、焊线与接地垫；移除部分该封装层与部分该焊线，令该盖体的第二侧外露于该封装层表面，并使该焊线形成焊线段，该焊线段的一端连接该接地垫，而另一端则外露于该封装层的表面；以及形成线路层于该封装层上方以电性连接该焊线与盖体。
前述的制法中，该封装层的表面与该盖体的第二侧齐平。
前述的制法中，于形成该封装层后，形成至少一介电层于该封装层上；以及形成该线路层于该介电层上，且形成多个导电盲孔于该介电层中，以令该盖体与该焊线段的一端通过该导电盲孔电性连接该线路层。又，于形成该线路层之前，于形成该线路层之前，形成多个穿孔于该介电层上，以外露该盖体的部分表面与该焊线段的一端，且令该导电盲孔形成于该穿孔中。
前述的制法中，于形成该线路层与导电盲孔之后，进行切单工艺。
前述的封装结构及其制法中，该微机电组件可为陀螺仪、加速度计或射频组件。
前述的封装结构及其制法中，该接地垫可位于该盖体外围。
前述的封装结构及其制法中，该盖体的表面可具有金属层，以电性连接该第二焊线段或导电盲孔。
前述的封装结构及其制法中，该些导电盲孔可为等间距排列且延伸至该盖体上方。
另外，前述的封装结构及其制法中，还可包括形成绝缘保护层于该介电层与该线路层上，且可形成多个开孔于该绝缘保护层上，以令该线路层的表面外露于该些开孔，以供结合接地导电组件。
由上可知，本发明的具微机电组件的封装结构及其制法，借由该焊线段或导电盲孔电性连接该盖体，以令该线路层可将该基板与该盖体共享相同的导电组件进行接地，能够适时释放累积于该盖体表面的电荷，因而有效避免影响微机电系统的信赖度，并达到节省输入/输出（I/O）数的功效。
附图说明
图1为现有具微机电组件的封装结构的剖面示意图；
图2A至图2F为本发明的具微机电组件的封装结构及其制法的第一实施例的剖面示意图，其中，图2B’、图2E’与图2F’为图2B、图2E与图2F的另一实施例；以及
图3及图3’为本发明的具微机电组件的封装结构的第二实施例的剖面示意图。
主要组件符号说明
1,2,2’,3,3’ 封装结构
10 芯片
101 连接垫
102,202 微机电组件
11,21 盖体
20 基板
201 接地垫
21a 第一侧
21b 第二侧
211 金属层
22 焊线
220 焊线段
221 第一焊线段
222 第二焊线段
23,23’ 封装层
24,24’ 介电层
240 穿孔
25,25’ 线路层
250,250’ 导电盲孔
26 绝缘保护层
260 开孔
27 接地导电组件。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域中具有通常知识者可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域中具有通常知识者的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2G，其为本发明的具微机电组件的封装结构及其制法的第一实施例的剖视图。
如图2A所示，制备具有多个信号/电源垫（图略）、多个接地垫201与至少一微机电组件202的一基板20。
于本实施例中，该基板20为晶圆，但并不限于此，且该微机电组件202可为陀螺仪(gyroscope)、加速度计(accelerometer)或射频微机电(RF MEMS)组件。
如图2B所示，设置至少一盖体21于该基板20上，且该盖体21对应罩住该微机电组件202。
于本实施例中，该盖体21具有相对的第一侧21a与第二侧21b，该第一侧21a结合于该基板20上。
此外，该盖体21的材质可为金属、硅、玻璃或陶瓷。此外，若该盖体21为非导体，还可于该盖体21的第二侧21b上以例如溅镀的方式形成一金属层211，如图2B’所示，可供连接焊线或导电盲孔。且该金属层211的材质可为铝、铜、金、钯、镍/金、镍/铅、钛钨/金、钛/铝、钛钨/铝或钛/铜/镍/金或其组合的其中一者。
如图2C所示，进行打线工艺，以多个焊线22连接该接地垫201与盖体21。
接着，形成一封装层23于该基板20上，以包覆该盖体21、焊线22与接地垫201。
于本实施例中，该封装层23的材料可为环氧树脂(Epoxy)、环氧树脂成形塑料(Epoxy Molding Compound，简称EMC)或聚醯亚胺等热固性树脂或硅胶(silicone)等，但并不限于上述。
如图2D所示，移除部分该封装层23与部分该焊线22，令该焊线22分成互不连接的第一焊线段221与第二焊线段222，且该第一焊线段221与第二焊线段222的顶端均外露于该封装层23顶面。
于本实施例中，该第一焊线段221的底端连接该些接地垫201，而该第二焊线段222的底端连接该盖体21。
此外，所述的移除工艺可为研磨(grinding)方式、激光、电浆、化学蚀刻或化学机械研磨(CMP)。
如图2E所示，进行重布线路层（Redistribution layer,RDL）工艺，于该封装层23上形成一线路层25，以电性连接该第一焊线段221与第二焊线段222。
于本实施例的另一实施例中，如图2E’所示，可形成一介电层24于该封装层23上，该介电层24具有多个穿孔240，以使该第一焊线段221的顶端与第二焊线段222的顶端对应外露于该些穿孔240中，再令导电材料形成于该些穿孔240中，以形成导电盲孔250，以令该第一焊线段221与第二焊线段222通过该导电盲孔250电性连接该线路层25，以使于后续工艺中，该基板20与该盖体21能共享接地导电组件27。
于本实施例中，该些导电盲孔250为等间距排列并延伸至该盖体21上方。
本发明借由该第二焊线段222的底端连接该盖体21，以令该线路层25可导通该盖体21与该接地垫201，所以可将该盖体21接地，以避免该盖体21的表面产生过度的电荷累积现象，而影响微机电系统的信赖度。
于本实施例的另一实施例中，如图2F所示，形成一绝缘保护层26于于该介电层24与该线路层25上，且形成多个开孔260于该绝缘保护层26上，以令该线路层25的部分表面外露于该些开孔260，以供结合如焊球的接地导电组件27。
接着，进行切单工艺，以得到多个具微机电组件202的封装结构2。
于本实施例中，该接地导电组件27的材质为金属或合金，且具有焊接熔接特性者，如锡/铅、锡/银/铜或金为佳。
此外，如图2F’所示的封装结构2’中，可利用重布线路层（Redistribution layer,RDL）工艺，于该封装层23上形成多层的介电层24,24’与线路层25,25’。
又，请参阅图3及图3’，其为本发明的具微机电组件202的封装结构3,3’的第二实施例，其与第一实施例的差异在于移除部分该封装层23与该焊线22时，令该封装层23’的顶面与该盖体21的顶面齐平，且该焊线22形成电性连接该些接地垫201的焊线段220，而该焊线段220的底端并未连接该盖体21，所以该线路层25直接电性连接该盖体21或借由该导电盲孔250电性连接该盖体21。
具体地，当移除部分该封装层23’与部分该焊线22，令该盖体21的第二侧21b（即顶面）外露于该封装层23’表面，如图3所示，该封装层23’的表面与该盖体21的第二侧21b齐平。
另外，其它工艺大致相同，所以不再赘述。
本发明提供一种具微机电组件202的封装结构2,2’，其包括：一基板20、设于该基板20上的至少一盖体21、第一焊线段221、第二焊线段222、设于该基板20上的封装层23、形成于该封装层23上的至少一线路层25,25’。
所述的基板20具有至少一接地垫201与至少一微机电组件202，该接地垫201位于该盖体21外围，且该微机电组件202为陀螺仪、加速度计或射频组件。
所述的盖体21覆盖该微机电组件202。
所述的第一焊线段221的一端电性连接该接地垫201。
所述的第二焊线段222的一端电性连接该盖体21。若该盖体21的顶面具有金属层211，则该第二焊线段222将电性连接该金属层211。
所述的封装层23包覆该盖体21、第一及第二焊线段221,222，其中，该第一焊线段221的一端与第二焊线段222的一端外露于该封装层23表面。
于另一实施例中，所述的线路层25,25’具有位于介电层24,24’中的导电盲孔250,250’，以电性连接该第一与第二焊线段221,222，且该些导电盲孔250,250’为等间距排列并延伸至该盖体21上方。
所述的封装结构2,2’还包括形成于该介电层24,24’与该线路层25,25’上的一绝缘保护层26，其具有多个开孔260，以令该线路层25,25’的表面外露于该些开孔260，以供结合导电组件27。
于另一封装结构3,3’的实施例中，该盖体21具有相对的第一侧21a与第二侧21b，并以其第一侧21a结合该基板20，而该封装层23’的表面与该盖体21的第二侧21b齐平，且借由该焊线段220电性连接该些接地垫201，并借由该线路层25或该些导电盲孔250电性连接该盖体21。
综上所述，本发明的具微机电组件的封装结构，借由导电盲孔或焊线段与线路层以导通该盖体与该基板，而可令该盖体与该基板二者共享相同的接地导电组件，除能避免该盖体的表面产生过度的电荷累积现象，而影响微机电系统的信赖度之外，还能达到节省输入/输出（I/O）数的功效。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域中具有通常知识者均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (25)
1.一种具微机电组件的封装结构，其包括：
一基板，其具有至少一接地垫与至少一微机电组件；
盖体，其设于该基板上以覆盖该微机电组件；
至少一第一焊线段，其电性连接该接地垫；
至少一第二焊线段，其电性连接该盖体；
封装层，其设于该基板上，且包覆该盖体、第一及第二焊线段，又该第一焊线段的一端与第二焊线段的一端外露于该封装层表面；
线路层，其形成于该封装层上，以电性连接该第一与第二焊线段；以及
至少一接地导电组件，其电性连接该线路层，使该基板与该盖体共享该接地导电组件。
2.一种具微机电组件的封装结构，其包括：
一基板，其具有至少一接地垫与至少一微机电组件；
盖体，其具有相对的第一侧与第二侧，并以其第一侧结合该基板，以覆盖该微机电组件；
至少一焊线段，其电性连接该接地垫；
封装层，其设于该基板上，且包覆该盖体与焊线段，而该盖体的第二侧表面外露于该封装层表面，又该焊线段的一端外露于该封装层的表面；
线路层，其形成于该封装层上，以电性连接该盖体与该焊线段的一端；以及
至少一接地导电组件，其电性连接该线路层，使该基板与该盖体共享该接地导电组件。
3.根据权利要求1或2所述的具微机电组件的封装结构，其特征在于，该微机电组件为陀螺仪、加速度计或射频组件。
4.根据权利要求1或2所述的具微机电组件的封装结构，其特征在于，该接地垫位于该盖体外围。
5.根据权利要求1所述的具微机电组件的封装结构，其特征在于，该封装结构还包括：
至少一介电层，其形成于该封装层与该线路层之间；以及
导电盲孔，其形成于该介电层中，以令该第一与第二焊线段通过该导电盲孔电性连接该线路层。
6.根据权利要求2所述的具微机电组件的封装结构，其特征在于，该封装结构还包括：
至少一介电层，其形成于该封装层与该线路层之间；以及
导电盲孔，其形成于该介电层中，以令该盖体与该焊线段的一端通过该导电盲孔电性连接该线路层。
7.根据权利要求6所述的具微机电组件的封装结构，其特征在于，该盖体的表面具有金属层，以电性连接该导电盲孔。
8.根据权利要求1所述的具微机电组件的封装结构，其特征在于，该盖体的表面具有金属层，以电性连接该第二焊线段。
9.根据权利要求5或6所述的具微机电组件的封装结构，其特征在于，该些导电盲孔为等间距排列且延伸至该盖体上方。
10.根据权利要求5或6所述的具微机电组件的封装结构，其特征在于，该封装结构还包括绝缘保护层，其形成于该介电层与该线路层上。
11.根据权利要求10所述的具微机电组件的封装结构，其特征在于，该绝缘保护层具有多个开孔，以令该线路层的表面外露于该些开孔，以供结合该接地导电组件。
12.根据权利要求2所述的具微机电组件的封装结构，其特征在于，该封装层的表面与该盖体的第二侧的表面齐平。
13.一种具微机电组件的封装结构的制法，其包括：
提供一具有至少一接地垫与至少一微机电组件的基板；
设置至少一盖体于该基板上，以覆盖该微机电组件；
以至少一焊线电性连接该接地垫与盖体；
形成封装层于该基板上以包覆该盖体、焊线与接地垫；
移除部分该封装层与部分该焊线，令该焊线分成互不连接的第一焊线段与第二焊线段，且该第一焊线段的一端与第二焊线段的一端均外露于该封装层的表面，而该第一焊线段的另一端与第二焊线段的另一端分别连接该接地垫与盖体；以及
形成线路层于该封装层上方，以电性连接该第一与第二焊线段。
14.一种具微机电组件的封装结构的制法，其包括：
提供一具有至少一接地垫与至少一微机电组件的基板；
设置至少一盖体于该基板上，以覆盖该微机电组件，该盖体具有相对的第一侧与第二侧，并以其第一侧结合该基板；
以至少一焊线电性连接该接地垫与盖体；
形成封装层于该基板上以包覆该盖体、焊线与接地垫；
移除部分该封装层与部分该焊线，令该盖体的第二侧外露于该封装层表面，并使该焊线形成焊线段，该焊线段的一端连接该接地垫，而另一端则外露于该封装层的表面；以及
形成线路层于该封装层上方以电性连接该焊线与盖体。
15.根据权利要求13或14所述的具微机电组件的封装结构的制法，其特征在于，该微机电组件为陀螺仪、加速度计或射频组件。
16.根据权利要求13或14所述的具微机电组件的封装结构的制法，其特征在于，该接地垫位于该盖体外围。
17.根据权利要求13或14所述的具微机电组件的封装结构的制法，其特征在于，该盖体的表面具有金属层。
18.根据权利要求13所述的具微机电组件的封装结构的制法，其特征在于，于形成该封装层后，还包括：
形成至少一介电层于该封装层上；以及
形成该线路层于该介电层上，且形成多个导电盲孔于该介电层中，以令该第一与第二焊线段通过该导电盲孔电性连接该线路层。
19.根据权利要求14所述的具微机电组件的封装结构的制法，其特征在于，于形成该封装层后，还包括：
形成至少一介电层于该封装层上；以及
形成该线路层于该介电层上，且形成多个导电盲孔于该介电层中，以令该盖体与该焊线段的一端通过该导电盲孔电性连接该线路层。
20.根据权利要求18或19所述的具微机电组件的封装结构的制法，其特征在于，该些导电盲孔为等间距排列且延伸至该盖体上方。
21.根据权利要求18所述的具微机电组件的封装结构的制法，其特征在于，于形成该线路层之前，形成多个穿孔于该介电层上，以外露该第一焊线段的一端与该第二焊线段的一端，且令该导电盲孔形成于该穿孔中。
22.根据权利要求19所述的具微机电组件的封装结构的制法，其特征在于，于形成该线路层之前，形成多个穿孔于该介电层上，以外露该盖体的部分表面与该焊线段的一端，且令该导电盲孔形成于该穿孔中。
23.根据权利要求18或19所述的具微机电组件的封装结构，其特征在于，该封装结构还包括形成绝缘保护层于该介电层与该线路层上。
24.根据权利要求23所述的具微机电组件的封装结构的制法，其特征在于，该制法还包括形成多个开孔于该绝缘保护层上，以令该线路层的表面外露于该些开孔，以供结合接地导电组件。
25.根据权利要求14所述的具微机电组件的封装结构的制法，其特征在于，该封装层的表面与该盖体的第二侧齐平。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101122366 | 2012-06-22 | ||
| TW101122366A TWI522308B (zh) | 2012-06-22 | 2012-06-22 | 具微機電元件之封裝結構及其製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103508407A true CN103508407A (zh) | 2014-01-15 |
Family
ID=49773708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210227681.6A Pending CN103508407A (zh) | 2012-06-22 | 2012-07-02 | 具微机电组件的封装结构及其制法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8878356B2 (zh) |
| CN (1) | CN103508407A (zh) |
| TW (1) | TWI522308B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10685934B2 (en) * | 2017-07-10 | 2020-06-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
| US11524890B2 (en) * | 2019-10-31 | 2022-12-13 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages and methods of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090085205A1 (en) * | 2007-09-28 | 2009-04-02 | Kabushiki Kaisha Toshiba | Method for manufacturing an electronic component package and electronic component package |
| US20090160053A1 (en) * | 2007-12-19 | 2009-06-25 | Infineon Technologies Ag | Method of manufacturing a semiconducotor device |
| CN102153045A (zh) * | 2010-02-12 | 2011-08-17 | 矽品精密工业股份有限公司 | 具微机电元件的封装结构及其制法 |
| US8154115B1 (en) * | 2010-12-17 | 2012-04-10 | Siliconware Precision Industries Co., Ltd. | Package structure having MEMS element and fabrication method thereof |
| CN102456636A (zh) * | 2010-10-19 | 2012-05-16 | 矽品精密工业股份有限公司 | 嵌入式芯片的封装件及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7316965B2 (en) | 2005-06-21 | 2008-01-08 | Freescale Semiconductor, Inc. | Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level |
| TW200834830A (en) * | 2007-02-06 | 2008-08-16 | Advanced Semiconductor Eng | Microelectromechanical system package and the method for manufacturing the same |
| US8577063B2 (en) * | 2010-02-18 | 2013-11-05 | Analog Devices, Inc. | Packages and methods for packaging MEMS microphone devices |
| US20110254111A1 (en) * | 2010-04-19 | 2011-10-20 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd | Packaged acoustic transducer device with shielding from electromagnetic interference |
-
2012
- 2012-06-22 TW TW101122366A patent/TWI522308B/zh active
- 2012-07-02 CN CN201210227681.6A patent/CN103508407A/zh active Pending
- 2012-10-25 US US13/660,200 patent/US8878356B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090085205A1 (en) * | 2007-09-28 | 2009-04-02 | Kabushiki Kaisha Toshiba | Method for manufacturing an electronic component package and electronic component package |
| US20090160053A1 (en) * | 2007-12-19 | 2009-06-25 | Infineon Technologies Ag | Method of manufacturing a semiconducotor device |
| CN102153045A (zh) * | 2010-02-12 | 2011-08-17 | 矽品精密工业股份有限公司 | 具微机电元件的封装结构及其制法 |
| CN102456636A (zh) * | 2010-10-19 | 2012-05-16 | 矽品精密工业股份有限公司 | 嵌入式芯片的封装件及其制造方法 |
| US8154115B1 (en) * | 2010-12-17 | 2012-04-10 | Siliconware Precision Industries Co., Ltd. | Package structure having MEMS element and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI522308B (zh) | 2016-02-21 |
| US20130341739A1 (en) | 2013-12-26 |
| US8878356B2 (en) | 2014-11-04 |
| TW201400402A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449554B (zh) | 带有封闭空腔的芯片嵌入式封装结构及其制作方法 | |
| CN107230663B (zh) | 具有减小的应力的半导体封装件 | |
| US9254994B2 (en) | Package structure having MEMS element | |
| JP5524322B2 (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法 | |
| CN104882417B (zh) | 集成无源倒装芯片封装 | |
| US8772088B2 (en) | Method of manufacturing high frequency module and high frequency module | |
| JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
| CN101228625B (zh) | 具有镀金属连接部的半导体封装 | |
| CN103681607A (zh) | 半导体器件及其制作方法 | |
| CN102530824B (zh) | 具微机电元件的封装结构及其制法 | |
| CN103681371A (zh) | 一种硅基圆片级扇出封装方法及其封装结构 | |
| CN109891430B (zh) | 指纹传感器模块以及用于制造指纹传感器模块的方法 | |
| CN104617036A (zh) | 晶圆级芯片尺寸封装中通孔互连的制作方法 | |
| EP3104410B1 (en) | Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method | |
| CN102153045B (zh) | 具微机电元件的封装结构及其制法 | |
| CN104916623A (zh) | 半导体封装和制造半导体封装基底的方法 | |
| TWI412114B (zh) | 半導體封裝結構及其製造方法 | |
| KR20170138604A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| KR102497583B1 (ko) | 유연한 연결부를 갖는 반도체 장치 및 그 제조방법 | |
| CN102881666B (zh) | 晶圆级器件封装 | |
| CN203351587U (zh) | 半导体器件 | |
| CN103508407A (zh) | 具微机电组件的封装结构及其制法 | |
| CN102398886B (zh) | 具微机电元件的封装结构及其制法 | |
| JP2011061132A (ja) | インターポーザ | |
| CN105244327A (zh) | 电子装置模块及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140115 |
|
| WD01 | Invention patent application deemed withdrawn after publication |