TWI412114B - 半導體封裝結構及其製造方法 - Google Patents

半導體封裝結構及其製造方法 Download PDF

Info

Publication number
TWI412114B
TWI412114B TW098146110A TW98146110A TWI412114B TW I412114 B TWI412114 B TW I412114B TW 098146110 A TW098146110 A TW 098146110A TW 98146110 A TW98146110 A TW 98146110A TW I412114 B TWI412114 B TW I412114B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
capacitor
package structure
lower electrode
Prior art date
Application number
TW098146110A
Other languages
English (en)
Other versions
TW201123397A (en
Inventor
Chien Hua Chen
Teck-Chong Lee
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098146110A priority Critical patent/TWI412114B/zh
Priority to US12/796,279 priority patent/US8415790B2/en
Publication of TW201123397A publication Critical patent/TW201123397A/zh
Priority to US13/723,782 priority patent/US8778769B2/en
Application granted granted Critical
Publication of TWI412114B publication Critical patent/TWI412114B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體封裝結構及其製造方法
本發明係關於一種半導體封裝結構及其製造方法，詳言之，係關於一種整合被動元件之半導體封裝結構及其製造方法。
參考圖1，顯示習知半導體封裝結構之剖面示意圖。該習知半導體封裝結構1包括一基板11、一封裝單元12及一封膠體13。該封裝單元12包括複數個被動元件(圖中未示)。該封裝單元12係位於該基板11上，且電性連接至該基板11。該封膠體13包覆該封裝單元12。
該習知半導體封裝結構1之缺點如下。該等被動元件係先經由一半導體製程整合於該封裝單元12內，接著，該封裝單元12再以打線方式，或覆晶方式(圖中未示)，電性連接至該基板11，導致將該等被動元件整合至該半導體封裝結構1內之製程繁複，並提高成本。
因此，有必要提供一種半導體封裝結構及其製造方法，以解決上述問題。
本發明提供一種半導體封裝結構之製造方法，其包括以下步驟：(a)提供一基材，該基材包括至少一溝槽及至少一導電孔結構，該導電孔結構係位於該溝槽內；(b)形成一第一電容於該基材上，該第一電容包括一第一下電極、一第一介電層及一第一上電極，該第一下電極係位於該基材上，該第一介電層係位於該第一下電極上，該第一上電極係位於該第一介電層上；(c)形成一第一保護層，以包覆該第一電容，該第一保護層包括複數個第一開口，該等第一開口顯露該導電孔結構、部分該第一下電極及部分該第一上電極；(d)形成一第一金屬層於該第一保護層上，該第一金屬層包括一第一電感，該第一金屬層直接接觸該導電孔結構、該第一下電極及該第一上電極；及(e)形成一第二保護層，以包覆該第一電感。
藉此，可簡化該第一電感及該第一電容之製程。
本發明另提供一種半導體封裝結構，其包括一基材、一第一電容、一第一保護層、一第一金屬層及一第二保護層。該基材具有一第一表面、一第二表面、至少一溝槽及至少一穿導孔結構，該溝槽貫穿該第一表面及該第二表面，該穿導孔結構係位於該溝槽內，且顯露於該基材之第一表面及第二表面。該第一電容係位於該基材之第一表面，且包括一第一下電極、一第一介電層及一第一上電極，該第一下電極係位於該基材之第一表面，該第一介電層係位於該第一下電極上，該第一上電極係位於該第一介電層上。該第一保護層包覆該第一電容，該第一保護層包括複數個第一開口，該等第一開口顯露該穿導孔結構、部分該第一下電極及部分該第一上電極。該第一金屬層係位於該第一保護層上，且包括一第一電感，該第一金屬層直接接觸該穿導孔結構、該第一下電極及該第一上電極。該第二保護層包覆該第一電感。
藉此，可將該第一電感、該第一電容及該穿導孔結構一併整合至該半導體封裝結構內，以縮減產品尺寸。
參考圖2至圖21，顯示本發明半導體封裝結構之製造方法之第一實施例之示意圖。參考圖2，提供一基材21。在本實施例中，該基材21包括一第一表面211、一下表面212、至少一溝槽213及至少一導電孔結構217。該溝槽213係開口於該基材21之第一表面211。該導電孔結構217係位於該溝槽213內，且顯露於該基材21之第一表面211。
在本實施例中，該基材21之材質係為非絕緣材料，例如矽或氧化矽。該導電孔結構217包括一外絕緣層2141、一導體2142及一內絕緣層2143。該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142位於該第二中心槽2144之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。由於該基材21之材質係為非絕緣材料，故該外絕緣層2141係用以隔絕該基材21及該導體2142，避免通過該導電孔結構217之電流分流至該基材21，而降低該導電孔結構217之電性效果。
然而，在其他應用中，如圖3所示，該導電孔結構217可僅包括一外絕緣層2141及一導體2142，而不包括該內絕緣層2143(圖2)，該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142填滿該第二中心槽2144。再者，該基材21之材質係可為絕緣材料，例如玻璃，則該導電孔結構217可以不包括該外絕緣層2141(圖2)。因此，如圖4所示，該導電孔結構217可僅包括一導體2142及一內絕緣層2143，該導體2142位於該溝槽213之側壁及底部，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。或者，如圖5所示，該導電孔結構217僅包括一導體2142，該導體2142填滿該溝槽213。參考圖6，形成一第一絕緣底層22於該基材21上。在本實施例中，該第一絕緣底層22係位於該基材21之第一表面211，且具有一第一穿孔221，該第一穿孔221顯露該導電孔結構217。然而，在其他應用中，係可不形成該第一絕緣底層22。
接著，形成一第一電容23(圖10)於該基材21上，該第一電容23包括一第一下電極231、一第一介電層232及一第一上電極233，該第一下電極231係位於該基材21上，該第一介電層232係位於該第一下電極231上，該第一上電極233係位於該第一介電層232上。在本實施例中，該第一電容23係位於該第一絕緣底層22上。在本實施例中，形成該第一電容23之步驟如下所述。參考圖7，首先，形成(例如濺鍍)一第二金屬層234於該基材21上。該第二金屬層234之材質係為鋁銅(AlCu)。接著，形成(例如濺鍍)一第三金屬層於該第二金屬層234上，並對該第三金屬層進行陽極氧化，以形成一第一氧化層235。該第三金屬層之材質係為鉭(Tantalum,Ta)，該第一氧化層235之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。接著，形成(例如濺鍍)一第四金屬層236於該第一氧化層235上。該第四金屬層236之材質係為鋁銅(AlCu)。最後，形成一第一光阻237於該第四金屬層236上。參考圖8，移除部分該第一氧化層235(圖7)及部分該第四金屬層236(圖7)，以分別形成該第一介電層232及該第一上電極233，並移除該第一光阻237(圖7)。參考圖9，形成一第二光阻238於該第二金屬層234上，且包覆該第一介電層232及該第一上電極233。參考圖10，移除部分該第二金屬層234(圖9)，以形成該第一下電極231，並移除該第二光阻238(圖9)，同時形成該第一電容23。參考圖11，形成一第一保護層24，以包覆該第一電容23。該第一保護層24包括複數個第一開口241，該等第一開口241顯露該導電孔結構217、部分該第一下電極231及部分該第一上電極233。
接著，形成一第一金屬層25(圖14)於該第一保護層24上。該第一金屬層25包括一第一電感251，較佳地，該第一金屬層25填滿該等第一開口241，以形成一第一內連接金屬255、一第二內連接金屬256及一第三內連接金屬257。該第一內連接金屬255直接接觸該導電孔結構217，該第二內連接金屬256直接接觸該第一下電極231，該第三內連接金屬257直接接觸該第一上電極233。在本實施例中，形成該第一金屬層25之步驟如下所述。參考圖12，形成一第一晶種層252於該第一保護層24上。參考圖13，形成一第三光阻253於該第一晶種層252上，以覆蓋部分該第一晶種層252，且顯露部分該第一晶種層252，並形成一第一電鍍層254於被顯露之部分該第一晶種層252上。參考圖14，移除該第三光阻253(圖13)及被覆蓋之部分該第一晶種層252，該第一電鍍層254及部分該該第一晶種層252形成該第一金屬層25。參考圖15，形成一第二保護層26，以包覆該第一電感251。該第二保護層26包括至少一第二開口261，該第二開口261顯露部分該第一金屬層25。
接著，形成至少一第一凸塊27(圖18)於該第二保護層26之第二開口261內。在本實施例中，形成該第一凸塊27之步驟如下所述。參考圖16，形成一第二晶種層271於該第二保護層26上。參考圖17，先形成一第四光阻272於該第二晶種層271上，以覆蓋部分該第二晶種層271，且顯露部分該第二晶種層271，再形成一第二電鍍層273於被顯露之部分該第二晶種層271上。參考圖18，移除該第四光阻272(圖17)及被覆蓋之部分該第二晶種層271，以形成該第一凸塊27。
參考圖19，設置該基材21於一載體28上(例如：利用一黏膠層29將該基材21黏附於該載體28上)，其中該基材21之第一表面211係面對該載體28，並從該基材21之下表面212(圖18)移除部分該基材21，以形成一第二表面215，且顯露該導電孔結構217(圖18)之導體2142於該第二表面215，以形成一穿導孔結構214。然而，在其他應用中，可再移除更多部分該基材21，使得該導電孔結構217(圖18)之內絕緣層2143亦顯露於該第二表面215，以確保該導體2142顯露於該第二表面215。
參考圖20，形成至少一電性元件於該基材21之第二表面 215。在本實施例中，該電性元件係為一第二凸塊31，該第二凸塊31之製造方法，同該第一凸塊27之製造方法，故不再贅述。參考圖21，移除該載體28及該黏膠層29(圖20)，形成本發明之半導體封裝結構2之第一實施例。然而，該電性元件係可為一第二電感32及一第二電容33，如圖22所示。該第二電感32及該第二電容33之製造方法，同該第一電感251及該第一電容23之製造方法，亦即，於該基材21之第二表面215所進行之製程可與於該基材21之第一表面211所進行之製程相同，故不再贅述。
藉此，可簡化該第一電感251及該第一電容23之製程，且可將該第一電感251、該第一電容23及該穿導孔結構214一併整合至該半導體封裝結構2內，以縮減產品尺寸。
再參考圖21，顯示本發明半導體封裝結構之第一實施例之剖面示意圖。該半導體封裝結構2包括一基材21、一第一絕緣底層22、一第二絕緣底層34、一第一電容23、一第一保護層24、一第一金屬層25、一第二保護層26、至少一第一凸塊27及至少一電性元件。
該基材21具有一第一表面211、一第二表面215、至少一溝槽213及至少一穿導孔結構214。該溝槽213貫穿該第一表面211及該第二表面215，該穿導孔結構214係位於該溝槽213內，且顯露於該第一表面211及該第二表面215。
在本實施例中，該基材21之材質係為非絕緣材料，例如矽或氧化矽。該穿導孔結構214包括一外絕緣層2141、一導體2142及一內絕緣層2143，該外絕緣層2141位於該溝槽 213之側壁，定義出一第二中心槽2144，該導體2142位於該第二中心槽2144之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145。由於該基材21之材質係為非絕緣材料，故該外絕緣層2141係用以隔絕該基材21及該導體2142，避免通過該穿導孔結構214之電流分流至該基材21，而降低該穿導孔結構214之電性效果。
然而，在其他應用中，該穿導孔結構214可僅包括一外絕緣層2141及一導體2142，而不包括該內絕緣層2143，該外絕緣層2141位於該溝槽213之側壁，定義出一第二中心槽2144，該導體2142填滿該第二中心槽2144。再者，該基材21之材質係可為絕緣材料，例如玻璃，則該穿導孔結構214可以不包括該外絕緣層2141，因此，該穿導孔結構214可僅包括一導體2142及一內絕緣層2143，該導體2142位於該溝槽213之側壁，定義出一第一中心槽2145，該內絕緣層2143填滿該第一中心槽2145，或者，該穿導孔結構214僅包括一導體2142，該導體2142填滿該溝槽213。
該第一絕緣底層22係位於該基材21之第一表面211，且具有一第一穿孔221，該第一穿孔221顯露該穿導孔結構214。該第二絕緣底層34位於該基材21之第二表面215，且具有一第二穿孔341，該第二穿孔341顯露該穿導孔結構214。該第一電容23係位於該第一絕緣底層22上，且包括一第一下電極231、一第一介電層232及一第一上電極233，該第一下電極231係位於該第一絕緣底層上，該第一介電層232係位於該第一下電極231上，該第一上電極233 係位於該第一介電層232上。在本實施例中，該第一下電極231及該第一上電極233之材質係為鋁銅(AlCu)，該第一介電層232之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。
該第一保護層24包覆該第一電容23。在本實施例中，該第一保護層24包括複數個第一開口241，該等第一開口241顯露該穿導孔結構214、部分該第一下電極231及部分該第一上電極233。該第一金屬層25係位於第一保護層24上，且包括一第一電感251，較佳地，位於該等第一開口241內之部分該第一金屬層25形成一第一內連接金屬255、一第二內連接金屬256及一第三內連接金屬257。該第一內連接金屬255直接接觸該穿導孔結構214，該第二內連接金屬256直接接觸該第一下電極231，該第三內連接金屬257直接接觸該第一上電極233。該第二保護層26包覆該第一電感251。在本實施例中，該第二保護層26包括至少一第二開口261，該第二開口261顯露部分該第一金屬層25。該第一凸塊27係位於該第二保護層26之第二開口261內。該電性元件係位於該基材21之第二表面215。該電性元件係為一第二凸塊31。
藉此，可將該第一電感251、該第一電容23及該穿導孔結構214一併整合至該半導體封裝結構2內，以縮減產品尺寸。
參考圖22，顯示本發明半導體封裝結構之第二實施例之剖面示意圖。本實施例之半導體封裝結構3與第一實施例 之半導體封裝結構2(圖21)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於，在本實施例中，該半導體封裝結構3之第二表面215包括複數個電性元件(例如一第二電感32、一第二電容33及一第二凸塊31)。
參考圖23，顯示本發明半導體封裝結構之第三實施例之剖面示意圖。本實施例之半導體封裝結構4與第一實施例之半導體封裝結構2(圖21)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於，在本實施例中，該半導體封裝結構4不包括該第一絕緣底層22及該第二絕緣底層34，較佳地，該第一電容23係位於該基材21之第一表面211。
參考圖24至圖31，顯示本發明半導體封裝結構之製造方法之第二實施例之示意圖。參考圖24，提供一基材21。在本實施例中，該基材21具有一上表面216及一第二表面215，該溝槽213係開口於該基材21之第二表面215，且該導電孔結構217顯露於該基材21之第二表面215。參考圖25，形成一第二絕緣底層34於該基材21上。在本實施例中，該第二絕緣底層34係位於該基材21之第二表面215，且具有一第二穿孔341，該第二穿孔341顯露該導電孔結構217。接著，形成至少一電性元件於該基材21之第二表面215，較佳地，位於該第二絕緣底層34上，在本實施例中，該電性元件係為一第二凸塊31。參考圖26，設置該基材21於一載體28上，其中該基材21之第二表面215係面對 該載體28，並從該基材21之上表面216(圖25)移除部分該基材21，以形成一第一表面211，且顯露該導電孔結構217(圖25)於該第一表面211，以形成一穿導孔結構217。
參考圖27，形成一第一電容23於該基材21上，該第一電容23包括一第一下電極231、一第一介電層232及一第一上電極233，該第一下電極231係位於該基材21上，該第一介電層232係位於該第一下電極231上，該第一上電極233係位於該第一介電層232上。在本實施例中，該第一電容23係位於該第一絕緣底層22上。參考圖28，形成一第一保護層24，以包覆該第一電容23。該第一保護層24包括複數個第一開口241，該等第一開口241顯露部分該第一上電極233。參考圖29，形成一第一金屬層25於該第一保護層24上。一第一電鍍層254及一第一晶種層252形成該第一金屬層25。該第一金屬層25包括一第一電感251，較佳地，該第一金屬層25填滿該等第一開口241，以形成一第一內連接金屬255、一第二內連接金屬256及一第三內連接金屬257。該第一內連接金屬255直接接觸該穿導孔結構214，該第二內連接金屬256直接接觸該第一下電極231，該第三內連接金屬257直接接觸該第一上電極233。參考圖30，形成一第二保護層26，以包覆該第一電感251。該第二保護層26包括至少一第二開口261，該第二開口261顯露部分該第一金屬層25。參考圖31，形成至少一第一凸塊27於該第二保護層26之第二開口261內，一第二電鍍層273及一第二晶種層271形成該第一凸塊27。接著，移除該載體28，形 成本發明之半導體封裝結構2之第一實施例。
參考圖32至圖34，顯示本發明半導體封裝結構之製造方法之第三實施例之示意圖。本實施例之半導體封裝結構之製造方法與第一實施例之半導體封裝結構之製造方法(圖2至圖21)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於，參考圖32，在提供一基材21時，該基材21具有一第一表面211、一第二表面215、至少一溝槽213及至少一導電孔結構，該溝槽213貫穿該第一表面211及該第二表面215，該導電孔結構係位於該溝槽213內，且顯露於該第一表面211及該第二表面215，以形成一穿導孔結構214。接著，參考圖33，先於該基材21之第一表面211形成一第一電感251及一第一電容23。參考圖34，再於該基材21之第二表面215形成至少一電性元件，且同時形成本發明之半導體封裝結構之第一實施例。然而，在其他應用中，亦可先於該基材21之第二表面215形成該電性元件，再於該基材21之第一表面211形成該第一電感251及該第一電容23。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1‧‧‧習知半導體封裝結構
2‧‧‧本發明半導體封裝結構之第一實施例
3‧‧‧本發明半導體封裝結構之第二實施例
4‧‧‧本發明半導體封裝結構之第三實施例
11‧‧‧基板
12‧‧‧封裝單元
13‧‧‧封膠體
21‧‧‧基材
22‧‧‧第一絕緣底層
23‧‧‧第一電容
24‧‧‧第一保護層
25‧‧‧第一金屬層
26‧‧‧第二保護層
27‧‧‧第一凸塊
28‧‧‧載體
29‧‧‧黏膠層
31‧‧‧第二凸塊
32‧‧‧第二電感
33‧‧‧第二電容
34‧‧‧第二絕緣底層
211‧‧‧第一表面
212‧‧‧下表面
213‧‧‧溝槽
214‧‧‧穿導孔結構
215‧‧‧第二表面
216‧‧‧上表面
217‧‧‧導電孔結構
221‧‧‧第一穿孔
231‧‧‧第一下電極
232‧‧‧第一介電層
233‧‧‧第一上電極
234‧‧‧第二金屬層
235‧‧‧第一氧化層
236‧‧‧第四金屬層
237‧‧‧第一光阻
238‧‧‧第二光阻
241‧‧‧第一開口
251‧‧‧第一電感
252‧‧‧第一晶種層
253‧‧‧第三光阻
254‧‧‧第一電鍍層
255‧‧‧第一內連接金屬
256‧‧‧第二內連接金屬
257‧‧‧第三內連接金屬
261‧‧‧第二開口
271‧‧‧第二晶種層
272‧‧‧第四光阻
273‧‧‧第二電鍍層
341‧‧‧第二穿孔
2141‧‧‧外絕緣層
2142‧‧‧導體
2143‧‧‧內絕緣層
2144‧‧‧第二中心槽
2145‧‧‧第一中心槽
圖1顯示顯示習知半導體封裝結構之剖面示意圖；圖2至圖21顯示本發明半導體封裝結構之製造方法之第 一實施例之示意圖；圖22顯示本發明半導體封裝結構之第二實施例之剖面示意圖；圖23顯示本發明半導體封裝結構之第三實施例之剖面示意圖；圖24至圖31顯示本發明半導體封裝結構之製造方法之第二實施例之示意圖；及圖32至圖34顯示本發明半導體封裝結構之製造方法之第三實施例之示意圖。
2‧‧‧本發明半導體封裝結構之第一實施例
21‧‧‧基材
22‧‧‧第一絕緣底層
23‧‧‧第一電容
24‧‧‧第一保護層
25‧‧‧第一金屬層
26‧‧‧第二保護層
27‧‧‧第一凸塊
31‧‧‧第二凸塊
34‧‧‧第二絕緣底層
211‧‧‧第一表面
213‧‧‧溝槽
214‧‧‧穿導孔結構
215‧‧‧第二表面
221‧‧‧第一穿孔
231‧‧‧第一下電極
232‧‧‧第一介電層
233‧‧‧第一上電極
241‧‧‧第一開口
251‧‧‧第一電感
252‧‧‧第一晶種層
254‧‧‧第一電鍍層
255‧‧‧第一內連接金屬
256‧‧‧第二內連接金屬
257‧‧‧第三內連接金屬
261‧‧‧第二開口
271‧‧‧第二晶種層
273‧‧‧第二電鍍層
341‧‧‧第二穿孔
2141‧‧‧外絕緣層
2142‧‧‧導體
2143‧‧‧內絕緣層
2144‧‧‧第二中心槽
2145‧‧‧第一中心槽

Claims (33)

  1. 一種半導體封裝結構之製造方法，包括：(a)提供一基材，該基材包括至少一溝槽及至少一導電孔結構，該導電孔結構係位於該溝槽內；(b)形成一第一電容於該基材上，該第一電容包括一第一下電極、一第一介電層及一第一上電極，該第一下電極係位於該基材上，該第一介電層係位於該第一下電極上，該第一上電極係位於該第一介電層上；(c)形成一第一保護層，以包覆該第一電容，該第一保護層包括複數個第一開口，該等第一開口顯露該導電孔結構、部分該第一下電極及部分該第一上電極；(d)形成一第一金屬層於該第一保護層上，該第一金屬層包括一第一電感，且直接接觸該導電孔結構、該第一下電極及該第一上電極；及(e)形成一第二保護層，以包覆該第一電感。
  2. 如請求項1之方法，其中該步驟(a)中，該基材之材質係為玻璃。
  3. 如請求項1之方法，其中該步驟(a)中，該基材之材質係為矽或氧化矽。
  4. 如請求項3之方法，其中該步驟(a)之後，更包括一形成一第一絕緣底層於該基材上之步驟，該第一絕緣底層具有一第一穿孔，該第一穿孔顯露該導電孔結構，該步驟(b)中，該第一電容係位於該第一絕緣底層上。
  5. 如請求項1之方法，其中該步驟(a)中，該基材具有一第一表面及一第二表面，該溝槽貫穿該基材之第一表面及第二表面，且該導電孔結構顯露於該基材之第一表面及第二表面，以形成一穿導孔結構，該步驟(b)中，該第一電容係位於該基材之第一表面。
  6. 如請求項5之方法，其中該步驟(a)之後，更包括一形成至少一電性元件於該基材之第二表面之步驟。
  7. 如請求項1之方法，其中該步驟(a)中，該基材具有一第一表面及一下表面，該溝槽係開口於該基材之第一表面，且該導電孔結構顯露於該基材之第一表面，該步驟(b)中，該第一電容係位於該基材之第一表面。
  8. 如請求項7之方法，其中該步驟(e)之後，更包括：(f)設置該基材於一載體上，其中該基材之第一表面係面對該載體；(g)從該基材之下表面移除部分該基材，以形成一第二表面，且顯露該導電孔結構於該第二表面，以形成一穿導孔結構；(h)形成至少一電性元件於該基材之第二表面；及(i)移除該載體。
  9. 如請求項1之方法，其中該步驟(a)中，該基材具有一上表面及一第二表面，該溝槽係開口於該基材之第二表面，且該導電孔結構顯露於該基材之第二表面。
  10. 如請求項9之方法，其中該步驟(a)之後，更包括：(a1)形成至少一電性元件於該基材之第二表面；(a2)設置該基材於一載體上，其中該基材之第二表面係面對該載體；及(a3)從該基材之上表面移除部分該基材，以形成一第一表面，且顯露該導電孔結構於該第一表面，以形成一穿導孔結構。
  11. 如請求項10之方法，其中該步驟(b)中，該第一電容係位於該基材之第一表面。
  12. 如請求項10之方法，其中該步驟(e)之後，更包括一移除該載體之步驟。
  13. 如請求項1之方法，其中該步驟(b)包括：(b1)形成一第二金屬層於該基材上；(b2)形成一第三金屬層於該第二金屬層上，並對該第三金屬層進行陽極氧化，以形成一第一氧化層；(b3)形成一第四金屬層於該第一氧化層上；(b4)形成一第一光阻於該第四金屬層上；(b5)移除部分該第一氧化層及部分該第四金屬層，以分別形成該第一介電層及該第一上電極；(b6)移除該第一光阻；(b7)形成一第二光阻於該第二金屬層上，且包覆該第一介電層及該第一上電極；(b8)移除部分該第二金屬層，以形成該第一下電極；及(b9)移除該第二光阻。
  14. 如請求項13之方法，其中該步驟(b1)中，係利用濺鍍方法形成該第二金屬層，該步驟(b2)中，係利用濺鍍方法形成該第三金屬層，該步驟(b3)中，係利用濺鍍方法形成該第四金屬層。
  15. 如請求項1之方法，其中該步驟(d)包括：(d1)形成一第一晶種層於該第一保護層上；(d2)形成一第三光阻於該第一晶種層上，以覆蓋部分該第一晶種層，且顯露部分該第一晶種層；(d3)形成一第一電鍍層於被顯露之部分該第一晶種層上；及(d4)移除該第三光阻及被覆蓋之部分該第一晶種層，該第一電鍍層及部分該第一晶種層形成該第一金屬層。
  16. 如請求項1之方法，其中該步驟(e)中，該第二保護層包括至少一第二開口，該第二開口顯露部分該第一金屬層。
  17. 如請求項16之方法，其中該步驟(e)之後，更包括一形成至少一第一凸塊於該第二保護層之第二開口內之步驟。
  18. 一種半導體封裝結構，包括：一基材，具有一第一表面、一第二表面、至少一溝槽及至少一穿導孔結構，該溝槽貫穿該第一表面及該第二表面，該穿導孔結構係位於該溝槽內，且顯露於該基材之第一表面及第二表面；一第一電容，位於該基材之第一表面，且包括一第一下電極、一第一介電層及一第一上電極，該第一下電極係位於該基材之第一表面，該第一介電層係位於該第一下電極上，該第一上電極係位於該第一介電層上；一第一保護層，包覆該第一電容，該第一保護層包括複數個第一開口，該等第一開口顯露該穿導孔結構、部分該第一下電極及部分該第一上電極；一第一金屬層，位於該第一保護層上，且包括一第一電感，該第一金屬層直接接觸該穿導孔結構、該第一下電極及該第一上電極；及一第二保護層，包覆該第一電感。
  19. 如請求項18之封裝結構，其中該基材之材質係為玻璃、矽或氧化矽。
  20. 如請求項18之封裝結構，其中該穿導孔結構包括一導體，該導體填滿該溝槽。
  21. 如請求項18之封裝結構，其中該穿導孔結構包括一導體及一內絕緣層，該導體位於該溝槽之側壁，定義出一第一中心槽，該內絕緣層填滿該第一中心槽。
  22. 如請求項18之封裝結構，其中該穿導孔結構包括一外絕緣層及一導體，該外絕緣層位於該溝槽之側壁，定義出一第二中心槽，該導體填滿該第二中心槽。
  23. 如請求項18之封裝結構，其中該穿導孔結構包括一外絕緣層、一導體及一內絕緣層，該外絕緣層位於該溝槽之側壁，定義出一第二中心槽，該導體位於該第二中心槽之側壁，定義出一第一中心槽，該內絕緣層填滿該第一中心槽。
  24. 如請求項18之封裝結構，其中該第一下電極直接接觸該基材之第一表面。
  25. 如請求項18之封裝結構，更包括一第一絕緣底層，位於該基材之第一表面，且具有一第一穿孔，該第一穿孔顯露該導電孔結構，該第一電容係位於該第一絕緣底層上，該第一下電極係位於該第一絕緣底層上。
  26. 如請求項25之封裝結構，更包括一第二絕緣底層，位於該基材之第二表面。
  27. 如請求項18之封裝結構，其中該第一下電極及該第一上電極之材質係為鋁銅(AlCu)。
  28. 如請求項18之封裝結構，其中該第一介電層之材質係為五氧化鉭(Tantalum Pentoxide,Ta2 O5 )。
  29. 如請求項18之封裝結構，其中該第一金屬層更包括一第一內連接金屬、一第二內連接金屬及一第三內連接金屬，該第一內連接金屬直接接觸該穿導孔結構，該第二內連接金屬直接接觸該第一下電極，該第三內連接金屬直接接觸該第一上電極。
  30. 如請求項18之封裝結構，其中該第二保護層包括至少一第二開口，該第二開口顯露部分該第一金屬層。
  31. 如請求項30之封裝結構，更包括至少一第一凸塊，位於該第二保護層之第二開口內。
  32. 如請求項18之封裝結構，更包括至少一電性元件，位於該基材之第二表面。
  33. 如請求項32之封裝結構，其中該電性元件係為一第二電感、一第二電容或一第二凸塊。
TW098146110A 2009-12-31 2009-12-31 半導體封裝結構及其製造方法 TWI412114B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098146110A TWI412114B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法
US12/796,279 US8415790B2 (en) 2009-12-31 2010-06-08 Semiconductor package having passive device and method for making the same
US13/723,782 US8778769B2 (en) 2009-12-31 2012-12-21 Semiconductor package having passive device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146110A TWI412114B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201123397A TW201123397A (en) 2011-07-01
TWI412114B true TWI412114B (zh) 2013-10-11

Family

ID=44186449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146110A TWI412114B (zh) 2009-12-31 2009-12-31 半導體封裝結構及其製造方法

Country Status (2)

Country Link
US (2) US8415790B2 (zh)
TW (1) TWI412114B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
CN102543948A (zh) * 2012-02-09 2012-07-04 日月光半导体制造股份有限公司 半导体结构及其制造方法
EP2832726B1 (en) * 2012-03-30 2017-09-06 Daiichi Sankyo Company, Limited (2-heteroarylamino)succinic acid derivative
US8878338B2 (en) 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
JP6435562B2 (ja) * 2014-12-02 2018-12-12 ローム株式会社 半導体装置および半導体装置の製造方法
CN113506669A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
WO2024107706A1 (en) * 2022-11-14 2024-05-23 Bourns, Inc. Packaged electrical devices and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200812031A (en) * 2006-08-31 2008-03-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating the same
TW200820865A (en) * 2006-10-25 2008-05-01 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
TW200829098A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp Circuit board structure having embedded electronic components
TW200828553A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same
TW200926322A (en) * 2007-12-03 2009-06-16 Stats Chippac Ltd Semiconductor device and method of making integrated passive devices
TW200929407A (en) * 2007-12-18 2009-07-01 Stats Chippac Ltd Semiconductor device and method of forming integrated passive device module
TW200931456A (en) * 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Packaging substrate having capacitor embedded therein and method for manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148646A (ja) * 1986-12-12 1988-06-21 Toshiba Corp 半導体装置
JPH01201934A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp ワイヤボンディング方法及びキャピラリチップ
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6158647A (en) * 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
CN1134119C (zh) * 1998-10-27 2004-01-07 罗克马诺尔研究有限公司 一种用于在码分多址系统中改进提取的方法
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
TW560017B (en) 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US7075167B2 (en) * 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
US7214606B2 (en) * 2004-03-11 2007-05-08 Asm Technology Singapore Pte Ltd. Method of fabricating a wire bond with multiple stitch bonds
CN101000898A (zh) 2006-01-11 2007-07-18 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US7691747B2 (en) * 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
TWI436463B (zh) * 2009-12-31 2014-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
TWI395292B (zh) * 2009-12-31 2013-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200812031A (en) * 2006-08-31 2008-03-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating the same
TW200820865A (en) * 2006-10-25 2008-05-01 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
TW200829098A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp Circuit board structure having embedded electronic components
TW200828553A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same
TW200926322A (en) * 2007-12-03 2009-06-16 Stats Chippac Ltd Semiconductor device and method of making integrated passive devices
TW200929407A (en) * 2007-12-18 2009-07-01 Stats Chippac Ltd Semiconductor device and method of forming integrated passive device module
TW200931456A (en) * 2008-01-03 2009-07-16 Phoenix Prec Technology Corp Packaging substrate having capacitor embedded therein and method for manufacturing the same

Also Published As

Publication number Publication date
TW201123397A (en) 2011-07-01
US20110156246A1 (en) 2011-06-30
US8415790B2 (en) 2013-04-09
US20130115749A1 (en) 2013-05-09
US8778769B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
TWI436463B (zh) 半導體封裝結構及其製造方法
TWI412114B (zh) 半導體封裝結構及其製造方法
CN205177838U (zh) 半导体器件
TWI358799B (en) Semiconductor package substrate and method of form
US10535612B2 (en) Semiconductor device package and method of manufacturing the same
JP2017201659A (ja) 電子部品およびその製造方法
TWI395292B (zh) 半導體封裝結構及其製造方法
CN104882417A (zh) 集成无源倒装芯片封装
TWI571185B (zh) 電子封裝件及其製法
JP6748501B2 (ja) 電子部品およびその製造方法
KR20150009668A (ko) 반도체 패키지 및 그 제조 방법
CN105405775A (zh) 封装结构的制法
CN102136430B (zh) 半导体封装结构及其制造方法
JP2009152503A (ja) 半導体装置及びその製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
CN104064545A (zh) 半导体封装结构
CN103531487B (zh) 半导体封装结构的形成方法
CN202473869U (zh) 一种柱状凸点封装结构
TWI659515B (zh) 封裝結構及其製造方法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
JP4840385B2 (ja) 半導体パッケージ
CN105118817B (zh) 一种低成本的硅基模块的封装结构及其封装方法
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
JP2016219749A (ja) 半導体装置および半導体装置の製造方法
CN102136475A (zh) 半导体封装结构及其制造方法