CN105118817B - 一种低成本的硅基模块的封装结构及其封装方法 - Google Patents
一种低成本的硅基模块的封装结构及其封装方法 Download PDFInfo
- Publication number
- CN105118817B CN105118817B CN201510570532.3A CN201510570532A CN105118817B CN 105118817 B CN105118817 B CN 105118817B CN 201510570532 A CN201510570532 A CN 201510570532A CN 105118817 B CN105118817 B CN 105118817B
- Authority
- CN
- China
- Prior art keywords
- metal
- pad
- base chip
- cored
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种低成本的硅基模块的封装结构及其封装方法,属于半导体封装技术领域。其包括硅基载体、硅基芯片和金属芯焊球,所述硅基芯片的正面设有若干个电极、背面设有金属层,两个或两个以上的所述金属芯焊球设置于硅基芯片的旁侧,所述硅基载体承载金属芯焊球和与之倒装连接的硅基芯片,所述硅基载体上选择性地设置再布线金属层,所述金属芯焊球、硅基芯片的正面电极分别与再布线金属层固连,且所述再布线金属层于彼此相邻的两个电极之间断开绝缘,所述硅基芯片的背面金属层的顶高和金属芯焊球的顶高在同一平面。本发明提供了一种结构简洁的封装结构,并选用金属芯焊球和采用成熟的芯片倒装工艺和金属再布线工艺实现了其低成本的封装方法。
Description
技术领域
本发明涉及一种低成本的硅基模块的封装结构及其封装方法,属于半导体封装技术领域。
背景技术
随着电子工业的不断发展,印刷电路板PCB上集成的器件越来越多,因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。
发明内容
其中,MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET 具有可实现低功耗电压控制的特性,近年来受到越来越多的关注。MOSFET 芯片的源极(Source)和栅极(Gate)位于芯片的正面,其漏极(Drain) 通常设置在芯片的背面。
MOSFET芯片的封装要求是大电流的承载能力、高效的导热能力。通常的封装方法是将漏极与引线框或基板直接连接,源极和栅极通过打线粗的金属引线或宽的铝帯与引线框或基板间接连接,但此种封装形式的封装结构往往较大,且只能实现单面的散热,因散热满足不了需求而往往导致电流承载能力的下降。当然也有少数产品采用夹持Clip封装结构进行封装,可以实现双面散热,但其封装结构繁杂且封装良率偏低,生产成本偏高。因此,产业需要不断寻找新的封装结构技术,以在保证各项性能指标的同时降低封装工艺难度,并降低生产成本。
发明内容
本发明的目的在于克服上述不足,提供一种封装结构简洁、保证各项性能指标同时降低封装工艺难度的低成本的硅基模块的封装结构及其封装方法。
本发明是这样实现的:
本发明一种低成本的硅基模块的封装结构,其包括硅基载体,所述硅基载体的上表面设置绝缘层,
还包括硅基芯片和金属芯焊球,所述硅基芯片的正面设有若干个电极、背面设有金属层,所述硅基芯片的正面覆盖图案化的钝化层并开设露出电极的上表面的钝化层开口,在所述钝化层开口内设置金属凸块结构,所述金属凸块结构的顶端设置焊料层;
两个或两个以上的所述金属芯焊球设置于硅基芯片的旁侧,所述金属芯焊球的内芯为金属芯,其最外层包裹焊接层;
所述硅基载体的横截面尺寸大于硅基芯片的横截面尺寸,所述硅基载体承载金属芯焊球和与之倒装连接的硅基芯片,所述硅基载体的绝缘层上选择性地设置再布线金属层,所述金属芯焊球通过其焊接层与再布线金属层固连、硅基芯片的正面的电极通过金属凸块结构的焊料层与再布线金属层固连,且所述再布线金属层于彼此相邻的两个电极之间断开绝缘,所述硅基芯片的背面金属层的顶高和金属芯焊球的顶高在同一平面。
进一步地,所述金属凸块结构包括镍/金层,所述镍/金层设置于钝化层开口内。
进一步地,所述金属凸块结构包括钛或钛钨金属层、金属柱及其顶部的焊料凸点,所述钛或钛钨金属层设置于呈阵列状的钝化层开口内,所述金属柱设置于钛或钛钨金属层的表面。
进一步地,所述硅基芯片的背面金属层的顶高和金属芯焊球的顶高在同一水平面。
进一步地,所述金属芯呈球状,该金属芯与焊接层之间设置金属镍层或镍/金层。
进一步地,所述硅基芯片的电极包括源极和栅极,该硅基芯片的背面的金属层为漏极。
进一步地,所述硅基芯片的背面的金属层为钛/镍/金或钛/镍/银的三层金属结构。
进一步地,还包括填充剂,所述填充剂填充金属芯焊球、硅基芯片、硅基载体彼此之间的空间。
本发明一种低成本的硅基模块的封装结构的封装方法的工艺流程如下:
步骤一:取圆片Ⅰ,其电极露出钝化层开口,清洗该圆片Ⅰ;
步骤二:在圆片Ⅰ的电极的上表面化学镀镍/金层或者在圆片Ⅰ的电极的上表面通过物理气相沉积方法形成钛或钛钨金属层,在钛或钛钨金属层的表面形成金属柱及其顶部的焊料凸点,再去除金属柱周边无效的钛或钛钨金属层;
步骤三:减薄圆片Ⅰ的背面厚度;
步骤四:在减薄后的圆片Ⅰ的背面通过电子束蒸发工艺形成金属层;
步骤五:切割圆片Ⅰ,形成复数颗独立的硅基芯片单体;
步骤六:另取一上表面覆盖绝缘层的圆片Ⅱ,清洗该圆片Ⅱ;
步骤七:在该圆片Ⅱ的绝缘层的表面利用成熟的金属再布线工艺形成不连续的再布线金属层,其中部分再布线金属层分别作为焊盘Ⅰ、焊盘Ⅱ、焊盘Ⅲ、焊盘Ⅳ使用;
步骤八:在焊盘Ⅲ、焊盘Ⅳ上植金属芯焊球;
步骤九:在焊盘Ⅰ、焊盘Ⅱ上印刷焊膏;
步骤十:将硅基芯片单体有序地倒装至焊盘Ⅰ、焊盘Ⅱ上,并回流固定硅基芯片单体;
步骤十一:在圆片Ⅱ的边缘设置围坝,围坝的顶高不低于硅基芯片单体的背面的金属层的高度;
步骤十二:在围坝内点填充剂,填充剂的平面不高于硅基芯片单体的背面的金属层的高度;
步骤十三:撤围坝,并将完成封装工艺的上述圆片Ⅱ切割成复数颗独立的低成本的硅基模块的封装结构单体。
进一步地,在步骤四中,所述金属层的材质为三层结构的钛/镍/金或钛/镍/银。
本发明的有益效果是:
1、本发明的封装结构选用直径尺寸合适的金属芯焊球与硅基模块匹配,作为电信号的输入/输出端,直接焊接固定于目标位置,使用方便,克服了印刷成形焊球高度尺寸不够、形状不稳定、成形工艺繁琐等缺陷,降低了封装方法的工艺难度,同时降低了封装成本;
2、本发明的封装结构用硅基载体承载金属芯焊球和与之倒装连接的硅基模块,硅基载体、金属芯焊球和硅基模块的背面提供了足够有效地散热渠道,保证了整个封装结构的导热性能,同时巧妙地搭建硅基模块与金属芯焊球、再布线金属层之间的电信通路,将倒装的硅基模块正面电极的电信号引至整个封装结构的正面,使整个封装结构简洁、紧凑,符合小型化封装要求,同时保证了其各项性能指标;
3、本发明的封装方法采用成熟的芯片倒装工艺和高精度的再布线金属层工艺来封装尺寸进一步缩小的硅基芯片,如MOSFET芯片,克服了现有的封装结构繁杂且工序复杂的半导体封装技术缺陷,也有助于封装成本的降低。
附图说明
图1为本发明一种低成本的硅基模块的封装结构的正面结构示意图;
图2为图1的A-A剖面实施例一的示意图;
图3为图1的变形示意图;
图4为图2的本发明一种低成本的硅基模块的封装结构的封装方法的工艺流程的示意图;
图5为图1的A-A剖面实施例二的示意图;
图6为图5的本发明一种低成本的硅基模块的封装结构的封装方法的工艺流程的示意图;
图中:
硅基芯片100
芯片本体102
源极121
栅极122
漏极123
钝化层130
钝化层开口131
镍/金层140
焊料层151、152
钛或钛钨金属层160
金属柱171
焊料凸点172
硅基载体202
再布线金属层Ⅰ210
再布线金属层Ⅱ220
绝缘层230
金属芯焊球600
金属芯610
焊接层620
填充剂700。
具体实施方式
现在将在下文中参照附图更加充分地描述本发明的低成本的硅基模块的封装结构,在附图中示出了本发明的示例性实施例,从而本公开将本发明的范围充分地传达给本领域的技术人员。然而,本发明可以以许多不同的形式实现,并且不应被解释为限制于这里阐述的实施例。以下特举出本发明的实施例,并配合附图作详细说明。以下实施例的元件和设计是为了简化所公开的发明,并非用以限定本发明。
实施例一,参见图1和图2
图1为本发明一种低成本的硅基模块的封装结构的正面结构示意图,图2为图1的A-A剖面示意图。由图1和图2可以看出,本发明的低成本的硅基模块的封装结构包括硅基芯片100、金属芯焊球600和硅基载体202,硅基芯片100、金属芯焊球600设置在硅基载体202的上方,硅基载体202承载金属芯焊球600与硅基芯片100,因此硅基载体202的横截面尺寸大于硅基芯片100的横截面尺寸,但通过硅基芯片100与金属芯焊球600的合理布局,硅基载体202的横截面尺寸又需尽可能的小,以缩小整个封装结构的尺寸。硅基载体202具有一定的厚度,除了承载作用外,其还具有导热、散热作用,以及控制翘曲作用,以提高整个低成本的硅基模块的封装结构的性能,并延长封装结构的使用寿命。
本发明的低成本的硅基模块的封装结构的硅基芯片100以功率MOSFET芯片为例,其硅基材料的芯片本体102的正面设置有源极121和栅极122,其中栅极122较小,其一般位于芯片本体102的一角,其芯片本体102的背面设置金属层作为漏极123。该金属层的材质一般为三层结构的钛/镍/金、钛/镍/银等。硅基芯片100的正面覆盖氧化硅、氮化硅或树脂类介电材质的图案化的钝化层130,该钝化层130开设的钝化层开口131露出源极121和栅极122的上表面,如图2所示,并在钝化层开口131内设置先化学镀镍层再化学浸金形成两层结构的镍/金层140,其厚度一般为1~3微米,以保护源极121和栅极122不被氧化或腐蚀,同时易于焊接,且不影响整体的电热性能。
在硅基载体202的上表面设置绝缘层230,再在绝缘层230上选择性地设置采用圆片级金属再布线工艺成形的不连续的再布线金属层,图2中以再布线金属层Ⅰ210、再布线金属层Ⅱ220示意,两者在对应的源极121和栅极122之间断开绝缘,并分别在再布线金属层Ⅰ210的上表面设置焊盘Ⅰ211、焊盘Ⅲ213,在再布线金属层Ⅱ220的上表面设置焊盘Ⅱ222、焊盘Ⅳ224。其中,焊盘Ⅰ211的横截面较大,用于固定硅基芯片100的源极121;焊盘Ⅱ222的横截面较小,用于固定硅基芯片100的栅极122;焊盘Ⅲ213、焊盘Ⅳ224均可以有多个,分别用于固定金属芯焊球600,因此金属芯焊球600的所需个数至少为两个,分别连通再布线金属层Ⅰ210和再布线金属层Ⅱ220。在实际使用时,根据实际需要给再布线金属层Ⅰ210和再布线金属层Ⅱ220分别设置数量合理的焊盘Ⅲ213、焊盘Ⅳ224,并匹配相应个数的金属芯焊球600。
金属芯焊球600的内芯为球状的金属芯610,金属芯610的材质为可导电金属,一般为金属铜,或在铜芯外裹一层厚度适宜的金属镍层或镍/金层,以防止铜离子的迁移,并且具备一定的硬度和良好的耐磨性能。金属芯610的最外层包裹焊接层620,焊接层620的材质为锡、锡的合金等。根据金属芯610的大小可以制成直径尺寸不一、适合各种使用条件的金属芯焊球600。金属芯610增强了金属芯焊球600的强度,并使该金属芯焊球600具有良好的导电、导热的性能。金属芯焊球600设置于硅基芯片100的旁侧。一般地,根据就近原则,金属芯焊球600设置于硅基芯片100的栅极122的一侧,如图1所示,或根据实际需要排布金属芯焊球600与硅基芯片100的相对位置。
具体地,硅基芯片100与硅基载体202 倒装连接。如图1和图2所示,硅基芯片100的源极121通过焊料层151与焊盘Ⅰ211固定连接,栅极122通过焊料层152与焊盘Ⅱ222固定连接。
金属芯焊球600通过其焊接层620分别与焊盘Ⅲ213、焊盘Ⅳ224固定连接。通过调整金属芯焊球600的大小和/或焊料层151、焊料层152、焊接层620与再布线金属层的接触厚度使硅基芯片100的背面漏极123的顶高和金属芯焊球600的顶高在同一平面上,且以硅基芯片100的背面漏极123的顶高和金属芯焊球600的顶高在同一水平面为佳。
对于需要更多金属芯焊球600的复杂的硅基芯片100,金属芯焊球600可以设置于硅基芯片100的两侧,如图3所示,或者金属芯焊球600可以设置于硅基芯片100的四周。
填充剂700填充金属芯焊球600、硅基芯片100与硅基载体202之间的空间,其高度不超过硅基芯片100的漏极123,填充剂700的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用,并在其中添加氧化硅、氧化铝等填充料,以改善填充剂的强度、电性能、粘度等性能,并提升封装结构的热机械可靠性。填充剂700固化完成后,呈固体状,可以起到防水、防潮、防震、防尘、散热、绝缘等保护作用。
本发明的低成本的硅基模块的封装结构,采用硅基芯片100倒装于硅基载体202,再通过多个金属芯焊球600将硅基芯片100的源极121和栅极122的电信号引至整个封装结构的正面,与硅基芯片100背面的漏极123在同一平面,以方便低成本的硅基模块的封装结构与电路板实现贴装连接。
上述低成本的硅基模块的封装结构的封装方法的工艺流程如图4所示,具体步骤如下:
步骤一:取来料MOSFET芯片圆片,其源极和栅极露出钝化层开口,清洗该来料圆片表面的灰尘、杂质等污物;
步骤二:在来料圆片的MOSFET芯片的源极和栅极的上表面先化学镀金属镍层再化学浸金,形成填满钝化层开口的两层结构的镍/金层;
步骤三:减薄来料圆片的背面厚度,减薄程度根据实际情况确定;
步骤四:在减薄后的来料圆片的背面通过电子束蒸发工艺形成钛/镍/金、钛/镍/银等金属层,作为MOSFET芯片的漏极;
步骤五:切割MOSFET芯片圆片,形成复数颗独立的MOSFET芯片单体;
步骤六:另取一圆片Ⅱ,该圆片Ⅱ可以是无功能的普通圆片,其上表面覆盖绝缘层,清洗该圆片Ⅱ;
步骤七:在该圆片Ⅱ的绝缘层的表面利用成熟的金属再布线工艺形成不连续的再布线金属层,其中部分再布线金属层分别作为焊盘Ⅰ、焊盘Ⅱ、焊盘Ⅲ、焊盘Ⅳ使用;
步骤八:选择直径尺寸合适的金属芯焊球,在焊盘Ⅲ、焊盘Ⅳ上植金属芯焊球;
步骤九:在焊盘Ⅰ、焊盘Ⅱ上印刷焊膏;
步骤十:将MOSFET芯片单体有序地倒装至焊盘Ⅰ、焊盘Ⅱ上,并回流固定MOSFET芯片单体;
步骤十一:在圆片Ⅱ的边缘设置围坝,围坝的顶高不低于MOSFET芯片单体的漏极的高度;
步骤十二:在围坝内点填充剂,填充剂的平面不高于MOSFET芯片单体的背面的金属层的高度;
步骤十三:撤围坝,并将完成封装工艺的上述圆片Ⅱ切割成复数颗独立的硅基模块的封装结构单体。
实施例二,参见图1、图3和图5
图1为本发明一种低成本的硅基模块的封装结构的正面结构示意图,图5为图1的A-A剖面示意图。由图1和图5可以看出,本发明的低成本的硅基模块的封装结构包括硅基芯片100、金属芯焊球600和硅基载体202,硅基芯片100、金属芯焊球600设置在硅基载体202的上方,硅基载体202承载金属芯焊球600与硅基芯片100,因此硅基载体202的横截面尺寸大于硅基芯片100的横截面尺寸,但通过硅基芯片100与金属芯焊球600的合理布局,硅基载体202的横截面尺寸又需尽可能的小,以缩小整个封装结构的尺寸。硅基载体202具有一定的厚度,除了承载作用外,其还具有导热、散热作用,以及控制翘曲作用,以提高整个低成本的硅基模块的封装结构的性能,并有助于延长封装结构的使用寿命。
本发明的低成本的硅基模块的封装结构的硅基芯片100以功率MOSFET芯片为例,其硅基材料的芯片本体102的正面设置有源极121和栅极122,其中栅极122较小,其一般位于芯片本体102的一角,其芯片本体102的背面设置金属层作为漏极123。该金属层的材质为三层结构的钛/镍/金、钛/镍/银等。硅基芯片100的正面覆盖氧化硅、氮化硅或树脂类介电材质的图案化的钝化层130,该钝化层130开设阵列状的钝化层开口131以露出源极121和栅极122的表面,如图5所示,并在钝化层开口131内设置在源极121和栅极122处通过物理气相沉积方法形成的钛或钛钨金属层160,其厚度一般小于0.3微米,作为阻挡层以保护源极121和栅极122,同时不影响整体的电热性能;在钛或钛钨金属层160上成形金属凸块结构,其包括金属柱171及其顶部的焊料凸点172,金属柱171的材质包括但不限于金属铜。
在硅基载体202的上表面设置绝缘层230,再在绝缘层230上选择性地设置采用圆片级金属再布线工艺成形的不连续的再布线金属层,图5中以再布线金属层Ⅰ210、再布线金属层Ⅱ220示意,两者在对应的源极121和栅极122之间断开绝缘,并分别在再布线金属层Ⅰ210的上表面设置焊盘Ⅰ211、焊盘Ⅲ213,在再布线金属层Ⅱ220的上表面设置焊盘Ⅱ222、焊盘Ⅳ224。其中,焊盘Ⅰ211的横截面较大,用于固定硅基芯片100的源极121;焊盘Ⅱ222的横截面较小,用于固定硅基芯片100的栅极122;焊盘Ⅲ213、焊盘Ⅳ224均可以有多个,分别用于固定金属芯焊球600,因此金属芯焊球600的所需个数至少为两个,分别连通再布线金属层Ⅰ210和再布线金属层Ⅱ220。在实际使用时,根据实际需要给再布线金属层Ⅰ210和再布线金属层Ⅱ220分别设置数量合理的焊盘Ⅲ213、焊盘Ⅳ224,并匹配相应个数的金属芯焊球600。
金属芯焊球600的内芯为球状的金属芯610,金属芯610的材质为可导电金属,一般为金属铜,或在铜芯外裹一层厚度适宜的金属镍层或镍/金层,以防止铜离子的迁移,并且具备一定的硬度和良好的耐磨性能。金属芯610的最外层包裹焊接层620,焊接层620的材质为锡、锡的合金等。根据金属芯610的大小可以制成直径尺寸不一、适合各种使用条件的金属芯焊球600。金属芯610增强了金属芯焊球600的强度,并使该金属芯焊球600具有良好的导电、导热的性能。金属芯焊球600设置于硅基芯片100的旁侧。一般地,根据就近原则,金属芯焊球600设置于硅基芯片100的栅极122的一侧,如图1所示,或根据实际需要排布金属芯焊球600与硅基芯片100的相对位置。
具体地,硅基芯片100与硅基载体202 倒装连接。如图1和图5所示,MOSFET芯片单体倒装至再布线金属层时,经回流工艺,硅基芯片100的源极121的金属凸块结构通过焊料凸点172与焊盘Ⅰ211固定连接、栅极122的金属凸块结构通过焊料凸点172与焊盘Ⅱ222固连。
金属芯焊球600通过其焊接层620分别与焊盘Ⅲ213、焊盘Ⅳ224固定连接。通过调整金属芯焊球600的大小和/或焊料层151、焊料层152、焊接层620与再布线金属层的接触厚度使硅基芯片100的背面漏极123的顶高和金属芯焊球600的顶高在同一平面上,且以硅基芯片100的背面漏极123的顶高和金属芯焊球600的顶高在同一水平面为佳。
对于需要更多金属芯焊球600的复杂的硅基芯片100,金属芯焊球600可以设置于硅基芯片100的两侧,如图3所示,或者金属芯焊球600可以设置于硅基芯片100的四周。
填充剂700填充金属芯焊球600、硅基芯片100与硅基载体202之间的空间,其高度不超过硅基芯片100的漏极123,填充剂700的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用,并在其中添加氧化硅、氧化铝等填充料,以改善填充剂的强度、电性能、粘度等性能,并提升封装结构的热机械可靠性。填充剂700固化完成后,呈固体状,可以起到防水、防潮、防震、防尘、散热、绝缘等保护作用。
本发明的低成本的硅基模块的封装结构,采用硅基芯片100倒装于硅基载体202,再通过多个金属芯焊球600将硅基芯片100的源极121和栅极122的电信号引至整个封装结构的正面,与硅基芯片100背面的漏极123在同一平面,以方便低成本的硅基模块的封装结构与电路板实现贴装连接。
上述低成本的硅基模块的封装结构的封装方法的工艺流程如图6所示,具体步骤如下:
步骤一:取来料MOSFET芯片圆片,其电极露出钝化层开口,该钝化层开口呈阵列状排布,清洗该圆片Ⅰ;
步骤二:在圆片Ⅰ的电极的上表面通过物理气相沉积方法形成钛或钛钨金属层,在钛或钛钨金属层的表面形成金属柱(含金属种子层)及其顶部的焊料凸点,再去除金属柱周边无效的钛或钛钨金属层;
步骤三:减薄圆片Ⅰ的背面厚度;
步骤四:在减薄后的圆片Ⅰ的背面通过电子束蒸发工艺形成金属层;
步骤五:切割圆片Ⅰ,形成复数颗独立的硅基芯片单体;
步骤六:另取一上表面覆盖绝缘层的圆片Ⅱ,清洗该圆片Ⅱ;
步骤七:在该圆片Ⅱ的绝缘层的表面利用成熟的金属再布线工艺形成不连续的再布线金属层,其中部分再布线金属层分别作为焊盘Ⅰ、焊盘Ⅱ、焊盘Ⅲ、焊盘Ⅳ使用;
步骤八:在焊盘Ⅲ、焊盘Ⅳ上印刷助焊剂,植金属芯焊球;
步骤九:将硅基芯片单体有序地倒装至焊盘Ⅰ、焊盘Ⅱ上,并回流固定硅基芯片单体;
步骤十:在圆片Ⅱ的边缘设置围坝,围坝的顶高不低于硅基芯片单体的背面的金属层的高度;
步骤十一:在围坝内点填充剂,填充剂的平面不高于硅基芯片单体的背面的金属层的高度;
步骤十二:撤围坝,并将完成封装工艺的上述圆片Ⅱ切割成复数颗独立的低成本的硅基模块的封装结构单体。
本发明一种低成本的硅基模块的封装结构及其封装方法不限于上述优选实施例,本发明的硅基模块的封装结构的硅基芯片100还可以是IC芯片、Low-k 芯片等,再布线金属层可以是单层,如图2所示,再布线金属层也可以是多层,以适应微小或超小型MOSFET的源极、栅极或其他功能的电信号的引出。
因此,任何本领域技术人员在不脱离本发明的精神和范围内,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围内。
Claims (2)
1.一种低成本的硅基模块的封装结构的封装方法,其工艺流程如下:
步骤一:取硅圆片Ⅰ,其电极露出钝化层开口,清洗该硅圆片Ⅰ;
步骤二:在硅圆片Ⅰ的电极的上表面化学镀镍/金层或者在硅圆片Ⅰ的电极的上表面通过物理气相沉积方法形成钛或钛钨金属层,在钛或钛钨金属层的表面形成金属柱及其顶部的焊料凸点,再去除金属柱周边无效的钛或钛钨金属层;
步骤三:减薄硅圆片Ⅰ的背面厚度;
步骤四:在减薄后的硅圆片Ⅰ的背面通过电子束蒸发工艺形成金属层;
步骤五:切割硅圆片Ⅰ,形成复数颗独立的硅基芯片单体;
步骤六:另取一上表面覆盖绝缘层的硅圆片Ⅱ,清洗该硅圆片Ⅱ;
步骤七:在该硅圆片Ⅱ的绝缘层的表面利用成熟的金属再布线工艺形成不连续的再布线金属层,其中部分再布线金属层分别作为焊盘Ⅰ、焊盘Ⅱ、焊盘Ⅲ、焊盘Ⅳ使用;
步骤八:在焊盘Ⅲ、焊盘Ⅳ上植金属芯焊球;
步骤九:在焊盘Ⅰ、焊盘Ⅱ上印刷焊膏;
步骤十:将硅基芯片单体有序地倒装至焊盘Ⅰ、焊盘Ⅱ上,并回流固定硅基芯片单体;
步骤十一:在硅圆片Ⅱ的边缘设置围坝,围坝的顶高不低于硅基芯片单体的背面的金属层的高度;
步骤十二:在围坝内点填充剂,填充剂的平面不高于硅基芯片单体的背面的金属层的高度;
步骤十三:撤围坝,并将完成封装工艺的上述硅圆片Ⅱ切割成复数颗独立的低成本的硅基模块的封装结构单体。
2.根据权利要求1所述的一种低成本的硅基模块的封装结构的封装方法,其特征在于:在步骤四中,所述金属层的材质为三层结构的钛/镍/金或钛/镍/银。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510570532.3A CN105118817B (zh) | 2015-09-10 | 2015-09-10 | 一种低成本的硅基模块的封装结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510570532.3A CN105118817B (zh) | 2015-09-10 | 2015-09-10 | 一种低成本的硅基模块的封装结构及其封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105118817A CN105118817A (zh) | 2015-12-02 |
CN105118817B true CN105118817B (zh) | 2017-09-19 |
Family
ID=54666768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510570532.3A Active CN105118817B (zh) | 2015-09-10 | 2015-09-10 | 一种低成本的硅基模块的封装结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105118817B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108364920B (zh) * | 2018-03-01 | 2022-02-22 | 颀中科技(苏州)有限公司 | 倒装芯片组件、倒装芯片封装结构及制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1489788A (zh) * | 2001-02-01 | 2004-04-14 | 费查尔德半导体有限公司 | 用于半导体器件的非铸模封装 |
JP2006344624A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Metals Ltd | 電子部品の製造方法 |
CN101465301A (zh) * | 2007-12-21 | 2009-06-24 | 万国半导体股份有限公司 | 晶片水平的芯片级封装 |
CN103413800A (zh) * | 2013-08-26 | 2013-11-27 | 江阴长电先进封装有限公司 | 一种用于电子器件封装的硅基转接板结构 |
CN203367360U (zh) * | 2013-07-08 | 2013-12-25 | 江阴长电先进封装有限公司 | 一种硅基bga的圆片级芯片封装结构 |
CN104241356A (zh) * | 2013-06-17 | 2014-12-24 | 北大方正集团有限公司 | 一种dmos器件及其制作方法 |
CN204927275U (zh) * | 2015-09-10 | 2015-12-30 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构 |
-
2015
- 2015-09-10 CN CN201510570532.3A patent/CN105118817B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1489788A (zh) * | 2001-02-01 | 2004-04-14 | 费查尔德半导体有限公司 | 用于半导体器件的非铸模封装 |
JP2006344624A (ja) * | 2005-06-07 | 2006-12-21 | Hitachi Metals Ltd | 電子部品の製造方法 |
CN101465301A (zh) * | 2007-12-21 | 2009-06-24 | 万国半导体股份有限公司 | 晶片水平的芯片级封装 |
CN104241356A (zh) * | 2013-06-17 | 2014-12-24 | 北大方正集团有限公司 | 一种dmos器件及其制作方法 |
CN203367360U (zh) * | 2013-07-08 | 2013-12-25 | 江阴长电先进封装有限公司 | 一种硅基bga的圆片级芯片封装结构 |
CN103413800A (zh) * | 2013-08-26 | 2013-11-27 | 江阴长电先进封装有限公司 | 一种用于电子器件封装的硅基转接板结构 |
CN204927275U (zh) * | 2015-09-10 | 2015-12-30 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105118817A (zh) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108417563B (zh) | 半导体装置封装和其制造方法 | |
JP5524322B2 (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法 | |
CN104882417B (zh) | 集成无源倒装芯片封装 | |
US9030019B2 (en) | Semiconductor device and method of manufacture thereof | |
CN100426495C (zh) | 电子装置及其制造方法 | |
CN108122862B (zh) | 半导体装置封装及其制造方法 | |
CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
CN104576579B (zh) | 一种三维叠层封装结构及其封装方法 | |
CN103811428B (zh) | 用于具有保护环的倒装芯片衬底的方法和装置 | |
KR20080111228A (ko) | 몰드 재형상 웨이퍼와 이를 이용한 스택 패키지 및 그의제조 방법 | |
CN102543907A (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
CN102543766A (zh) | 一种柱状凸点封装工艺 | |
US20230187409A1 (en) | Multi-chip package and manufacturing method thereof | |
CN102496606A (zh) | 一种高可靠圆片级柱状凸点封装结构 | |
CN102652358A (zh) | 基于面板的引线框封装方法和装置 | |
CN104733413A (zh) | 一种mosfet封装结构 | |
CN102437066A (zh) | 一种高可靠圆片级柱状凸点封装方法 | |
CN102446780A (zh) | 一种圆片级封装方法 | |
CN102543898A (zh) | 一种柱状凸点封装结构 | |
US20080237821A1 (en) | Package structure and manufacturing method thereof | |
CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
CN105226040B (zh) | 一种硅基模块的封装结构及其封装方法 | |
CN204927275U (zh) | 一种低成本的硅基模块的封装结构 | |
CN106935517A (zh) | 集成无源器件的框架封装结构及其制备方法 | |
CN105118817B (zh) | 一种低成本的硅基模块的封装结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |