CN104241356A - 一种dmos器件及其制作方法 - Google Patents
一种dmos器件及其制作方法 Download PDFInfo
- Publication number
- CN104241356A CN104241356A CN201310239121.7A CN201310239121A CN104241356A CN 104241356 A CN104241356 A CN 104241356A CN 201310239121 A CN201310239121 A CN 201310239121A CN 104241356 A CN104241356 A CN 104241356A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- tagma
- source region
- cellular
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 98
- 230000001413 cellular effect Effects 0.000 claims description 98
- 229920005591 polysilicon Polymers 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 37
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 8
- 230000012010 growth Effects 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910000085 borane Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000003595 mist Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种DMOS器件及其制作方法，用以提高DMOS器件元胞的密度。所述方法包括：在位于硅衬底和半导体外延层上的体区内形成与每一元胞对应的沟槽；对所述沟槽中露出的体区的设定区域进行掺杂，形成位于所述体区内的源区；在所述沟槽中生长栅氧化层；在所述形成有栅氧化层的沟槽内形成多晶硅层。
Description
技术领域
本发明涉及半导体芯片制作工艺技术领域，尤其涉及一种双扩散金属氧化物半导体（Double-diffused Metal Oxide Semiconductor，DMOS）器件及其制作方法。
背景技术
随着电子技术的发展，电子产品的设计对元器件的要求越来越高。目前，在芯片集成密度最大化的要求下，芯片的尺寸也在不断地按比例缩小，相应地，在制作沟槽型DMOS器件的工艺过程中，也遇到了越来越多的挑战。DMOS器件是由很多个元胞并列组成，要想在一个晶片上做出集成度更高的DMOS器件，即在一个晶片上做出数量更多的元胞，就需要在保证器件性能的前提下尽快能减小元胞之间的距离，对于沟槽型DMOS器件，需要减小相邻元胞的沟槽之间的距离（也即减小相邻元胞的源区之间的距离）。
现有技术，在制作沟槽型DMOS器件的源区(SRC)和源区(SRC)的接触孔时，采用光刻技术，每次使用光刻技术都要确保相邻元胞的沟槽之间要保持一定的宽度，由于光刻对准本身有一定的套准偏差，因此，在具体实施过程中，相邻元胞的沟槽之间的距离为理论距离和二倍的套准偏差的距离之和。因此，光刻工艺制作源区限制了元胞沟槽之间的距离，导致DMOS器件内元胞的集成度较低，单位面积芯片的导通电流较差。
发明内容
本发明实施例提供了一种DMOS器件及其制作方法，用以减小相邻元胞之间的距离，提高DMOS器件的集成度。
本发明实施例提供的一种DMOS器件的制作方法，所述DMOS器件包括多个元胞，所述方法包括：
在位于硅衬底和半导体外延层上的体区内形成与每一元胞对应的沟槽；
对所述沟槽中露出的体区的设定区域进行掺杂，形成位于所述体区内的源区；
在所述沟槽中生长栅氧化层；
在所述形成有栅氧化层的沟槽内形成多晶硅层。
较佳地，所述方法具体包括：
在硅衬底上依次形成位于硅衬底上上的半导体外延层，位于半导体外延层上的体区，以及位于体区上的第一绝缘层；
在所述半导体外延层和体区中形成与每一元胞对应的沟槽；
在所述沟槽中沉积设定厚度的第二绝缘层，第二绝缘层的水平面低于所述体区的水平面，使得沟槽内第二绝缘层与第一绝缘层之间的体区露出；
对所述沟槽内第二绝缘层与第一绝缘层之间露出的体区进行掺杂，形成与每一元胞对应的源区；
去除所述第二绝缘层；
在所述沟槽中生长栅氧化层；
在所述形成有栅氧化层的沟槽内形成多晶硅层。
较佳地，每一沟槽贯穿所述第一绝缘层和体区且延伸至所述半导体外延层。
较佳地，对所述沟槽内第二绝缘层与第一绝缘层之间露出的体区进行掺杂，形成与每一元胞对应的源区，具体为：
将形成有半导体外延层、体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入掺杂气体，形成源区。
较佳地，所述硅衬底为N型硅衬底，所述N型硅衬底对应形成N型源区，形成所述N型源区具体为：将形成有N型半导体外延层、P型体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入三氯氧磷气体，形成N型源区；
所述硅衬底为P型硅衬底，所述P型硅衬底对应形成P型源区，形成所述P型源区具体为：将形成有P型半导体外延层、N型体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入预设比例的硼烷和氧气的混合气体，形成P型源区。
较佳地，形成在所述沟槽内的多晶硅层的水平面低于所述体区的水平面。
较佳地，在所述沟槽中生长栅氧化层，具体为：
将形成有半导体外延层、体区、源区以及沟槽的衬底放入炉管中，在900-1100℃的温度条件下，生长一层栅氧化层；
采用回刻法去除覆盖体区和源区的栅氧化层。
较佳地，在去除所述第二绝缘层的同时去除所述第一绝缘层。
较佳地，所述元胞包括需要与同一根源极引线相连的第一类元胞，以及包括需要与同一根栅极引线相连的第二类元胞，该方法还包括：
形成在所述第一类元胞上与该第一类元胞的源区相接触且与多晶硅层相绝缘的源极引线；以及
形成在所述第二类元胞上与该第二类元胞的源区相绝缘且与多晶硅层相接触的栅极引线。
较佳地，形成所述栅极引线和所述源极引线之前，还包括：
形成第三绝缘层，该第三绝缘层覆盖所述第一类元胞上的多晶硅层，以及覆盖所述第二类元胞上的源区。
较佳地，所述形成第三绝缘层，具体为：
采用热氧化的方法在所述第一类元胞和第二类元胞上先后生长一层不掺杂的二氧化硅和一层掺磷的二氧化硅；
通过光刻和湿法刻蚀工艺形成位于第一类元胞上覆盖多晶硅层的图形以及形成位于第二类元胞上覆盖源区的图形。
本发明实施例还提供一种DMOS器件，该DMOS器件采用上述方法制作而成。
本发明实施例提供的DMOS器件制作方法，首先在体区上形成沟槽，露出沟槽中的体区，对露出的体区中的设定区域进行掺杂，形成位于沟槽中的源区，无需通过光刻工艺形成源区，避免了光刻工艺形成源区时带来的套准偏差。本发明相邻元胞之间的距离为理论距离，该距离无需考虑光刻对准带来的套准偏差，减小了相邻元胞之间的距离，提高了DMOS器件的集成度。
附图说明
图1为本发明实施例提供的制作DMOS器件的整体方法流程示意图；
图2为本发明实施例提供的制作DMOS器件的具体流程示意图；
图3为本发明实施例提供的硅衬底上生长了半导体外延层的DMOS器件剖面图；
图4为本发明实施例提供的半导体外延层上生长了氧化层的DMOS器件剖面图；
图5为本发明实施例提供的半导体外延层上形成的体区的DMOS器件剖面图；
图6为本发明实施例提供的体区上生长了第一绝缘层的DMOS器件剖面图；
图7为本发明实施例提供的具有沟槽的DMOS器件剖面图；
图8为本发明实施例提供的生长有第二绝缘层的DMOS器件剖面图；
图9为本发明实施例提供的对图7所示的DMOS器件上的第二绝缘层进行刻蚀后的DMOS器件剖面图；
图10为图9所示的DMOS器件形成有源区的DMOS器件剖面图；
图11为刻蚀掉图10中的第一绝缘层和第二绝缘层之后的DMOS器件剖面图；
图12为本发明实施例提供的形成有栅绝缘层的DMOS器件剖面图；
图13为本发明实施例提供的形成有多晶硅层的DMOS器件剖面图；
图14为图13所示的DMOS器件中的多晶硅层刻蚀后的DMOS器件剖面图；
图15为本发明实施例提供的去除体区上方的栅氧化层后的DMOS器件剖面图；
图16为本发明实施例提供的多晶硅层上形成有第三绝缘层的DMOS器件剖面图；
图17为本发明实施例提供的多晶硅层之外的区域上形成有第四绝缘层的DMOS器件剖面图；
图18为本发明实施例提供的在图16所示的DMOS器件的基础上形成有源极引线的DMOS器件剖面图；
图19为本发明实施例提供的在图17所示的DMOS器件的基础上形成有栅极引线的DMOS器件剖面图；
图20为本发明实施例提供的晶片背面形成漏极引线的DMOS器件剖面图。
具体实施方式
本发明实施例提供了一种DMOS器件及其制作方法，用以减小DMOS器件上相邻元胞之间的距离，提高DMOS器件的集成度。
本发明实施例提供的技术方案，可以适用于沟槽型DMOS器件的制作。
本发明实施例提供的DMOS器件制作方法，首先在体区上形成沟槽，露出沟槽中的体区，对露出的体区中的设定区域进行掺杂，形成位于沟槽中的源区。避免了现有通过光刻工艺形成源区时带来的套准偏差，减小了相邻元胞之间的距离，提高了DMOS器件的集成度。
本发明实施例提供的DMOS器件可以包括N型或P型DMOS器件，N型DMOS器件和P型DMOS器件的各导电膜层至少包括硅衬底、半导体外延层、体区、源区。所述DMOS器件包括多个元胞，每一元胞包括一个硅衬底、半导体外延层、体区、沟槽、位于所述沟槽中的多晶硅层、位于所述体区内的源区，所有元胞共用一个硅衬底、半导体外延层和体区。每一DMOS器件上至少包括两类元胞，例如包括需要与同一根源极引线相连的第一类元胞，以及包括需要与同一根栅极引线相连的第二类元胞。第二类元胞的沟槽相比较第一类元胞的沟槽较宽一些。
以下将结合附图具体说明本发明制作DMOS器件的过程。
参见图1，本发明实施例提供的一种DMOS器件的制作方法，整体包括以下步骤：
S101、在位于硅衬底和半导体外延层上的体区内形成与每一元胞对应的沟槽；
S102、对所述沟槽中露出的体区的设定区域进行掺杂，形成位于所述体区内的源区；
S103、在所述沟槽中生长栅氧化层；
S104、在所述形成有栅氧化层的沟槽内形成多晶硅层。
本发明实施例使用元胞沟槽侧墙的阻挡作用，采用自对准的方式对沟槽中的体区进行掺杂制作设定图案的源区，实现了在制作沟槽型DMOS器件的工艺流程中，不采用光刻和刻蚀工艺制作出源区，避免了通过光刻对准带来的套准偏差，减小了相邻元胞之间的距离，提高了芯片上DMOS器件的集成度，降低了DMOS器件的制作成本。
以下将具体说明本发明提供的制作DMOS器件的详细过程。
参见图2，图1所示的DMOS器件的制作方法的一种较佳的实现方式，具体包括以下步骤：
S11、依次在硅衬底上形成半导体外延层、位于半导体外延层上的体区、位于所述体区上的第一绝缘层。
S12、通过光刻及刻蚀工艺，形成与每一元胞对应的沟槽。
S13、在所述沟槽中沉积设定厚度的第二绝缘层，第二绝缘层的水平面低于所述体区的水平面，也就是要保证第一绝缘层和第二绝缘层之间的体区露出。
S14、对所述第一绝缘层和第二绝缘层之间露出的体区进行掺杂，形成源区。
S15、去除所述第二绝缘层，且在所述沟槽中形成栅氧化层。
S16、在所述形成有栅氧化层的沟槽中形成设定厚度的多晶硅层。
需要说明的是，图2所示的形成DMOS器件的制作方法为一种较佳地的实施例，在具体实施过程中不限于为上述实现方式。只要通过先制作沟槽，利用沟槽的侧墙通过掺杂形成源区都包含在本发明的范围之内。
例如：所述第一绝缘层和所述第二绝缘层可以在同一次制作工艺中完成，即在制作所述第二绝缘层的同时制作所述第一绝缘层。
当制作所述第二绝缘层的同时制作所述第一绝缘层时，所述沟槽的深度可以延伸至所述半导体外延层，也可以延伸至体区中设定深度，以便制作源区。该沟槽的设定深度约等于待形成的源区的深度和第二绝缘层的厚度之和。
所述DMOS器件可以为N型DMOS器件或P型DMOS器件。
以下以制作N型DMOS器件为例具体说明本发明实施例提供的DMOS器件的制作方法。
本发明实施例提供的一种沟槽型DMOS器件的制作方法，具体包括：
参见图3，在N型硅半导体衬底（N sub）1上生长一层N型硅半导体外延层（N Epi）2。
参见图4，采用热氧化方法在所述N型硅半导体外延层（N Epi）2上生长一层厚度为0.15um的初始氧化层3，该初始氧化层3为二氧化硅（SiO2）。采用氢氟酸（HF溶液）剥除掉初始氧化层3，目的是为了保证硅片表面的清洁，此时未制作好的DMOS器件结构剖面图如图3所示。
参见图5，在半导体外延层2中注入P型离子，并进行驱入，形成体区（Body）4，P型离子可以为硼离子，注入剂量为1.0E13/cm2左右，在炉管中进行驱入的温度为1000～1200℃左右。
参见图6，在炉管中，采用热氧化的方法在体区4上生长一层0.05～0.2um的二氧化硅（SiO2）层，该二氧化硅（SiO2）层为第一绝缘层5；较佳地，该第一绝缘层5可以为双层，即还可以在所述二氧化硅层上形成一层厚度约0.1～0.5um的氮化硅层；即第一绝缘层5包括二氧化硅层51和氮化硅层52。双层第一绝缘层5致密度较高，可以避免后续刻蚀工艺对体区4的影响，造成DMOS器件性能的下降。
参见图7，采用传统的光刻和干法刻蚀，在第一绝缘层5上刻出体区（BODY）的窗口图形，该窗口对应于体区4中的沟槽6，该窗口也即沟槽的横截面图形。然后采用干法刻蚀，以第一绝缘层5为侧壁，具体地采用含氟（F）的气体对第一绝缘层5上露出的体区进行刻蚀，形成贯穿第一绝缘层5和体区4且延伸至半导体外延层2的沟槽6，沟槽6的深度在1～5um，宽度在0.2～0.6um。
参见图8，在炉管中，采用淀积的方式生长一层厚度在1um左右的第二绝缘层7，该第二绝缘层7可以为二氧化硅层，由于沟槽6比较窄，沟槽6在填充二氧化硅的时候，整个沟槽会完全被填满。
参见图9，对第二绝缘层7进行回刻，使得第二绝缘层7的水平面低于体区4的水平面（此时露出部分体区4）。第二绝缘层7上表面所在的水平面低于体区4上表面所在的水平面约0.2～0.4um。
参见图10，对图9所示的DMOS器件进行N型（N+）掺杂，形成N+源区。具体地，在炉管中，通入三氯氧磷（POCL3），在800℃～1000℃的温度下进行N+掺杂形成N+源区8。
本发明上述实施例，对元胞沟槽中的第二绝缘层水平面上方以及靠近沟槽侧壁的体区进行掺杂，采用自对准方式制作源区（自对准也即第一绝缘层和第二绝缘层作为侧壁对体区进行掺杂），实现了在制作沟槽型DMOS器件的工艺流程中，不采用光刻和刻蚀工艺就可以制作出源区，无需考虑光刻对准带来的套准偏差，减小了相邻元胞之间的距离，提高了芯片上DMOS器件的集成度，降低了DMOS器件的制作成本。
例如，正常情况下，元胞之间的最近距离为1um左右，光刻胶的对准偏差约0.15～0.25um，现有采用光刻刻蚀工艺形成器件时，还需要考虑至少2倍对准偏差的距离，也就是说元胞之间的最近距离至少为1.3～1.5um才能制作出正常的DMOS器件，否则，有可能使得位于沟槽两侧的源区发生偏移，引起DMOS器件异常。本发明相比较现有技术，不考虑对准偏差，相邻元胞之间的最近距离可以减少0.3～0.5um，这样可以提高单位面积芯片上的元胞密度，提高单位面积芯片电流的导通能力，大大降低了芯片的制作成本。
参见图11，本发明实施例提供的DMOS器件的制作方法还包括：
去除图10所示的DMOS器件上的第二绝缘层7，以便后续进行沟槽中多晶硅层的制作。具体地，在氢氟酸中去除第二绝缘层7（也就是二氧化硅层）。也可以在该步骤中同时去除第一绝缘层5。具体地，刻蚀第一绝缘层5中的氮化硅层52在磷酸中腐蚀，刻蚀第一绝缘层5中的二氧化硅层51是在氢氟酸中腐蚀。
参见图12，在图11所示的DMOS器件上，在炉管中，温度约为900～1100℃生长一层厚度约0.05～0.2um的栅氧化层9。
参见图13，在图12所示的DMOS器件上，在炉管中，温度约为550～700℃左右，生成一层厚度约为1.0um左右的多晶硅层10。
在具体实施过程中，硅衬底上不同的位置生长后的效果不同。第一类元胞形成的沟槽较窄，多晶硅层10的上表面较平坦，生成的图形如图13所示，第二类元胞沟槽较宽，多晶硅层10的上表面不太平坦，附图中未体现。
此时，DMOS器件已经制作完成，DMOS器件上衬底对应漏极、源区对应源极，多晶硅层对应栅极。
为了便于在栅极、源极、以及漏极上制作相应的引线，与源区相连的引线为源极引线，与多晶硅层相连的引线为栅极引线，与硅衬底相连的引线为漏极引线。
较佳地，参见图14，对DMOS器件上生长的多晶硅层10进行回刻，将位于沟槽中一定深度的多晶硅层10留下，去除其余部分的多晶硅层，要求多晶硅层10的水平面低于体区4的水平面，具体地，多晶硅层10的水平面低于体区4的水平面约0.2～0.4um。
参见图15，对栅氧化层9进行回刻，去除图14所示的位于体区上与体区和源区相接触的栅氧化层9（此时源区露出），得到如图15所示的DMOS器件。
对于第一类元胞，源区用一根导线相连，也就是将第一类元胞的所有源区连接，通常情况下，第一类元胞位于一个区域，本发明通过在第一类元胞的多晶硅层上制作绝缘层，然后在第一类元胞上制作导电层（该导电层为源极引线），该导电层将第一类元胞的源区导通。同理，对于第二类元胞，多晶硅层用另一根导线相连，也就是将所有第二类元胞的多晶硅层连接，通常情况下，第二类元胞位于另一个区域，本发明通过在第二类元胞的源区上制作绝缘层，然后在第二类元胞上制作导电层（该导电层为栅极引线），该导电层将第二类元胞的多晶硅层导通。以下将具体说明。
参见图16，在图15所示的DMOS器件的所有元胞上生长一层不掺杂的二氧化硅；在所述不掺杂的二氧化硅上生长一层掺磷的二氧化硅；通过光刻和湿法刻蚀工艺，将第一类元胞上的源区露出（也就是二氧化硅层仅覆盖第一类元胞的多晶硅层），同时将第二类元胞上的多晶硅层露出（也就是二氧化硅层仅覆盖第二类元胞的源区），形成在所有元胞上的刻蚀后的绝缘层为第三绝缘层11，第一类元胞上的第三绝缘层11如图16所示；第二类元胞上的第三绝缘层11，如图17所示。
参见图18，在图16和图17所示的DMOS器件上生长一层金属层，通过光刻和湿法刻蚀工艺，将第一类元胞上覆盖的金属层和第二类元胞上覆盖的金属层刻蚀开（也就是保持绝缘），第一类元胞上的金属层为源极引线13，如图18所示，第二类元胞上的金属层为栅极引线14如图19所示。
由此可见，本发明实施例提供的DMOS器件的制作过程，源极引线与源区直接接触，无需制作接触孔，不存在因制作接触孔的过程中因光刻对位引起的错位，导致器件异常的情况，露出多晶硅层的接触孔通过光刻刻蚀工艺形成，因为用于与栅极引线相连的多晶硅层的宽度，相比较位于接近晶片中心的元胞的多晶硅的宽度要宽得多，制作接触孔一般不会引起器件异常。
参见图20，将DMOS器件的背部的硅晶片减薄到300μm厚，然后采用溅射或者蒸镀的方式在所述减薄后的DMOS器件的背面先后生长三层不同材料的导电层，作为DMOS器件的漏极引线15，所述三层不同材料分别可以为钛（Ti）、镍(Ni)、银（Ag），其中，最先镀到DMOS器件背面的金属层的材料为Ti，其次为Ni，最后为Ag。
需要说明的是，形成P型DMOS器件的过程和本发明形成N型DMOS器件的过程类似，不同之处在于，P型DMOS器件的衬底、半导体外延层为P型，形成的源区为P+源区，在形成P+源区的过程中，在炉管中通入的气体为硼烷和氧气按照预设比例的混合气体，具体比例属于现有技术，这里不再赘述。
综上所述，本发明实施例提供的一种DMOS器件及其制作方法，在DMOS器件的制作过程中，利用元胞沟槽中的第二绝缘层和该元胞体区上方的第一绝缘层之间形成的窗口，也即使用沟槽中第二绝缘层的侧墙和体区上方的第一绝缘层的侧墙的阻挡作用，采用自对准方式制作源区，实现了在制作沟槽型DMOS器件的工艺流程中，不采用光刻和刻蚀的过程就可以制作出源区，无需考虑光刻对准带来的套准偏差，减小了相邻元胞之间的距离，提高了芯片上DMOS器件的集成度，降低了DMOS器件的制作成本。另外在制作与源区相连的源极引线时，可以将源极引线直接制作在源区上与源区相接触，无需制作接触孔，避免因制作接触孔引起错位导致器件异常的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种双扩散金属氧化物半导体DMOS器件的制作方法，所述DMOS器件包括多个元胞，其特征在于，所述方法包括：
在位于硅衬底和半导体外延层上的体区内形成与每一元胞对应的沟槽；
对所述沟槽中露出的体区的设定区域进行掺杂，形成位于所述体区内的源区；
在所述沟槽中生长栅氧化层；
在所述形成有栅氧化层的沟槽内形成多晶硅层。
2.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
在硅衬底上依次形成位于硅衬底上上的半导体外延层，位于半导体外延层上的体区，以及位于体区上的第一绝缘层；
在所述半导体外延层和体区中形成与每一元胞对应的沟槽；
在所述沟槽中沉积设定厚度的第二绝缘层，第二绝缘层的水平面低于所述体区的水平面，使得沟槽内第二绝缘层与第一绝缘层之间的体区露出；
对所述沟槽内第二绝缘层与第一绝缘层之间露出的体区进行掺杂，形成与每一元胞对应的源区；
去除所述第二绝缘层；
在所述沟槽中生长栅氧化层；
在所述形成有栅氧化层的沟槽内形成多晶硅层。
3.根据权利要求2所述的方法，其特征在于，每一沟槽贯穿所述第一绝缘层和体区且延伸至所述半导体外延层。
4.根据权利要求2所述的方法，其特征在于，对所述沟槽内第二绝缘层与第一绝缘层之间露出的体区进行掺杂，形成与每一元胞对应的源区，具体为：
将形成有半导体外延层、体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入掺杂气体，形成源区。
5.根据权利要求4所述的方法，其特征在于，所述硅衬底为N型硅衬底，所述N型硅衬底对应形成N型源区，形成所述N型源区具体为：将形成有N型半导体外延层、P型体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入三氯氧磷气体，形成N型源区；
所述硅衬底为P型硅衬底，所述P型硅衬底对应形成P型源区，形成所述P型源区具体为：将形成有P型半导体外延层、N型体区、第一绝缘层以及第二绝缘层的衬底放入炉管中，在800-1000℃的温度条件下，通入预设比例的硼烷和氧气的混合气体，形成P型源区。
6.根据权利要求1所述的方法，其特征在于，形成在所述沟槽内的多晶硅层的水平面低于所述体区的水平面。
7.根据权利要求1所述的方法，其特征在于，在所述沟槽中生长栅氧化层，具体为：
将形成有半导体外延层、体区、源区以及沟槽的衬底放入炉管中，在900-1100℃的温度条件下，生长一层栅氧化层；
采用回刻法去除覆盖体区和源区的栅氧化层。
8.根据权利要求1所述的方法，其特征在于，在去除所述第二绝缘层的同时去除所述第一绝缘层。
9.根据权利要求8所述的方法，其特征在于，所述元胞包括需要与同一根源极引线相连的第一类元胞，以及包括需要与同一根栅极引线相连的第二类元胞，该方法还包括：
形成在所述第一类元胞上与该第一类元胞的源区相接触且与多晶硅层相绝缘的源极引线；以及
形成在所述第二类元胞上与该第二类元胞的源区相绝缘且与多晶硅层相接触的栅极引线。
10.根据权利要求9所述的方法，其特征在于，形成所述栅极引线和所述源极引线之前，还包括：
形成第三绝缘层，该第三绝缘层覆盖所述第一类元胞上的多晶硅层，以及覆盖所述第二类元胞上的源区。
11.根据权利要求10所述的方法，其特征在于，
所述形成第三绝缘层，具体为：
采用热氧化的方法在所述第一类元胞和第二类元胞上先后生长一层不掺杂的二氧化硅和一层掺磷的二氧化硅；
通过光刻和湿法刻蚀工艺形成位于第一类元胞上覆盖多晶硅层的图形以及形成位于第二类元胞上覆盖源区的图形。
12.一种双扩散金属氧化物半导体DMOS器件，其特征在于，该DMOS器件采用权利要求1-11任一权项所述方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310239121.7A CN104241356B (zh) | 2013-06-17 | 2013-06-17 | 一种dmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310239121.7A CN104241356B (zh) | 2013-06-17 | 2013-06-17 | 一种dmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241356A true CN104241356A (zh) | 2014-12-24 |
| CN104241356B CN104241356B (zh) | 2017-05-24 |
Family
ID=52229117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310239121.7A Active CN104241356B (zh) | 2013-06-17 | 2013-06-17 | 一种dmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241356B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118817A (zh) * | 2015-09-10 | 2015-12-02 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构及其封装方法 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298780A (en) * | 1992-02-17 | 1994-03-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US6274437B1 (en) * | 1995-06-14 | 2001-08-14 | Totem Semiconductor Limited | Trench gated power device fabrication by doping side walls of partially filled trench |
| US20100055857A1 (en) * | 2008-09-04 | 2010-03-04 | Wei-Chieh Lin | Method of forming a power device |
| CN103021853A (zh) * | 2011-09-23 | 2013-04-03 | 北大方正集团有限公司 | 处理半导体器件的方法及半导体器件 |
| CN103094324A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润上华半导体有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
-
2013
- 2013-06-17 CN CN201310239121.7A patent/CN104241356B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298780A (en) * | 1992-02-17 | 1994-03-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of fabricating same |
| US6274437B1 (en) * | 1995-06-14 | 2001-08-14 | Totem Semiconductor Limited | Trench gated power device fabrication by doping side walls of partially filled trench |
| US20100055857A1 (en) * | 2008-09-04 | 2010-03-04 | Wei-Chieh Lin | Method of forming a power device |
| CN103021853A (zh) * | 2011-09-23 | 2013-04-03 | 北大方正集团有限公司 | 处理半导体器件的方法及半导体器件 |
| CN103094324A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润上华半导体有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118817A (zh) * | 2015-09-10 | 2015-12-02 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构及其封装方法 |
| CN105118817B (zh) * | 2015-09-10 | 2017-09-19 | 江阴长电先进封装有限公司 | 一种低成本的硅基模块的封装结构及其封装方法 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241356B (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5442921B2 (ja) | ゲート酸化膜の完全性を向上させた半導体トレンチ素子 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| JP6310577B2 (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN106876278A (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN103579003B (zh) | 一种制作超结mosfet的方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN113130633A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN114361251A (zh) | 一种分裂栅功率mos器件的制备方法 | |
| CN102214572B (zh) | 在制造平面双极型晶体管中的间隔物形成 | |
| CN104241356A (zh) | 一种dmos器件及其制作方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
| CN104779164A (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN207852683U (zh) | 一种低导通电阻的沟槽mosfet器件 | |
| CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN106257645A (zh) | Cmos器件的制作方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN117497419A (zh) | 具有自对准接触孔的沟槽mosfet的制造方法 | |
| CN104241128A (zh) | 一种垂直SiGe FinFET的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |