CN106257645A - Cmos器件的制作方法 - Google Patents
Cmos器件的制作方法 Download PDFInfo
- Publication number
- CN106257645A CN106257645A CN201510334004.8A CN201510334004A CN106257645A CN 106257645 A CN106257645 A CN 106257645A CN 201510334004 A CN201510334004 A CN 201510334004A CN 106257645 A CN106257645 A CN 106257645A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- substrate
- polysilicon layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 118
- 229920005591 polysilicon Polymers 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000003989 dielectric material Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 230000010485 coping Effects 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007792 gaseous phase Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种CMOS器件的制作方法，包括：在基底的场氧化层上形成第一多晶硅层；在第一多晶硅层的侧壁上形成侧墙，侧墙背离栅极的一边呈弧形，且侧墙的底部大于侧墙的顶部；在基底、第一多晶硅层和侧墙上形成介电材料层；在介电材料层上形成第二多晶硅材料层；对介电材料层和第二多晶硅材料层进行刻蚀，形成介电层和第二多晶硅层，介电层位于第一多晶硅层上，第二多晶硅层位于介电层上。根据本发明的CMOS器件的制作方法，能够避免形成介电层和第二多晶硅层时的残留，进而避免影响CMOS器件的性能。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种CMOS器件的制作方法。
背景技术
设有PIP(Polysilicon-Insulator-Polysilicon，多晶硅-介电层-多晶硅)电容的混合模式的器件，在CMOS(ComplementaryMetal-Oxide-Semiconductor，互补式金属-氧化物-半导体器件)等半导体器件中已经被广泛应用。PIP电容的结构具体包括两层多晶硅以及设置在两层多晶硅中的介电层，该PIP电容通常用于防止半导体器件的电路发射噪声和频率调制，提高半导体器件的良品率。
现有技术中，如图1A所示，在CMOS器件中制作PIP电容的方法一般是：在基底100上形成第一多晶硅层101之后，形成介电层102，然后形成第二多晶硅层103，接着在第一多晶硅层101的侧壁上形成侧墙(图中未示出)，然后采用光刻工艺形成光刻胶104，并以光刻胶104为掩膜对第二多晶硅层103和介电层102进行刻蚀。但是由于第二多晶硅层103部分依附于第一多晶硅层101，第二多晶硅层103位于第一多晶硅层101侧壁的厚度会大于其它区域的第二多晶硅层103的厚度，而第一多晶硅层101侧壁上的第二多晶硅层103以及某些预设区域中的第二多晶硅层103需要被刻蚀掉，这样，在后续的刻蚀过程中，第一多晶硅层101的侧壁会残留有第二多晶硅层103和介电层102，如图1B所示，这样会影响半导体器件的性能，例如引起CMOS器件的阈值电压漂移。
发明内容
本发明提供一种CMOS器件的制作方法，以解决现有技术中形成介电层和第二多晶硅层时再第一多晶硅层的侧壁有残留的问题。
本发明第一个方面提供一种，包括：
在基底的场氧化层上形成第一多晶硅层；
在第一多晶硅层的侧壁上形成侧墙，所述侧墙背离所述栅极的一边呈弧形，且侧墙的底部大于侧墙的顶部；
在基底、第一多晶硅层和侧墙上形成介电材料层；
在介电材料层上形成第二多晶硅材料层；
对介电材料层和第二多晶硅材料层进行刻蚀，形成介电层和第二多晶硅层，介电层位于第一多晶硅层上，第二多晶硅层位于介电层上。
根据如上所述的CMOS器件的制作方法，可选地，在基底上形成第一多晶硅层包括：
在基底上形成第一多晶硅材料层；
对第一多晶硅材料层进行刻蚀，同时形成第一多晶硅层和栅极，所述栅极位于所述基底的阱区上。
根据如上所述的CMOS器件的制作方法，可选地，在第一多晶硅层的侧壁上形成侧墙包括：
在第一多晶硅层和栅极上形成氧化层；
对所述氧化层进行刻蚀，在第一多晶硅层和栅极的侧壁上分别形成侧墙。
根据如上所述的CMOS器件的制作方法，可选地，氧化层的厚度为1500埃-4000埃。
根据如上所述的CMOS器件的制作方法，可选地，在基底、第一多晶硅层和侧墙上形成介电材料层包括：
在基底、第一多晶硅层、侧墙和栅极上形成介电材料层。
根据如上所述的CMOS器件的制作方法，可选地，介电材料层包括以下材料中的任意一种：二氧化硅、氮化硅、二氧化硅和氮化硅的组合物。
根据如上所述的CMOS器件的制作方法，可选地，第二多晶硅材料层的厚度范围是2000-5000埃。
根据如上所述的CMOS器件的制作方法，可选地，在基底上形成第一多晶硅层之后，且在第一多晶硅层的侧壁上形成侧墙之前，还包括：
对基底进行第一离子注入，在栅极两侧的基底中形成掺杂区。
根据如上所述的CMOS器件的制作方法，可选地，在形成第二多晶硅层之后，还包括：
对基底进行第二离子注入，在侧墙两侧的基底中形成源极和漏极。
由上述技术方案可知，本发明提供的CMOS器件的制作方法，由于侧墙的存在，改变了第一多晶硅层侧壁的形貌，使得介电材料层和第二多晶硅材料层在第一多晶硅层和栅极的侧壁上所形成的厚度与其它区域的厚度一致，进而在刻蚀时不会产生残留，不会影响CMOS器件的性能。而且，仅通过调整形成侧墙和介电层、第二多晶硅层的顺序就能够避免介电层和第二多晶硅层的残留，没有增加任何工艺步骤，进而没有增加任何的生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为现有技术中形成PIP电容的结构示意图；
图1B为现有技术中在第一多晶硅层侧壁上残留有介电层和第二多晶硅层的示意图；
图2为根据本发明一实施例的CMOS器件的制作方法的流程示意图；
图3A-3I为根据本发明另一实施例的CMOS器件的制作方法的各个步骤的结构示意图。
具体实施方式
实施例一
本实施例提供过一种CMOS器件的制作方法，用于制作CMOS器件。如图2所示，为根据本实施例的制作CMOS器件的制作方法的流程示意图。该CMOS器件的制作方法包括：
步骤201，在基底的场氧化层上形成第一多晶硅层。
基底可以包括任何半导体器件的衬底，例如蓝宝石、硅衬底等。在基底中预先可以形成多个结构，以NMOS为例，基底中可以预先形成有P阱、场氧化层，基底还可以包括栅氧化层，各个结构的具体位置关系均属于现有技术，在此不再赘述。
形成第一多晶硅层的方式可以是先采用化学气相沉积方式在基底上形成第一多晶硅材料层，然后通过光刻工艺在场氧化层上形成第一多晶硅层。
步骤202，在第一多晶硅层的侧壁上形成侧墙，侧墙背离栅极的一边呈弧形，且侧墙的底部大于侧墙的顶部。
具体地，可以在步骤201所形成的器件上采用化学气相沉积形成氧化层，厚度范围可以是1500埃-4000埃，然后通过干法刻蚀的方式，在第一多晶硅的侧壁上形成侧墙。侧墙的顶部与第一多晶硅层的顶部齐平，侧墙的底部位于基底上，侧墙与第一多晶硅的侧壁贴合。
步骤203，在基底、第一多晶硅层和侧墙上形成介电材料层。
即在步骤202形成的半导体器件上形成介电材料层，具体可以采用化学气相沉积方式形成该介电材料层，也可以通过热氧化方式形成该介电材料层。该介电材料层的材料可以是二氧化硅，也可以是氮化硅，还可以是二氧化硅和氮化硅的组合物，具体可以根据实际需要设定，在此不再赘述。
步骤204，在介电材料层上形成第二多晶硅材料层。
具体可以采用化学气相沉积的方式形成第二多晶硅材料层，该第二多晶硅材料层的厚度可以为2000-5000埃
步骤205，对介电材料层和第二多晶硅材料层进行刻蚀，形成介电层和第二多晶硅层，介电层位于第一多晶硅层上，第二多晶硅层位于介电层上。
根据本实施例的CMOS器件的制作方法，由于侧墙的存在，改变了第一多晶硅层侧壁的形貌，使得介电材料层和第二多晶硅材料层在第一多晶硅层和栅极的侧壁上所形成的厚度与其它区域的厚度一致，进而在刻蚀时不会产生残留，不会影响CMOS器件的性能。而且，仅通过调整形成侧墙和介电层、第二多晶硅层的顺序就能够避免介电层和第二多晶硅层的残留，没有增加任何工艺步骤，进而没有增加任何的生产成本。
实施例二
本实施例对上述实施例的CMOS器件的制作方法做进一步补充说明。如图3A至3I所示，为根据本实施例的CMOS器件的制作方法的各个步骤的结构示意图。本实施例以NMOS器件为例进行说明，本领域技术人员可以根据本实施例的NMOS器件的说明实现相应的PMOS器件，具体不再赘述。
如图3A所示，在衬底301上形成阱区302和场氧化层303，场氧化层303的顶部高于阱区302的顶部，且场氧化层303的底部未接触阱区302下方的衬底301。
该步骤即形成基底300的步骤，即基底300包括衬底301、阱区302和场氧化层303。具体形成工艺均为现有技术，在此不再赘述。
如图3B所示，在基底300上形成第一多晶硅材料层(图中未示出)，并对第一多晶硅材料层进行刻蚀，同时形成第一多晶硅层305和栅极306。
可选地，在形成第一多晶硅材料层之前，还可以在阱区302上形成栅氧化层304，具体可以通过热氧化的方式形成该栅氧化层304，具体不再赘述。
其中，第一多晶硅层305形成在场氧化层303上，作为PIP电容的下极板。栅极306形成在阱区302上，例如形成在阱区302的栅氧化层304上。
如图3C所示，对基底300进行第一离子注入，在栅极306两侧的基底300中形成轻掺杂区307和308。
该步骤即是在栅极306两侧的阱区302内形成轻掺杂区307和308的过程。具体地，可以通过光刻工艺，对阱区302进行N型离子注入，形成轻掺杂区307和308，以防止热载流现象。该步骤属于现有技术，具体不再赘述。
如图3D所示，在第一多晶硅层305和栅极306上形成氧化层309。
具体可以如图3D所示，在图3C示出的器件上方整体形成氧化层309。具体地，可以采用化学气相沉积方式形成该氧化层309，厚度在范围是1500埃～4000埃。
如图3E所示，对氧化层309进行刻蚀，在第一多晶硅层305和栅极306的侧壁上分别形成侧墙310。
具体可以采用干法刻蚀，干法刻蚀的工艺属于现有技术，在此不再赘述。
如图3F所示，在基底300、第一多晶硅层305、侧墙310和栅极306上形成介电材料层311。
即在图3E示出的器件上形成介电材料层311，该介电材料层311可以是二氧化硅，或者是氮化硅，或者是二氧化硅和氮化硅的组合物。以二氧化硅的制作过程为例，将图3E所形成的器件放入高温炉管中，温度800度～1100度，并通入氧气，让氧气在高温下与图3E示出的器件发生反应生成二氧化硅，当然，也可以用化学气相沉积方法，在图3E示出的器件的表面沉积一层二氧化硅作为介电材料层311。该介电材料层311的厚度范围是200埃-700埃。
如图3G所示，在介电材料层上311形成第二多晶硅材料层312。
形成第二多晶硅材料层312可以采用化学气相沉积方式，厚度范围可以是2000埃～5000埃。
如图3H所示，对介电材料层311和第二多晶硅材料层312进行刻蚀，形成介电层313和第二多晶硅层314，介电层313位于第一多晶硅层305上，第二多晶硅层314位于介电层313上。
具体可以采用光刻工艺，通过刻蚀介电材料层311和第二多晶硅材料层312分别形成介电层313和第二多晶硅层314。该第二多晶硅材料层312即PIP电容的上极板。即，第一多晶硅层305、介电层313和第二多晶硅层314共同构成PIP电容。
如图3I所示，对基底300进行第二离子注入，在侧墙310两侧的基底300中形成源极315和漏极316。
具体地，以侧墙310为掩膜，对轻掺杂区307和308进行第二离子注入，在基底300中形成源极315和漏极316。此外，后续可以继续接触孔和金属连线的制作工艺，具体均为现有技术，不再赘述。
根据本实施例的CMOS器件的制作方法，将介电材料层311和第二多晶硅材料层312的形成步骤放在形成侧墙310之后，这样，由于侧墙310的存在，改变了第一多晶硅层305侧壁和栅极306侧壁的形貌，使得介电材料层311和第二多晶硅材料层312在第一多晶硅层305和栅极306的侧壁上所形成的厚度与其它区域的厚度一致，进而在刻蚀时不会产生残留，不会影响CMOS器件的性能。而且，仅通过调整形成侧墙310和介电层313、第二多晶硅层314的顺序就能够避免介电层313和第二多晶硅层314的残留，没有增加任何工艺步骤，进而没有增加任何的生产成本。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种CMOS器件的制作方法，其特征在于，包括：
在基底的场氧化层上形成第一多晶硅层；
在第一多晶硅层的侧壁上形成侧墙，所述侧墙背离所述栅极的一边呈弧形，且侧墙的底部大于侧墙的顶部；
在基底、第一多晶硅层和侧墙上形成介电材料层；
在介电材料层上形成第二多晶硅材料层；
对介电材料层和第二多晶硅材料层进行刻蚀，形成介电层和第二多晶硅层，介电层位于第一多晶硅层上，第二多晶硅层位于介电层上。
2.根据权利要求1所述的CMOS器件的制作方法，其特征在于，在基底上形成第一多晶硅层包括：
在基底上形成第一多晶硅材料层；
对第一多晶硅材料层进行刻蚀，同时形成第一多晶硅层和栅极，所述栅极位于所述基底的阱区上。
3.根据权利要求2所述的CMOS器件的制作方法，其特征在于，在第一多晶硅层的侧壁上形成侧墙包括：
在第一多晶硅层和栅极上形成氧化层；
对所述氧化层进行刻蚀，在第一多晶硅层和栅极的侧壁上分别形成侧墙。
4.根据权利要求3所述的CMOS器件的制作方法，其特征在于，氧化层的厚度为1500埃-4000埃。
5.根据权利要求3所述的CMOS器件的制作方法，其特征在于，在基底、第一多晶硅层和侧墙上形成介电材料层包括：
在基底、第一多晶硅层、侧墙和栅极上形成介电材料层。
6.根据权利要求1所述的CMOS器件的制作方法，其特征在于，介电材料层包括以下材料中的任意一种：二氧化硅、氮化硅、二氧化硅和氮化硅的组合物。
7.根据权利要求1所述的CMOS器件的制作方法，其特征在于，第二多晶硅材料层的厚度范围是2000-5000埃。
8.根据权利要求2所述的CMOS器件的制作方法，其特征在于，在基底上形成第一多晶硅层之后，且在第一多晶硅层的侧壁上形成侧墙之前，还包括：
对基底进行第一离子注入，在栅极两侧的基底中形成掺杂区。
9.根据权利要求1所述的CMOS器件的制作方法，其特征在于，在形成第二多晶硅层之后，还包括：
对基底进行第二离子注入，在侧墙两侧的基底中形成源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510334004.8A CN106257645A (zh) | 2015-06-16 | 2015-06-16 | Cmos器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510334004.8A CN106257645A (zh) | 2015-06-16 | 2015-06-16 | Cmos器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106257645A true CN106257645A (zh) | 2016-12-28 |
Family
ID=57713292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510334004.8A Pending CN106257645A (zh) | 2015-06-16 | 2015-06-16 | Cmos器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106257645A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924011A (en) * | 1997-12-15 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide process for mixed mode product |
| CN1610096A (zh) * | 2003-10-21 | 2005-04-27 | 上海宏力半导体制造有限公司 | 利用自行对准金属硅化物制程形成多晶硅电容器的方法 |
| US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
-
2015
- 2015-06-16 CN CN201510334004.8A patent/CN106257645A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5924011A (en) * | 1997-12-15 | 1999-07-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide process for mixed mode product |
| CN1610096A (zh) * | 2003-10-21 | 2005-04-27 | 上海宏力半导体制造有限公司 | 利用自行对准金属硅化物制程形成多晶硅电容器的方法 |
| US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300790A (zh) * | 2017-07-24 | 2019-02-01 | 格芯公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN109300790B (zh) * | 2017-07-24 | 2021-11-02 | 格芯(美国)集成电路科技有限公司 | 具有牺牲多晶硅层的接触蚀刻停止层 |
| CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
| TWI528462B (zh) | 調整低溫多晶矽電晶體閥值電壓的方法 | |
| CN106711042A (zh) | 用于半导体中段制程（meol）工艺的方法和结构 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| TWI661540B (zh) | 記憶元件的製造方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN101211769B (zh) | 栅极结构制造方法 | |
| US10319641B2 (en) | Semiconductor device having gate structure | |
| CN106158748A (zh) | 半导体元件及其制作方法 | |
| CN106257645A (zh) | Cmos器件的制作方法 | |
| KR20100076256A (ko) | Ｐｉｐ 커패시터의 제조 방법 | |
| CN108735795B (zh) | (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN104701151A (zh) | 栅极的形成方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN107665924A (zh) | 一种中低压沟槽型mos器件及其制备方法 | |
| CN100565923C (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| CN102856378B (zh) | 包角晶体管及其制造方法 | |
| CN104779273A (zh) | Cmos器件的栅极结构及其制造方法 | |
| US9899384B2 (en) | Self aligned structure and method for high-K metal gate work function tuning | |
| CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN104241356A (zh) | 一种dmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161228 |