CN114361137A - Pip电容的制作方法 - Google Patents
Pip电容的制作方法 Download PDFInfo
- Publication number
- CN114361137A CN114361137A CN202111644686.4A CN202111644686A CN114361137A CN 114361137 A CN114361137 A CN 114361137A CN 202111644686 A CN202111644686 A CN 202111644686A CN 114361137 A CN114361137 A CN 114361137A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- forming
- semiconductor substrate
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 109
- 229920005591 polysilicon Polymers 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 237
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000002028 premature Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
Description
技术领域
本发明涉及半导体制作技术领域，尤其是涉及一种PIP电容的制作方法。
背景技术
目前，混合式的互补金属氧化物半导体场效应晶体管(Complementary MetalOxide Semiconductor，CMOS)中包括：N型金属氧化物半导体场效应晶体管(N-Mental-Oxide-Semiconductor，NMOS)、P沟道金属氧化物半导体场效应晶体管(Positive channelMetal Oxide Semiconductor，PMOS)，NMOS管和PMOS管通过金属导线等连接，形成混合式CMOS管。其中，NMOS管上设置有多晶硅-介电层-多晶硅电容(Polysilicon-Insulator-Polysilicon，PIP)，PIP电容的上下部电极是由两块多晶硅(Poly1 and Poly2)组成的，中间以较薄的二氧化硅层或者氮化硅作为介电层，从而形成电容结构，在防止模拟电路发射噪音和射频识别领域得到广泛应用。
在传统的CMOS工艺中，PIP一般会安排在Poly1之后侧墙层(Spacer)沉积之前，这样做的缺点是会在下极板的侧壁处形成Poly2的残留，这对后续的工艺带来很大的挑战，同时也会大大降低了半导体器件单元的可靠性及良率。
发明内容
有鉴于此，本申请提供了一种PIP电容的制作方法，通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，可以避免在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，从而提高器件性能。
为了实现上述目的，本发明提供如下技术方案：
一种PIP电容的制作方法，所述制作方法包括：
提供一半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；
在所述第一表面内形成阱区；
在形成有所述阱区的所述半导体衬底上定义有源区，在除所述有源区对应的区域以外的所述半导体衬底表面内形成场氧化层，并在所述有源区对应的所述半导体衬底表面形成栅氧化层；
在所述场氧化层和所述栅氧化层背离所述半导体衬底的一侧表面形成第一多晶硅层；
在所述第一多晶硅层背离所述半导体衬底的一侧表面形成介电层；
在所述介电层背离所述第一多晶硅层的一侧表面形成第二多晶硅层；
对所述第二多晶硅层和所述介电层进行刻蚀，保留位于所述场氧化层部分区域表面上的第二多晶硅层和介电层，以分别形成PIP电容的上极板和介电层；
对所述第一多晶硅层进行刻蚀，保留位于所述场氧化层一侧表面的第一多晶硅层、以及位于所述栅氧化层部分区域表面的第一多晶硅层，以分别形成所述PIP电容的下极板和栅极；
通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成轻掺杂漏极；
在整个器件表面沉积侧墙氧化层，对所述侧墙氧化层进行刻蚀，在所述栅极两侧、以及所述介电层和所述第二多晶硅层两侧形成侧墙；
通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成源区和漏区；
进行孔层制作和金属布线。
优选的，在上述的制作方法中，对所述第二多晶硅层和所述介电层进行刻蚀，包括：
在整个器件表面涂布第一光阻层；
对所述第一光阻层进行光刻显影，形成图形化的第一光阻层；
基于所述图形化的第一光阻层，对所述第二多晶硅层进行刻蚀，并以所述第二多晶硅层为硬掩膜板对所述介电层进行刻蚀，以保留位于所述场氧化层部分区域表面上的第二多晶硅层和介电层；
去除剩余的所述第一光阻层。
优选的，在上述的制作方法中，对所述第一多晶硅层进行刻蚀，包括：
在整个器件表面涂布第二光阻层；
对所述第二光阻层进行光刻显影，形成图形化的第二光阻层；
基于所述图形化的第二光阻层，对所述第一多晶硅层进行刻蚀，以保留位于所述场氧化层一侧表面的第一多晶硅层、以及位于所述栅氧化层部分区域表面的第一多晶硅层；
去除剩余的所述第二光阻层。
优选的，在上述的制作方法中，通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成轻掺杂漏极，包括：
在整个器件表面涂布第三光阻层；
对所述第三光阻层进行光刻显影，形成图形化的第三光阻层，并在所述栅极两侧形成第一离子注入窗口；
向所述第一离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底表面内的轻掺杂漏极；
去除剩余的所述第三光阻层。
优选的，在上述的制作方法中，对所述侧墙氧化层进行刻蚀，包括：
在整个器件表面涂布侧墙氧化层；
对所述侧墙氧化层进行干法刻蚀，以在所述栅极两侧、以及所述介电层和所述第二多晶硅层两侧形成侧墙。
优选的，在上述的制作方法中，通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成源区和漏区，包括：
在整个器件表面涂布第四光阻层；
对所述第四光阻层进行光刻显影，形成图形化的第四光阻层，并在所述栅极两侧形成第二离子注入窗口；
向所述第二离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底表面内的源区和漏区；
去除剩余的所述第四光阻层。
优选的，在上述的制作方法中，所述介电层为二氧化硅层、氮化硅层和二氧化硅层的混合层。
优选的，在上述的制作方法中，所述介电层的厚度为
优选的，在上述的制作方法中，所述第一多晶硅层的厚度为
优选的，在上述的制作方法中，所述第二多晶硅层的厚度为
通过上述描述可知，本发明技术方案提供的PIP电容的制作方法中，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，可以提高CMOS半导体的防止噪声发射的功能以及防止频率调制的功能，更重要的是PIP电容的热过程不会对器件的开启带来影响。此外，通过构建ONO叠层结构代替传统结构的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为一种传统PIP电容的结构示意图；
图2-图26为本发明实施例提供的一种PIP电容的制作方法工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
正如背景技术中描述，集成电路中常见的电容包括但不局限于以下几种电容结构：MOS(Metal-Oxide-Semiconductor)电容、MOM(Metal-Oxide-Metal)电容、MIM(Metal-Insulator-Metal)电容和PIP电容。其中PIP电容器的上下部电极是由两块多晶硅(Poly1and Poly2)组成的，中间以较薄的二氧化硅层或者氮化硅作为介电层，从而形成电容结构，在防止模拟电路发射噪音和射频识别领域得到广泛应用。
在传统的CMOS工艺中，PIP一般会安排在Poly1之后侧墙层沉积之前，这样做的缺点是会在下极板的侧壁处形成Poly2的残留，这对后续的工艺带来很大的挑战同时也会大大降低了半导体器件单元的可靠性及良率。
为了解决这一难题，现有的技术通常是在介电层沉积之前加一道侧墙工艺来避免多晶硅的残留。殊不知过早的侧墙和紧接着的高温工艺会对轻掺杂漏极(LDD)带来很大的副作用，间接导致开启电压(Vt)的飘逸以及热载流子效应(HCL)的增强，这对于器件的影响无异于是致命的。
虽然工艺易于实现，但是形成侧墙之后沉积介电层和第二多晶硅层之前要先定义LDD的区域，殊不知生长这两层膜的温度均在800℃以上，必然会对LDD的离子带来很大的影响，造成器件开启电压的偏移和热载流子效应的增强。此外，国内把介电层的选择都集中在二氧化硅或者氮化硅这两种物质上，但是氮化硅层与多晶硅的结合很差再加上二氧化硅层本身存在的缺陷延展(Pinhole)等都是阻碍目前主流介电层发展的因素，在很大程度上限制了PIP的应用前景。
参考图1，图1为一种传统PIP电容的结构示意图，该PIP电容的制作方法包括：依次生成半导体衬底10、阱区11、场氧化层12、栅氧层13、PIP电容的下极板(第一多晶硅层14)、轻掺杂漏极17、侧墙18、PIP电容的介电层15、PIP电容的上极板(第二多晶硅层16)、源区19、漏区20以及孔层制作和金属布线。
具体的，所述制作方法包括：
1、提供一半导体衬底10，所述半导体衬底10具有第一表面；
2、在所述第一表面内形成阱区11；
3、在形成有所述阱区11的所述半导体衬底10上定义有源区，利用局部氧化(LOCOS)工艺技术在除所述有源区对应的区域以外的所述半导体衬底10表面内生长场氧化层12(FOX)，并在所述有源区对应的所述半导体衬底10表面形成栅氧层13(GOX)；
4、在炉管内先长出第一多晶硅层14，然后利用光刻技术选择性刻蚀所述第一多晶硅层14，以作为PIP电容的下极板；
5、利用离子注入技术形成位于栅氧层13两侧的半导体衬底10表面内的轻掺杂漏极17；
6、在整个器件表面沉积侧墙氧化层(SiO2)，并无图案刻蚀所述侧墙氧化层，所述第一多晶硅层14的侧壁形成侧墙18；
7、通过切换炉管内的反应气氛在所述第一多晶硅层14上面分别沉积介电层15和第二多晶硅层16；
8、选择性刻蚀所述第二多晶硅层16和所述介电层15，以形成PIP电容的上极板和介电层；
9、通过离子注入技术，在栅极两侧的所述半导体衬底10表面内形成源区19和漏区20；
10、进行孔层制作和金属布线。
由此可知，在图1所示方式中，先形成作为PIP电容的下极板的第一多晶硅层14和侧墙18之后，再形成介电层15和第二多晶硅层16作为PIP电容的上极板和介电层。由于PIP电容的下极板呈台阶型，导致对介电层15和第二多晶硅层16进行刻蚀后，在PIP电容的下极板的侧壁处形成第二多晶硅层16和介电层15的残留00，影响CMOS场效应晶体管的防止噪声发射的功能以及防止频率调制的功能，并且过早的侧墙18和紧接着的高温工艺会对轻掺杂漏极17带来很大的副作用，间接导致开启电压的飘逸以及热载流子效应的增强，大大降低了半导体器件的可靠性及良率。
针对过早的PIP侧墙技术对器件开启电压的影响以及介电层选择单一性所带来的问题已日益显着。有鉴于此，本发明提供了一种新的PIP电容的制作方法，以解决现有技术所存在的上述问题。
本发明提供的PIP电容的制作方法中，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。
由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，有别于传统方法中第二多晶硅层要在第一多晶硅层刻蚀之后的定势思维，这种巧妙搭配的顺序既避免了在PIP电容的下极板的侧壁处形成第二多晶硅层的残留问题，还可以提高CMOS半导体的防止噪声发射的功能以及防止频率调制的功能，更重要的是PIP电容的热过程不会对器件的开启带来影响。此外，通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，并保持较低的漏电流和缺陷密度，使得器件性能得到提升和改善。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图2-图26，图2-图26为本发明实施例提供的一种PIP电容的制作方法工艺流程图，所述制作方法包括：
步骤S11：如图2所示，提供一半导体衬底21，所述半导体衬底21具有相对的第一表面和第二表面；所述半导体衬底21可以为P型衬底；
步骤S12：如图3所示，在所述第一表面内形成阱区22；所述阱区22可以为P阱区；
步骤S13：如图4所示，在形成有所述阱区22的所述半导体衬底21上定义有源区20，在除所述有源区20对应的区域以外的所述半导体衬底21表面内形成场氧化层23，并在所述有源区20对应的所述半导体衬底21表面形成栅氧化层24；
其中，所述场氧化层23的厚度范围为
如可以为
所述栅氧化层24的厚度范围为
如可以为
步骤S14：如图5所示，在所述场氧化层23和所述栅氧化层24背离所述半导体衬底21的一侧表面形成第一多晶硅层25；
其中，所述第一多晶硅层25可以采用化学气相沉积工艺形成，所述第一多晶硅层25的厚度范围为
如可以为
步骤S15：如图6所示，在所述第一多晶硅层25背离所述半导体衬底21的一侧表面形成介电层26；
其中，所述介电层26可以为二氧化硅层、氮化硅层和二氧化硅层的混合层。所述二氧化硅层的生长可以用热氧化工艺，过程是将硅片放入高温炉管中，温度可以设置在800～1000度，通入氧气，让氧气在高温下与多晶硅发生反应生成二氧化硅层。也可以用化学气相沉积工艺，在硅片表面沉积一层二氧化硅层。氮化硅层的制作可以采用化学气相沉积工艺。
所述介电层26的厚度范围为
如可以为
本发明的介电层26采用的是ONO结构，是一种SiO2+SiN+SiO2的夹层结构。它的等效厚度可按此公式计算：Teq＝Tbox+3.9/7.5*TSiN+Ttop。其中Tbox代表底层SiO2层厚度；TSiN代表夹层SiN厚度；Ttop表示顶层SiO2厚度。从式中可以看出，对于等同厚度的多晶氧化层，采用ONO结构后，其实际厚度可以减小，再加上SiN的介电常数比SiO2高一倍。因此无论在提高电容的电容量还是在抗击穿强度方面ONO复合层都有较大的优势。
步骤S16：如图7所示，在所述介电层26背离所述第一多晶硅层25的一侧表面形成第二多晶硅层27；
其中，所述第二多晶硅层27可以采用化学气相沉积工艺形成，所述第二多晶硅层27的厚度范围为
如可以为
步骤S17：如图8-图12所示，对所述第二多晶硅层27和所述介电层26进行刻蚀，保留位于所述场氧化层23部分区域表面上的第二多晶硅层27和介电层26，以分别形成PIP电容的上极板和介电层；
本发明实施例中，对所述第二多晶硅层27和所述介电层26进行刻蚀的方法，包括：
首先，如图8所示，在整个器件表面涂布第一光阻层28；
然后，如图9所示，对所述第一光阻层28进行光刻显影，形成图形化的第一光阻层28；
再然后，如图10和图11所示，基于所述图形化的第一光阻层28，对所述第二多晶硅层27进行刻蚀，并以所述第二多晶硅层27为硬掩膜板对所述介电层26进行刻蚀，以保留位于所述场氧化层23部分区域表面上的第二多晶硅层27和介电层26；
最后，如图12所示，去除剩余的所述第一光阻层28。
步骤S18：如图13-图16所示，对所述第一多晶硅层25进行刻蚀，保留位于所述场氧化层23一侧表面的第一多晶硅层25、以及位于所述栅氧化层24部分区域表面的第一多晶硅层25，以分别形成所述PIP电容的下极板和栅极；
本发明实施例中，对所述第一多晶硅层25进行刻蚀的方法，包括：
首先，如图13所示，在整个器件表面涂布第二光阻层28；
然后，如图14所示，对所述第二光阻层28进行光刻显影，形成图形化的第二光阻层28；
再然后，如图15所示，基于所述图形化的第二光阻层28，对所述第一多晶硅层25进行刻蚀，以保留位于所述场氧化层23一侧表面的第一多晶硅层25、以及位于所述栅氧化层24部分区域表面的第一多晶硅层25；
最后，如图16所示，去除剩余的所述第二光阻层28。
步骤S19：如图17-图20所示，通过离子注入技术，在所述栅极两侧的所述半导体衬底21表面内形成轻掺杂漏极30；
其中，所述轻掺杂漏极30可以为N型轻掺杂漏极，形成所述N型轻掺杂漏极(NLDD)的目的是为了防止源区33或漏区34与栅极之间的热载流子现象。
本发明实施例中，在所述栅极两侧的所述半导体衬底21表面内形成轻掺杂漏极30的方法，包括：
首先，如图17所示，在整个器件表面涂布第三光阻层29；
然后，如图18所示，对所述第三光阻层29进行光刻显影，形成图形化的第三光阻层29，并在所述栅极两侧形成第一离子注入窗口；
再然后，如图19所示，向所述第一离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底21表面内的轻掺杂漏极30；
最后，如图20所示，去除剩余的所述第三光阻层29。
步骤S20：如图21和图22所示，在整个器件表面沉积侧墙氧化层31，对所述侧墙氧化层31进行刻蚀，在所述栅极两侧、以及所述介电层26和所述第二多晶硅层27两侧形成侧墙32；
本发明实施例中，对所述侧墙氧化层31进行刻蚀的方法，包括：
首先，如图21所示，可以通过化学气相沉积法在整个器件表面沉积侧墙氧化层31；
然后，如图22所示，对所述侧墙氧化层31进行干法刻蚀，以在所述栅极两侧、以及所述介电层26和所述第二多晶硅层27两侧形成侧墙32。
步骤S21：如图23-图26所示，通过离子注入技术，在所述栅极两侧的所述半导体衬底21表面内形成源区33和漏区34；
本发明实施例中，在所述栅极两侧的所述半导体衬底21表面内形成源区33和漏区34的方法，包括：
首先，如图23所示，在整个器件表面涂布第四光阻层35；
然后，如图24所示，对所述第四光阻层35进行光刻显影，形成图形化的第四光阻层35，并在所述栅极两侧形成第二离子注入窗口；
再然后，如图25所示，向所述第二离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底21表面内的源区33和漏区34；
最后，如图26所示，去除剩余的所述第四光阻层35。
步骤S22：进行孔层制作和金属布线。
通过上述描述可知，本发明技术方案提供的PIP电容的制作方法中，通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，有别于传统方法中第二多晶硅层要在第一多晶硅层刻蚀之后的定势思维，这种巧妙搭配的顺序既避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，还可以提高CMOS半导体的防止噪声发射的功能以及防止频率调制的功能，更重要的是PIP电容的热过程不会对器件的开启带来影响。此外，通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，并保持较低的漏电流和缺陷密度，使得器件性能得到提升和改善，实现了工艺和性能的双丰收。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种PIP电容的制作方法，其特征在于，所述制作方法包括：
提供一半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；
在所述第一表面内形成阱区；
在形成有所述阱区的所述半导体衬底上定义有源区，在除所述有源区对应的区域以外的所述半导体衬底表面内形成场氧化层，并在所述有源区对应的所述半导体衬底表面形成栅氧化层；
在所述场氧化层和所述栅氧化层背离所述半导体衬底的一侧表面形成第一多晶硅层；
在所述第一多晶硅层背离所述半导体衬底的一侧表面形成介电层；
在所述介电层背离所述第一多晶硅层的一侧表面形成第二多晶硅层；
对所述第二多晶硅层和所述介电层进行刻蚀，保留位于所述场氧化层部分区域表面上的第二多晶硅层和介电层，以分别形成PIP电容的上极板和介电层；
对所述第一多晶硅层进行刻蚀，保留位于所述场氧化层一侧表面的第一多晶硅层、以及位于所述栅氧化层部分区域表面的第一多晶硅层，以分别形成所述PIP电容的下极板和栅极；
通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成轻掺杂漏极；
在整个器件表面沉积侧墙氧化层，对所述侧墙氧化层进行刻蚀，在所述栅极两侧、以及所述介电层和所述第二多晶硅层两侧形成侧墙；
通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成源区和漏区；
进行孔层制作和金属布线。
2.根据权利要求1所述的制作方法，其特征在于，对所述第二多晶硅层和所述介电层进行刻蚀，包括：
在整个器件表面涂布第一光阻层；
对所述第一光阻层进行光刻显影，形成图形化的第一光阻层；
基于所述图形化的第一光阻层，对所述第二多晶硅层进行刻蚀，并以所述第二多晶硅层为硬掩膜板对所述介电层进行刻蚀，以保留位于所述场氧化层部分区域表面上的第二多晶硅层和介电层；
去除剩余的所述第一光阻层。
3.根据权利要求1所述的制作方法，其特征在于，对所述第一多晶硅层进行刻蚀，包括：
在整个器件表面涂布第二光阻层；
对所述第二光阻层进行光刻显影，形成图形化的第二光阻层；
基于所述图形化的第二光阻层，对所述第一多晶硅层进行刻蚀，以保留位于所述场氧化层一侧表面的第一多晶硅层、以及位于所述栅氧化层部分区域表面的第一多晶硅层；
去除剩余的所述第二光阻层。
4.根据权利要求1所述的制作方法，其特征在于，通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成轻掺杂漏极，包括：
在整个器件表面涂布第三光阻层；
对所述第三光阻层进行光刻显影，形成图形化的第三光阻层，并在所述栅极两侧形成第一离子注入窗口；
向所述第一离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底表面内的轻掺杂漏极；
去除剩余的所述第三光阻层。
5.根据权利要求1所述的制作方法，其特征在于，对所述侧墙氧化层进行刻蚀，包括：
在整个器件表面涂布侧墙氧化层；
对所述侧墙氧化层进行干法刻蚀，以在所述栅极两侧、以及所述介电层和所述第二多晶硅层两侧形成侧墙。
6.根据权利要求1所述的制作方法，其特征在于，通过离子注入技术，在所述栅极两侧的所述半导体衬底表面内形成源区和漏区，包括：
在整个器件表面涂布第四光阻层；
对所述第四光阻层进行光刻显影，形成图形化的第四光阻层，并在所述栅极两侧形成第二离子注入窗口；
向所述第二离子注入窗口注入离子，形成位于所述栅极两侧的所述半导体衬底表面内的源区和漏区；
去除剩余的所述第四光阻层。
7.根据权利要求1所述的制作方法，其特征在于，所述介电层为二氧化硅层、氮化硅层和二氧化硅层的混合层。
8.根据权利要求7所述的制作方法，其特征在于，所述介电层的厚度为
9.根据权利要求1所述的制作方法，其特征在于，所述第一多晶硅层的厚度为
10.根据权利要求1所述的制作方法，其特征在于，所述第二多晶硅层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111644686.4A CN114361137A (zh) | 2021-12-29 | 2021-12-29 | Pip电容的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111644686.4A CN114361137A (zh) | 2021-12-29 | 2021-12-29 | Pip电容的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114361137A true CN114361137A (zh) | 2022-04-15 |
Family
ID=81104217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111644686.4A Pending CN114361137A (zh) | 2021-12-29 | 2021-12-29 | Pip电容的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114361137A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087968A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的栅极结构的方法 |
| CN102683194A (zh) * | 2011-03-07 | 2012-09-19 | 北大方正集团有限公司 | 一种设有pip电容的混合模式mos管器件的制作方法 |
| CN106257646A (zh) * | 2015-06-17 | 2016-12-28 | 北大方正集团有限公司 | 嵌入pip电容的cmos制作方法 |
| CN106257645A (zh) * | 2015-06-16 | 2016-12-28 | 北大方正集团有限公司 | Cmos器件的制作方法 |
| CN106257647A (zh) * | 2015-06-18 | 2016-12-28 | 北大方正集团有限公司 | 嵌入pip电容的cmos的制作方法 |
| CN108054160A (zh) * | 2017-12-13 | 2018-05-18 | 深圳市晶特智造科技有限公司 | Pip电容制作方法 |
-
2021
- 2021-12-29 CN CN202111644686.4A patent/CN114361137A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087968A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件的栅极结构的方法 |
| CN102683194A (zh) * | 2011-03-07 | 2012-09-19 | 北大方正集团有限公司 | 一种设有pip电容的混合模式mos管器件的制作方法 |
| CN106257645A (zh) * | 2015-06-16 | 2016-12-28 | 北大方正集团有限公司 | Cmos器件的制作方法 |
| CN106257646A (zh) * | 2015-06-17 | 2016-12-28 | 北大方正集团有限公司 | 嵌入pip电容的cmos制作方法 |
| CN106257647A (zh) * | 2015-06-18 | 2016-12-28 | 北大方正集团有限公司 | 嵌入pip电容的cmos的制作方法 |
| CN108054160A (zh) * | 2017-12-13 | 2018-05-18 | 深圳市晶特智造科技有限公司 | Pip电容制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 吴晓鸫等: "用于存储器电路的ONO结构特性研究", 电子器件, 15 August 2008 (2008-08-15), pages 1113 - 111 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060011949A1 (en) | Metal-gate cmos device and fabrication method of making same | |
| KR100693962B1 (ko) | 필드 산화막을 포함하는 반도체 장치의 제조 방법 | |
| KR20050009190A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| KR100772890B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 | |
| JP2011204927A (ja) | 半導体装置およびその製造方法 | |
| CN114361137A (zh) | Pip电容的制作方法 | |
| KR20040060565A (ko) | 반도체 소자의 더미 게이트 및 도핑을 이용한 이중 게이트산화막 제조방법 | |
| KR100289056B1 (ko) | 절연막경사식각을이용한전력소자제조방법 | |
| US6949471B2 (en) | Method for fabricating poly patterns | |
| CN110634735A (zh) | 双重栅极氧化层生长方法及半导体器件的制造方法 | |
| KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100877261B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| KR20040070794A (ko) | Ｐｉｐ 커패시터를 갖는 반도체 소자의 제조 방법 | |
| KR100762236B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100370133B1 (ko) | 프레쉬 메모리 소자 제조 방법 | |
| KR0183820B1 (ko) | Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법 | |
| KR0142602B1 (ko) | 플래쉬 이이피롬 소자의 제조방법 | |
| TWI235458B (en) | MOS transistor and fabrication method thereof | |
| CN113506739A (zh) | Core MOS器件及工艺方法 | |
| JP2001291866A (ja) | 半導体装置およびその製造方法 | |
| KR100911103B1 (ko) | 반도체 소자 제조 방법 | |
| KR100990935B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| CN115863404A (zh) | 半导体结构及其制造方法 | |
| KR100216320B1 (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220908 Address after: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TA01 | Transfer of patent application right |