CN102683194A - 一种设有pip电容的混合模式mos管器件的制作方法 - Google Patents
一种设有pip电容的混合模式mos管器件的制作方法 Download PDFInfo
- Publication number
- CN102683194A CN102683194A CN2011100545368A CN201110054536A CN102683194A CN 102683194 A CN102683194 A CN 102683194A CN 2011100545368 A CN2011100545368 A CN 2011100545368A CN 201110054536 A CN201110054536 A CN 201110054536A CN 102683194 A CN102683194 A CN 102683194A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- oxide
- dielectric layer
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的实施例提供了一种设有PIP电容的混合模式MOS管器件的制作方法,涉及半导体器件制作技术领域,为有效避免器件制作过程形成PIP电容时的多晶硅残留而发明。所述MOS管器件的制作方法,包括:在形成所述MOS管的栅极氧化层之后,沉积第一多晶硅薄膜;在所述第一多晶硅薄膜上,生长介电层薄膜;在所述介电层薄膜上,沉积第二多晶硅薄膜;对所述第二多晶硅薄膜和所述介电层薄膜进行构图工艺,通过所述构图工艺,形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层;对所述第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。本发明可用于设有PIP电容的混合模式MOS管器件的制作中。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种设有PIP电容的混合模式MOS管器件的制作方法。
背景技术
设有PIP(polysilicon-insulator-polysilicon,多晶硅-介电层-多晶硅)电容的混合模式(Mix-mode)MOS(Metal Oxide Semiconductor,金属-氧化物-半导体)管器件,在互补金属-氧化物-半导体(CMOS,Complementary MOS)等半导体电路中得到了广泛的应用,通常用于防止模拟电路发射噪声和频率调制。
图1为现有技术中,设有PIP电容的混合模式MOS器件的一种截面结构示意图。如图1所示,这种混合模式MOS管,包括衬底1,在衬底1上形成有阱区2和阱区3,在阱区2和阱区3之上选择性地形成有场氧化层4,通过场氧化层定义出有源区。阱区2的有源区内分别设置有多晶硅栅极9、漏极5-1、源极5-2和轻掺杂漏极注入LDD(LightDoped Drain)区6,多晶硅栅极9的两侧设置有侧壁氧化层7,多晶硅栅极9下设置有栅极氧化层8,PIP电容位于阱区3之上的场氧化层4上,包括多晶硅下极板10,介电层11和多晶硅上极板12。
现有技术中,在设有PIP电容的混合模式MOS器件的制作过程中,PIP电容的多晶硅下极板10和多晶硅栅极9通过光刻和刻蚀工艺同时形成,之后,形成介电层11和多晶硅上极板12。这样,形成PIP电容的多晶硅上极板12时,多晶硅下极板10和多晶硅栅极9已经形成。由于多晶硅下极板10和多晶硅栅极9与衬底1表面具有台阶,形成多晶硅上极板12时,多晶硅下极板10和多晶硅栅极9的侧壁处易出现多晶硅的残留,残留下的多晶硅会变相增大MOS管的沟道长度,从而影响器件的电流等性能参数。
发明内容
本发明的实施例的主要目的在于,提供一种设有PIP电容的混合模式MOS管器件的制作方法,能够有效避免器件制作过程中,形成PIP电容时的多晶硅残留。
为达到上述目的,本发明的实施例采用如下技术方案:
一种设有PIP电容的混合模式MOS管器件的制作方法,包括:
在形成所述MOS管的栅极氧化层之后,沉积第一多晶硅薄膜;
在所述第一多晶硅薄膜上,生长介电层薄膜;
在所述介电层薄膜上,沉积第二多晶硅薄膜;
对所述第二多晶硅薄膜和所述介电层薄膜进行构图工艺,通过所述构图工艺,形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层;
对所述第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。
采用了上述技术方案后,本发明实施例提供的设有PIP电容的混合模式MOS管器件的制作方法,对所述第二多晶硅薄膜进行构图工艺形成多晶硅上极板时,能够有效避免第二多晶硅薄膜的残留,进而保证器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中设有PIP电容的混合模式MOS器件的一种截面结构示意图;
图2为本发明实施例的制作方法的一种工艺流程图;
图3为本发明实施例的制作方法中多晶硅上极板和多晶硅下极板的一种相对位置示意图;
图4为本发明实施例的制作方法中需要避免的多晶硅上极板和多晶硅下极板的相对位置示意图;
图5为本发明实施例的制作方法的另一种工艺流程图;
图6为与图5所示的工艺流程图所对应的工艺效果图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种设有PIP电容的混合模式MOS管器件的制作方法,如图2所示,包括:
S11,形成MOS管的栅极氧化层;
S12,沉积第一多晶硅薄膜;
此第一多晶硅薄膜用于形成所述混合模式MOS管器件中MOS管的多晶硅栅极和PIP电容的多晶硅下极板;
S13,在第一多晶硅薄膜上,生长介电层薄膜;
所述介电层薄膜为具有电绝缘作用的薄膜,可以为硅的氧化物,或者硅的氧化物-氮化物-氧化物结构;
S14,在介电层薄膜上,沉积第二多晶硅薄膜;
此第二多晶硅薄膜用于形成所述混合模式MOS管器件中PIP电容的多晶硅上极板;
S15,对第二多晶硅薄膜和介电层薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅上极板和介电层;
需要指出的是,在本发明实施例中,所述构图工艺为在薄膜上形成目的图形的工艺,包括:光刻、显影、刻蚀、剥离中的至少一种。
S16,对第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极;
采用了上述技术方案后,本发明实施例提供的制作方法,在生长完第一多晶硅薄膜,介电层薄膜,第二多晶硅薄膜后,再从第二多晶硅薄膜开始,从器件顶部向下逐层刻蚀,由于此时第一多晶硅薄膜尚未进行构图工艺,为平面结构,同时,介电层薄膜和第二多晶硅薄膜也为平面结构,因此,对平面结构的第二多晶硅薄膜进行构图工艺时,不会受到凸起或台阶的影响,不易出现第二多晶硅薄膜的残留,也就是说,本发明实施例提供的制作方法,有效避免了第二多晶硅薄膜的刻蚀不彻底的问题。
可以理解的是,上述步骤只是本发明实施例中的设有PIP电容的混合模式的MOS管制作方法中的一部分工艺流程,本发明实施例中的制作方法还包括形成MOS管的源极和漏极、制作接触孔、制作金属电极和金属互联、钝化等工艺等其他工艺步骤。
由于沉积PIP介电层和第二多晶硅薄膜多采用化学汽相淀积等方法,需要经过数百摄氏度的高温过程,高温工艺条件容易使MOS管内部的载流子分布发生改变,因此,优选的,在本发明的一个实施例中,所述MOS管的源极和漏极形成在S16步骤之后,由于MOS管的源极和漏极形成在S16步骤之后,因此,沉积PIP介电层和第二多晶硅薄膜时的高温工艺条件不会对源极和漏极的载流子分布产生影响,进一步保证了器件性能。
在亚微米的MOS管器件中,通常还设置有轻掺杂漏极注入LDD区,用于减小MOS管器件的热载流子效应和提高器件的耐压性能。因此,可选的,在本发明的另一个实施例中,在S16步骤之后,在形成MOS管的源极和漏极前,本实施例的制作方法还包括:
形成所述MOS管的轻掺杂漏极注入LDD区;
沉积侧壁氧化层薄膜;
对所述侧壁氧化层薄膜进行构图工艺,通过所述构图工艺,形成所述MOS管的侧壁氧化层;
其中,侧壁氧化层用于在形成MOS管的源极和漏极时,对LDD区进行保护。
这样,LDD区同源极和漏极相同,也形成在S16步骤之后,因此,沉积PIP介电层和第二多晶硅薄膜时的高温工艺条件不会对LDD区的载流子分布产生影响,进一步保证了器件性能。
另外,优选的,对所述第二多晶硅薄膜和介电层薄膜进行构图工艺,通过所述构图工艺,形成PIP电容的多晶硅上极板和介电层时,要使所形成的多晶硅上极板处于所述第一多晶硅薄膜将要形成的PIP电容的多晶硅下极板覆盖的区域以里,也就是说,本发明实施例所制作的MOS管中,多晶硅上极板和多晶硅下极板的位置关系优选如图3所示。此处,需要避免图4所示的情况发生,即第二多晶硅薄膜刻蚀后所形成的PIP电容的多晶硅上极板延伸到即将形成的多晶硅下极板之外。这是由于,本发明实施例中,多晶硅上极板形成后,通过刻蚀等构图工艺形成多晶硅下极板,如果多晶硅上极板和多晶硅下极板的位置关系如图4所示,在形成多晶硅下极板时,第二多晶硅薄膜刻蚀后所形成的多晶硅上极板延伸到即将形成的多晶硅下极板之外的部分(图4中椭圆标识的部分)之下的第一多晶硅薄膜被多晶硅上极板所覆盖,会刻蚀不到而残留下来,因而增大了PIP电容的面积,影响了MOS管器件的性能。
为了本领域的技术人员更好的理解本发明的技术方案,下面以图1所示的设有PIP电容的混合模式MOS管器件的制作方法为例,对本发明的技术方案进行详细描述,可以理解的是,以下的具体实施例只是为了描述本发明,但本发明不限于此。
结合图5和图6所示,其中,图6示出了与图5所示的工艺流程图相对应的效果流程图,本实施例提供的设有PIP电容的混合模式MOS管器件的制作方法,包括以下步骤:
S31,在衬底上形成阱区。
本实施例采用的衬底为P型轻掺杂硅片,分别在所述P型衬底上扩散形成N阱区和P阱区。
S32,形成场氧化层,通过场氧化层定义出有源区,并通过对有源区进行离子注入调节所述MOS管的阈值电压。
其中,所述衬底上除场氧化层之外的区域均为有源区。
具体的,本步骤可分为以下几步进行:
沉积掩膜层;
进行有源区光刻,刻蚀出场氧化层窗口;
生长场氧化层,通过场氧化层界定出有源区;
对有源区进行离子注入以调节所述MOS管的阈值电压。
S33,形成MOS管的栅极氧化层。
S34,沉积第一多晶硅薄膜。
其中,此薄膜用于形成MOS管的多晶硅栅极和PIP电容的多晶硅下极板;
S35,在第一多晶硅薄膜上,生长介电层薄膜。
所述介电层薄膜为具有电绝缘作用的薄膜,可以为硅的氧化物,或者硅的氧化物-氮化物-氧化物结构。
S36,在介电层薄膜上,沉积第二多晶硅薄膜。
此薄膜用于形成MOS管的多晶硅栅极和PIP电容的多晶硅上极板。
S37,对第二多晶硅薄膜和介电层薄膜进行光刻和刻蚀,形成所述PIP电容的多晶硅上极板和介电层。
参见图6中S36步骤的工艺效果图,由于此时第一多晶硅薄膜尚未进行构图工艺,为平面结构,同时,第二多晶硅薄膜也为平面结构,因此,对第二多晶硅薄膜进行构图工艺时,不会受到凸起或台阶的影响,不易出现第二多晶硅薄膜的残留。
S38,对第一多晶硅薄膜进行光刻和刻蚀,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。
S39,形成所述MOS管的轻掺杂漏极注入LDD区。
S310,沉积侧壁氧化层薄膜,并对所述侧壁氧化层薄膜进行刻蚀,形成所述MOS管的侧壁氧化层。
S311,通过离子注入,形成所述MOS管的源极和漏极。
由于形成设有PIP电容的MOS管器件的LDD区域和源漏区域全都在形成PIP介电层和第二多晶硅薄膜之后,本发明实施例有效避免了多晶硅薄膜沉积过程中的高温工艺对器件载流子分布的影响。
在形成MOS管的源极和漏极之后,制作设有PIP电容的MOS管的工艺还包括:制作接触孔、制作金属电极和金属互联、钝化等工艺,这些都可以通过现有技术完成,此处不再赘述。
综上所述,采用了上述技术方案后,本实施例的制作方法,有效避免了现有技术中,由于先刻蚀完第一多晶硅产生的台阶而使第二多晶硅的刻蚀不彻底的问题,同时,在形成MOS管器件的源漏区和LDD区之前,完成多晶硅薄膜的沉积,避免了多晶硅薄膜沉积过程中的高温工艺对器件载流子分布的影响,保证了器件的性能。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种设有PIP电容的混合模式MOS管器件的制作方法,其特征在于,包括:
在形成所述MOS管的栅极氧化层之后,沉积第一多晶硅薄膜;
在所述第一多晶硅薄膜上,生长介电层薄膜;
在所述介电层薄膜上,沉积第二多晶硅薄膜;
对所述第二多晶硅薄膜和所述介电层薄膜进行构图工艺,通过所述构图工艺,形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层;
对所述第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极。
2.根据权利要求1所述的制作方法,其特征在于,所述对所述第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极后,所述制作方法包括:
形成所述MOS管的源极和漏极。
3.根据权利要求2所述的制作方法,其特征在于,所述对所述第一多晶硅薄膜进行构图工艺,通过所述构图工艺,形成所述PIP电容的多晶硅下极板和所述MOS管的多晶硅栅极后,所述形成所述MOS管的源极和漏极前,所述制作方法包括:
形成所述MOS管的轻掺杂漏极注入LDD区;
沉积侧壁氧化层薄膜;
对所述侧壁氧化层薄膜进行构图工艺,通过所述构图工艺,形成所述MOS管的侧壁氧化层。
4.根据权利要求1所述的制作方法,其特征在于,所述对所述第二多晶硅薄膜和介电层薄膜进行构图工艺,通过所述构图工艺,形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层包括:
对所述第二多晶硅薄膜和介电层薄膜进行构图工艺,通过所述构图工艺,形成所述多晶硅-介电层-多晶硅PIP电容的多晶硅上极板和介电层,其中,所述多晶硅上极板处于所述多晶硅下极板覆盖的区域以里。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100545368A CN102683194A (zh) | 2011-03-07 | 2011-03-07 | 一种设有pip电容的混合模式mos管器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011100545368A CN102683194A (zh) | 2011-03-07 | 2011-03-07 | 一种设有pip电容的混合模式mos管器件的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102683194A true CN102683194A (zh) | 2012-09-19 |
Family
ID=46814928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100545368A Pending CN102683194A (zh) | 2011-03-07 | 2011-03-07 | 一种设有pip电容的混合模式mos管器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102683194A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108054160A (zh) * | 2017-12-13 | 2018-05-18 | 深圳市晶特智造科技有限公司 | Pip电容制作方法 |
CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040155277A1 (en) * | 2003-02-04 | 2004-08-12 | Anam Semiconductor Inc. | Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor |
US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
US20090166698A1 (en) * | 2007-12-27 | 2009-07-02 | Nam-Joo Kim | Capacitor and method of manufacturing the same |
-
2011
- 2011-03-07 CN CN2011100545368A patent/CN102683194A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040155277A1 (en) * | 2003-02-04 | 2004-08-12 | Anam Semiconductor Inc. | Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor |
US20070235788A1 (en) * | 2006-04-04 | 2007-10-11 | Ching-Hung Kao | Poly-Insulator-Poly Capacitor and Fabrication Method for Making the Same |
US20090166698A1 (en) * | 2007-12-27 | 2009-07-02 | Nam-Joo Kim | Capacitor and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108054160A (zh) * | 2017-12-13 | 2018-05-18 | 深圳市晶特智造科技有限公司 | Pip电容制作方法 |
CN114361137A (zh) * | 2021-12-29 | 2022-04-15 | 广东省大湾区集成电路与系统应用研究院 | Pip电容的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100452434C (zh) | 场效应晶体管及其制作方法 | |
CN110998861B (zh) | 功率晶体管及其制造方法 | |
US7855115B2 (en) | Method for forming laterally extending dielectric layer in a trench-gate FET | |
CN100392866C (zh) | 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管 | |
US6468837B1 (en) | Reduced surface field device having an extended field plate and method for forming the same | |
US6602768B2 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
US9059215B2 (en) | Method for adjusting the threshold voltage of LTPS TFT | |
CN101777514B (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
CN101866923B (zh) | 三层光罩沟槽mos器件及制造方法 | |
CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
KR20120066627A (ko) | 초접합 트렌치 전력 모스펫 장치 제조 | |
CN101164149A (zh) | 具有沉积氧化物的沟槽金属氧化物半导体场效应晶体管 | |
CN101809726A (zh) | 金属氧化物半导体场效应晶体管有源区和边缘终止区电荷平衡 | |
US11444191B2 (en) | Integrated channel diode | |
KR20120094466A (ko) | 초접합 트렌치 전력 모스펫 장치 | |
CN104795446B (zh) | 沟槽栅mosfet及其制造方法 | |
CN101777582A (zh) | 一种可提高栅氧可靠性的ldmos器件及其制造方法 | |
CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
CN102148143A (zh) | 用于后氧化硅沟槽底部成形的结构和方法 | |
CN102683194A (zh) | 一种设有pip电容的混合模式mos管器件的制作方法 | |
CN101211975B (zh) | 具有edmos晶体管的半导体器件及其制备方法 | |
CN101728426A (zh) | 多晶硅栅结构及其制作方法 | |
CN114284149B (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
KR20110094837A (ko) | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터 | |
CN105576032A (zh) | SiC MOSFET器件单元及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120919 |