CN101728426A - 多晶硅栅结构及其制作方法 - Google Patents
多晶硅栅结构及其制作方法 Download PDFInfo
- Publication number
- CN101728426A CN101728426A CN200810043871A CN200810043871A CN101728426A CN 101728426 A CN101728426 A CN 101728426A CN 200810043871 A CN200810043871 A CN 200810043871A CN 200810043871 A CN200810043871 A CN 200810043871A CN 101728426 A CN101728426 A CN 101728426A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- grating structure
- type
- layer
- tungsten silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种多晶硅栅结构，从下向上依次为多晶硅、硅化钨层和氮化硅层，多晶硅包括N型多晶硅与P型多晶硅。本发明还公开了一种制作多晶硅栅结构的方法，包括以下步骤：第一步，在衬底上生长一层多晶硅；第二步，利用光掩膜多晶硅进行N型和P型的掺杂；第三步，在掺杂的多晶硅上生长一层硅化钨；第四步，在硅化钨层上生长氮化硅层；第五步，进行栅极结构的定义。本发明通过使用新的栅集成结构和工艺，使之既能集成自对准孔工艺，同时又能实现表面沟道P型晶体管，降低接触电阻，降低漏电和开启电压，提高饱和电流。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种多晶硅栅结构，以及这种多晶硅栅结构的制作方法。
背景技术
现有的自对准孔需要满足如下特点：1.集成度很高。2.孔与栅没有留有足够的间距甚至有部分重叠。3.要保证有源区的孔与栅电绝缘。
为满足这样的要求，目前的工艺实现方式是在多晶硅栅上盖一层较厚的氮化硅作为自对准孔的阻挡层，这样孔即使与栅有重合的部分，但是由于有足够厚的氮化硅无法被刻穿，并且多晶硅的侧面依靠侧墙的保护保证不连通。这样就保证了有源区的自对准孔与栅是电绝缘的。因此，在现有技术中氮化硅是实现自对准孔的关键，不可缺少。
在现有技术中通常形成多晶硅栅的工艺步骤为先在衬底上生长一层多晶，并掺杂成N型，然后盖上一层氮化硅，再进行栅的刻蚀，后续步骤基本等同于通常的半导体集成工艺。这样多晶栅上表面就会覆盖一层氮化硅作为保护层。在开孔前另有一块光罩用于把氮化硅去除，以露出栅上的连线孔。
但现有工艺中，由于栅上覆盖了一层氮化硅，导致传统工艺的栅掺杂依靠源漏注入的方法无法实现，必须在多晶栅淀积完成的时候就进行掺杂。而若要把N型器件和P型器件都做成表面沟道型，由于N型多晶与P型多晶的互连会有很大的电阻，当N型器件和P型器件共用一根多晶和一个接触孔时，会由于大电阻的存在而使远离接触孔端的器件无法导通，因此只能牺牲P型晶体管，做成埋沟器件，造成漏电流大，且开启电压要调到比较高的水准。而且同样由于栅上有氮化硅导致金属硅化物无法在栅上生成，栅与孔的接触电阻较大。
发明内容
本发明所要解决的技术问题是提供一种多晶硅栅结构，使P型晶体管能做成表面沟道型，可以减少漏电流，降低开启电压，提高饱和电流。为此，本发明还提供上述多晶硅栅结构的制作方法。
为解决上述技术问题，本发明多晶硅栅结构的技术方案是，从下向上依次为多晶硅、硅化钨层和氮化硅层。
作为本发明的一种优选方案，所述的多晶硅结构包括N型多晶硅与P型多晶硅。
本发明一种制作多晶硅栅结构的方法，包括以下步骤：
第一步，在衬底上生长一层多晶硅；
第二步，利用光掩膜对多晶硅进行N型和P型的掺杂；
第三步，在掺杂的多晶硅上生长一层硅化钨；
第四步，在硅化钨层上生长氮化硅层；
第五步，进行栅极结构的定义。
本发明通过对多晶硅进行N型和P型的掺杂，并在多晶硅上生长一层硅化钨。不仅可以利用氮化硅作为自对准孔的保护层实现电绝缘，而且由于引入了硅化钨使N型多晶与P型多晶之间可以导通，因此可以实现表面沟道P型晶体管。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为本发明多晶硅栅结构示意图；
图2为本发明制作多晶硅栅结构的方法。
图中附图标记中101为N掺杂多晶硅，102为P掺杂多晶硅，20为氮化硅层，30为硅化钨层。
具体实施方式
以下参照附图并结合具体实施例对本发明的技术特征进行进一步描述。具体实施例只是优选的范例，在不脱离本发明的基本精神和本质特征的情况下可以多种形式实施，本发明并不被实施例中的细节限制。
如图2所示，本发明形成多晶硅栅结构包括以下步骤，第一步，在衬底上生长一层厚度为
多晶硅；第二步，利用光掩膜多晶硅进行N型和P型的掺杂；第三步，在掺杂的多晶硅上生长一层厚度为500-硅化钨，引入的硅化钨使N型多晶与P型多晶之间可以导通；第四步，在硅化钨层上生长厚度为
氮化硅层，这层氮化硅还作为自对准孔的保护层实现电绝缘；第五步，进行栅极结构的定义。
通过上述方法，形成如图2所示的多晶硅结构，如图2所示，在多晶硅结构最下方为多晶硅10、接着为硅化钨层30，最上层为氮化硅层20。其中，多晶硅的厚度为
硅化钨的厚度为
氮化硅的厚度为
通过本发明方法形成的多晶硅结构，不仅在最上方覆盖有氮化硅层，该氮化硅层保证自对准孔与栅之间的电绝缘。而且，在N型掺杂的多晶硅和P型掺杂的多晶硅之间由于引入了硅化钨使N型多晶与P型多晶之间可以导通，从而使得N型多晶与P型多晶之间多了电连接层，能够降低多晶的接触电阻，并且在后续工艺中，N型器件和P型器件共用一根多晶和一个接触孔，而且该接触孔只需要直接刻到硅化钨。本发明通过使用新的栅集成结构和工艺，使之既能集成自对准孔工艺，同时又能实现表面沟道P型晶体管，降低接触电阻，降低漏电和开启电压，提高饱和电流。
Claims (6)
1.一种多晶硅栅结构，其特征在于，从下向上依次为多晶硅、硅化钨层和氮化硅层，所述的多晶硅包括N型多晶硅与P型多晶硅。
2.根据权利要求1所述的多晶硅栅结构，其特征在于，多晶硅的厚度为1000-
硅化钨的厚度为500-氮化硅的厚度为500-
3.一种制作多晶硅栅结构的方法，其特征在于，包括以下步骤：
第一步，在衬底上生长一层多晶硅；
第二步，利用光掩膜对多晶硅进行N型和P型的掺杂；
第三步，在掺杂的多晶硅上生长一层硅化钨；
第四步，在硅化钨层上生长氮化硅层；
第五步，进行栅极结构的定义。
4.根据权利要求3所述的制作多晶硅栅结构的方法，其特征在于，第一步中生长的多晶硅厚度为1000-
5.根据权利要求3所述的制作多晶硅栅结构的方法，其特征在于，第三步中生长的硅化钨厚度为500-
6.根据权利要求3所述的制作多晶硅栅结构的方法，其特征在于，第四步中生长的氮化硅厚度为500-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810043871A CN101728426A (zh) | 2008-10-28 | 2008-10-28 | 多晶硅栅结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810043871A CN101728426A (zh) | 2008-10-28 | 2008-10-28 | 多晶硅栅结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101728426A true CN101728426A (zh) | 2010-06-09 |
Family
ID=42449001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810043871A Pending CN101728426A (zh) | 2008-10-28 | 2008-10-28 | 多晶硅栅结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728426A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376557A (zh) * | 2011-11-30 | 2012-03-14 | 格科微电子（上海）有限公司 | 掺杂的多晶硅栅极的制作方法、mos晶体管及其制作方法 |
| CN102386078A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于制作多晶硅栅结构的方法 |
| CN102446727A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法 |
| CN103021824A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN103151312A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
-
2008
- 2008-10-28 CN CN200810043871A patent/CN101728426A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386078A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于制作多晶硅栅结构的方法 |
| CN102386078B (zh) * | 2010-09-03 | 2014-03-19 | 中芯国际集成电路制造(上海)有限公司 | 用于制作多晶硅栅结构的方法 |
| CN102446727A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种对包含氮化硅的刻蚀硬掩膜层的刻蚀方法 |
| CN103021824A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN103021824B (zh) * | 2011-09-22 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN102376557A (zh) * | 2011-11-30 | 2012-03-14 | 格科微电子（上海）有限公司 | 掺杂的多晶硅栅极的制作方法、mos晶体管及其制作方法 |
| CN103151312A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
| CN103151312B (zh) * | 2011-12-07 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630110B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100586737B1 (ko) | ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법 | |
| US10468402B1 (en) | Trench diode and method of forming the same | |
| CN103137618B (zh) | 局部载流子寿命减少 | |
| CA2283775A1 (en) | Trench-isolated bipolar devices | |
| US8093661B2 (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
| CN103199012A (zh) | Io esd器件及其形成方法 | |
| US6468870B1 (en) | Method of fabricating a LDMOS transistor | |
| US20210050434A1 (en) | Integrated Circuit and Bipolar Transistor | |
| CN103956323A (zh) | 半导体器件及其形成方法、非瞬时计算机可读存储介质 | |
| US20120104497A1 (en) | High voltage drain extension on thin buried oxide soi | |
| CN101728426A (zh) | 多晶硅栅结构及其制作方法 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| US7855404B2 (en) | Bipolar complementary semiconductor device | |
| US5525833A (en) | Process for making a bipolar junction transistor with a self-aligned base contact | |
| US9905679B2 (en) | Semiconductor device comprising a bipolar transistor | |
| US6699765B1 (en) | Method of fabricating a bipolar transistor using selective epitaxially grown SiGe base layer | |
| US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
| CN105280708A (zh) | 半导体器件 | |
| US20070205430A1 (en) | Method and structure of refractory metal reach through in bipolar transistor | |
| CN102496568A (zh) | 沟槽功率器件结构的制造方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| US7618871B2 (en) | Method for the production of a bipolar transistor comprising an improved base terminal | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111223932A (zh) | 一种半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100609 |