CN103151312B - 一种在cmos源漏注入前进行多晶硅掺杂的方法 - Google Patents

一种在cmos源漏注入前进行多晶硅掺杂的方法 Download PDF

Info

Publication number
CN103151312B
CN103151312B CN201110402830.3A CN201110402830A CN103151312B CN 103151312 B CN103151312 B CN 103151312B CN 201110402830 A CN201110402830 A CN 201110402830A CN 103151312 B CN103151312 B CN 103151312B
Authority
CN
China
Prior art keywords
source
polysilicon
reflecting layer
injection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110402830.3A
Other languages
English (en)
Other versions
CN103151312A (zh
Inventor
董金珠
胡君
罗啸
刘冬华
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110402830.3A priority Critical patent/CN103151312B/zh
Publication of CN103151312A publication Critical patent/CN103151312A/zh
Application granted granted Critical
Publication of CN103151312B publication Critical patent/CN103151312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种在CMOS源漏注入前进行多晶硅掺杂的方法，包括如下步骤：步骤1，在晶体管的侧墙形成后，在硅片上整体淀积一层抗反射层；该晶体管的多晶硅栅上依次有硅化钨与氮化硅层；步骤2，用化学机械研磨的方法把抗反射层磨平，使得多晶硅上面的氮化硅层暴露出来；步骤3，回刻抗反射层到所需要的厚度，使得源漏注入到多晶硅里面的同时，又能达到合适的源漏结深；步骤4，选择性地进行多晶硅杂质注入，保证杂质离子注入到多晶硅里面，并且尽量少的注入到源漏区域；步骤5，去除抗反射层；步骤6，选择性的进行源漏离子注入。该方法可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深。

Description

一种在CMOS源漏注入前进行多晶硅掺杂的方法
技术领域
本发明属于半导体集成电路制造工艺，具体涉及一种CMOS制造工艺，尤其是一种在CMOS源漏注入前进行多晶硅掺杂的方法。
背景技术
在某些特定的CMOS(互补金属氧化物半导体)制造工艺中，多晶硅上需要淀积氮化硅，而在SRAM(是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据)工艺中，栅氧化层上面需要有金属连线，所以在此工艺流程中，与常规的CMOS制造工艺不同的是，在多晶硅淀积之后，需要先淀积一层硅化钨，再淀积一层氮化硅。所以在后续的源漏注入的时候，很难注入到多晶硅里面去，注入能量小的话不能穿通硅化钨和氮化硅，注入能量大的话，源漏的结深太深，源漏区域的横向扩散容易导致晶体管穿通。如果在多晶硅poly淀积完之后直接进行多晶硅掺杂注入的话，特别对于深亚微米器件来讲，栅氧化层很薄，由于后续有很多热过程，包括多晶硅再氧化，侧墙形成的热过程，轻掺杂漏氧化，源漏热氧化等，容易使多晶硅中的硼穿过栅氧化层扩散到晶体管沟道里面去，引起晶体管性能的不稳定。
发明内容
本发明要解决的技术问题是提供一种在CMOS源漏注入前进行多晶硅掺杂的方法，该方法可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深，从而防止晶体管源漏穿通。
为解决上述技术问题，本发明提供一种在CMOS源漏注入前进行多晶硅掺杂的方法，包括如下步骤：
步骤1，在晶体管的侧墙形成后，在硅片上整体淀积一层抗反射层；该晶体管的多晶硅栅上依次有硅化钨与氮化硅层；
步骤2，用化学机械研磨的方法把抗反射层磨平，使得多晶硅上面的氮化硅层暴露出来；
步骤3，回刻抗反射层到所需要的厚度，使得源漏注入注入到多晶硅里面的同时，又能达到合适的源漏结深；
步骤4，选择性地进行多晶硅杂质注入，保证杂质离子注入到多晶硅里面，并且尽量少的注入到源漏区域；
步骤5，去除抗反射层；
步骤6，选择性的进行源漏离子注入。
步骤1中，所述抗反射层的材料为氮氧化硅，所述抗反射层的厚度为5000埃-2微米。所述晶体管的侧墙形成包括如下步骤：先制作具有P型硅衬底、N型阱和浅沟槽隔离的硅基片，再依次淀积栅氧化层、多晶硅层、硅化钨，氮化硅层，然后刻蚀形成多晶硅栅极，再淀积一层氧化硅层并刻蚀形成侧墙，再淀积一层氮化硅层并刻蚀形成侧墙，即形成晶体管的氧化物及氮化物侧墙。
步骤3中，所述回刻抗反射层采用HF湿法刻蚀工艺。所述回刻抗反射层到所需要的厚度，该厚度为500-3000埃。
步骤4中，所述选择性地进行多晶硅杂质注入具体为：对NMOS的多晶硅进行磷或砷注入，注入能量范围为3-30Kev，注入剂量范围为1e14-1e16/cm2；或者，对PMOS的多晶硅进行硼或氟化硼注入，注入能量为3-20Kev，注入剂量范围为1e14-1e16/cm2。
步骤5中，所述去除抗反射层采用湿法刻蚀工艺。
步骤6中，所述选择性的进行源漏离子注入具体为：对NMOS的源漏进行磷或砷注入，注入能量范围为3-50Kev，注入剂量范围为1e14-1e16/cm2；或者，对PMOS的源漏进行硼或氟化硼注入，注入能量为3-30Kev，注入剂量范围为1e14-1e16/cm2。
和现有技术相比，本发明具有以下有益效果：本发明针对一种特殊的工艺，该流程中晶体管的多晶硅栅上有硅化钨与氮化硅。本发明提供的一种在源漏注入前进行多晶硅掺杂的方法，可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深而导致的源漏穿通。
附图说明
图1是本发明方法的工艺流程剖面示意图；其中，图1(a)是本发明方法步骤一完成后的剖面示意图；图1(b)是本发明方法步骤二完成后的剖面示意图；图1(c)是本发明方法步骤三完成后的剖面示意图；图1(d)是本发明方法步骤四完成后的剖面示意图；图1(e)是本发明方法步骤五完成后的剖面示意图；图1(f)是本发明方法步骤六完成后的剖面示意图；
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提供了一种在源漏注入前进行多晶硅掺杂的方法，可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深。
如图1所示，本发明的主要工艺步骤如下：
工艺步骤一：先制作具有P型硅衬底、N型阱和浅沟槽隔离的硅基片，再依次淀积栅氧化层、多晶硅层、硅化钨，氮化硅层，然后刻蚀形成多晶硅栅极，再淀积一层氧化硅层并刻蚀形成侧墙，再淀积一层氮化硅层并刻蚀形成侧墙)，在晶体管的侧墙(氧化物及氮化物侧墙)形成后，在全硅片上整体淀积一层抗反射层(厚度范围为5000埃到2微米)，抗反射层的材料为氮氧化硅，如图1(a)所示。
工艺步骤二：用化学机械研磨的方法把抗反射层磨平，使得多晶硅层上面的氮化硅层暴露出来，如图1(b)所示。
工艺步骤三：采用HF湿法刻蚀工艺回刻，将抗反射层刻蚀到所需要的厚度(一般保留的抗反射层的厚度为500-3000埃)使得源漏注入注入到多晶硅层里面的同时，又能达到合适的源漏结深，如图1(c)所示。
工艺步骤四：选择性地进行多晶硅杂质注入(对NMOS的多晶硅进行磷或砷注入，能量范围为3-30Kev，剂量范围为1e14-1e16/cm2；对PMOS的多晶硅进行硼或氟化硼注入，能量为3-20Kev，剂量范围为1e14-1e16/cm2)，保证杂质离子注入到多晶硅层里面，并且尽量少的注入到源漏区，如图1(d)所示。
工艺步骤五：用湿法刻蚀工艺去除抗反射层，如图1(e)所示。
工艺步骤六：选择性的进行源漏离子注入，对NMOS的源漏进行磷或砷注入，能量范围为3-50Kev，剂量范围为1e14-1e16/cm2；对PMOS的源漏进行硼或氟化硼注入，能量为3-30Kev，剂量范围为1e14-1e16/cm2，如图1(f)所示。

Claims (5)

1.一种在CMOS源漏注入前进行多晶硅掺杂的方法，其特征在于，包括如下步骤：
步骤1，在晶体管的侧墙形成后，在硅片上整体淀积一层抗反射层；该晶体管的多晶硅栅上依次有硅化钨与氮化硅层；所述抗反射层的材料为氮氧化硅，所述抗反射层的厚度为5000埃-2微米；
步骤2，用化学机械研磨的方法把抗反射层磨平，使得多晶硅上面的氮化硅层暴露出来；
步骤3，回刻抗反射层到所需要的厚度，使得源漏注入注入到多晶硅里面的同时，又能达到合适的源漏结深；所述回刻抗反射层到所需要的厚度，该厚度为500-3000埃；
步骤4，选择性地进行多晶硅杂质注入，保证杂质离子注入到多晶硅里面，并且尽量少的注入到源漏区域；所述选择性地进行多晶硅杂质注入具体为：对NMOS的多晶硅进行磷或砷注入，注入能量范围为3-30Kev，注入剂量范围为1e14-1e16/cm2；或者，对PMOS的多晶硅进行硼或氟化硼注入，注入能量为3-20Kev，注入剂量范围为1e14-1e16/cm2；
步骤5，去除抗反射层；
步骤6，选择性的进行源漏离子注入。
2.如权利要求1所述的方法，其特征在于，步骤1中，所述晶体管的侧墙形成包括如下步骤：先制作具有P型硅衬底、N型阱和浅沟槽隔离的硅基片，再依次淀积栅氧化层、多晶硅层、硅化钨，氮化硅层，然后刻蚀形成多晶硅栅极，再淀积一层氧化硅层并刻蚀形成侧墙，再淀积一层氮化硅层并刻蚀形成侧墙，即形成晶体管的氧化物及氮化物侧墙。
3.如权利要求1所述的方法，其特征在于，步骤3中，所述回刻抗反射层采用HF湿法刻蚀工艺。
4.如权利要求1所述的方法，其特征在于，步骤5中，所述去除抗反射层采用湿法刻蚀工艺。
5.如权利要求1所述的方法，其特征在于，步骤6中，所述选择性的进行源漏离子注入具体为：对NMOS的源漏进行磷或砷注入，注入能量范围为3-50Kev，注入剂量范围为1e14-1e16/cm2；或者，对PMOS的源漏进行硼或氟化硼注入，注入能量为3-30Kev，注入剂量范围为1e14-1e16/cm2。
CN201110402830.3A 2011-12-07 2011-12-07 一种在cmos源漏注入前进行多晶硅掺杂的方法 Active CN103151312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110402830.3A CN103151312B (zh) 2011-12-07 2011-12-07 一种在cmos源漏注入前进行多晶硅掺杂的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110402830.3A CN103151312B (zh) 2011-12-07 2011-12-07 一种在cmos源漏注入前进行多晶硅掺杂的方法

Publications (2)

Publication Number Publication Date
CN103151312A CN103151312A (zh) 2013-06-12
CN103151312B true CN103151312B (zh) 2014-12-10

Family

ID=48549295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402830.3A Active CN103151312B (zh) 2011-12-07 2011-12-07 一种在cmos源漏注入前进行多晶硅掺杂的方法

Country Status (1)

Country Link
CN (1) CN103151312B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347370B (zh) * 2013-07-23 2017-08-08 上海华虹宏力半导体制造有限公司 提高pmos器件栅极的负偏压温度稳定性方法
CN109346402A (zh) * 2018-10-08 2019-02-15 西安微电子技术研究所 一种消除Polycide MOS工艺制程中WSix剥落的工艺和版图设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065704A2 (en) * 1999-07-01 2001-01-03 Intersil Corporation Low temperature coefficient resistor (TCRL)
KR20050049154A (ko) * 2003-11-21 2005-05-25 삼성전자주식회사 게이트 씨닝을 방지할 수 있는 씨모스 트랜지스터의제조방법
CN1889236A (zh) * 2005-06-30 2007-01-03 中芯国际集成电路制造(上海)有限公司 多晶硅栅极掺杂方法
CN101295640A (zh) * 2007-04-28 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种dram的多晶硅栅极制作方法
CN101728426A (zh) * 2008-10-28 2010-06-09 上海华虹Nec电子有限公司 多晶硅栅结构及其制作方法
CN102054696A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 形成源漏极的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394155B2 (en) * 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065704A2 (en) * 1999-07-01 2001-01-03 Intersil Corporation Low temperature coefficient resistor (TCRL)
KR20050049154A (ko) * 2003-11-21 2005-05-25 삼성전자주식회사 게이트 씨닝을 방지할 수 있는 씨모스 트랜지스터의제조방법
CN1889236A (zh) * 2005-06-30 2007-01-03 中芯国际集成电路制造(上海)有限公司 多晶硅栅极掺杂方法
CN101295640A (zh) * 2007-04-28 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种dram的多晶硅栅极制作方法
CN101728426A (zh) * 2008-10-28 2010-06-09 上海华虹Nec电子有限公司 多晶硅栅结构及其制作方法
CN102054696A (zh) * 2009-10-29 2011-05-11 中芯国际集成电路制造(上海)有限公司 形成源漏极的方法

Also Published As

Publication number Publication date
CN103151312A (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
US6368926B1 (en) Method of forming a semiconductor device with source/drain regions having a deep vertical junction
US9455204B1 (en) 10 nm alternative N/P doped fin for SSRW scheme
CN103531453A (zh) 半导体集成器件及其制作方法
CN107026083B (zh) 半导体装置的制造方法
CN109427677A (zh) 半导体结构及其形成方法
CN103681454A (zh) 半导体器件的隔离
JP2004282068A (ja) 半導体装置の形成方法
CN112635403B (zh) 静态随机存储器的制备方法
CN103151312B (zh) 一种在cmos源漏注入前进行多晶硅掺杂的方法
KR20100079765A (ko) 반도체 소자 및 그의 제조방법
CN102800595B (zh) Nmos晶体管形成方法及对应cmos结构形成方法
US6103580A (en) Method to form ultra-shallow buried-channel MOSFETs
CN104617140A (zh) 凹入式沟道存取晶体管器件及其制作方法
CN109065543B (zh) 改善n型sonos器件阈值电压均一性的方法
US8470664B2 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
US9093464B2 (en) Method for fabricating small-scale MOS device
CN101459140A (zh) 利用sab增加侧墙宽度的嵌入式eeprom工艺方法
CN104282569A (zh) Rfldmos的制作工艺方法
US20120302026A1 (en) Method for forming a transistor
CN107799421B (zh) 半导体器件的形成方法
US8409975B1 (en) Method for decreasing polysilicon gate resistance in a carbon co-implantation process
CN101996949A (zh) 半导体器件的制作方法
US8084340B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN102110614B (zh) 高k金属栅mos晶体管的制造方法
CN102005388B (zh) N型金属氧化物半导体源漏注入方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant