CN102054696A - 形成源漏极的方法 - Google Patents
形成源漏极的方法 Download PDFInfo
- Publication number
- CN102054696A CN102054696A CN2009101980947A CN200910198094A CN102054696A CN 102054696 A CN102054696 A CN 102054696A CN 2009101980947 A CN2009101980947 A CN 2009101980947A CN 200910198094 A CN200910198094 A CN 200910198094A CN 102054696 A CN102054696 A CN 102054696A
- Authority
- CN
- China
- Prior art keywords
- substrate
- oxide
- polysilicon gate
- alloy
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了形成源漏极的方法，该方法在衬底表面形成栅氧化层和多晶硅栅极之后，在栅氧化层以及多晶硅栅极表面依次生长再氧化物和氮化硅Si3N4层；然后，刻蚀衬底表面的Si3N4层；以多晶硅栅极为掩膜，将掺杂物注入衬底中。本发明方案减少了源漏极形成过程中对掺杂物的损耗。
Description
技术领域
本发明涉及半导体制作技术，尤其涉及形成源漏极的方法。
背景技术
随着技术的发展，半导体器件结构都越来越小，这使得形成源漏极过程中如何减少对衬底硅(Si)的损耗备受关注，减少对衬底Si的损耗，便可减少对形成源漏极过程中注入衬底Si的掺杂物的损耗，从而提高最终形成的半导体器件的性能。
下面通过图1对现有技术中形成源漏极的方法流程进行说明，在形成源漏极之前，在衬底表面已经形成了栅极结构，下面首先对形成栅极结构的过程进行简要说明，形成栅极结构的过程包括下面两个步骤：
首先，在衬底Si表面生长一层栅氧化层20，所述栅氧化层的材料例如为二氧化硅(SiO2)。
在衬底Si表面生长SiO2之前，需对衬底Si表面进行清洗，除掉衬底表面的玷污和氧化层；该氧化层的形成是因为：衬底Si曝露在空气中，表面的Si会被空气中的氧气氧化，因此，需要对衬底表面被氧化的Si进行清洗；该清洗的步骤需要在衬底进入氧化炉前的几个小时内进行。然后，将清洗后的衬底送入氧化炉中进行氧化，衬底进入氧化炉之后，衬底表面便生长了一薄层SiO2。衬底上生长了一薄层栅氧化层20之后的结构如图2a所示。
然后，在生长的栅氧化层20上形成多晶硅栅极。
具体地，将生长了栅氧化层20的衬底立即转入低压化学气相沉淀设备，在该设备的工艺腔中通入硅烷；硅烷分解，多晶硅沉淀在SiO2上；沉淀多晶硅的厚度约为500埃～2000埃。而后，对多晶硅栅极进行掩膜处理，使多晶硅栅极能够被光刻胶保护，进行掩膜处理时，在光刻区，利用深紫外线光刻技术刻印多晶硅栅极的精确结构；进一步地，在多晶硅与光刻胶之间还可以通过一层反射涂层以减少不希望的反射；并且，用于定义多晶硅栅极光刻胶的宽度是整个集成电路上最窄的结构，因此需进行各种不同的质量检测，包括特征尺寸检测、套准精度检测和缺陷检测，以精确确定出多晶硅栅极光刻胶的宽度尺寸。最后，采用各向异性等离子体进行多晶硅刻蚀，以得到多晶硅栅极侧壁垂直的剖面，至此，便形成了多晶硅栅极。淀积后形成多晶硅栅极的结构如图2b所示，图中的斜条纹部分为多晶硅栅极21。所述的栅氧化层和多晶硅栅极共同构成栅极结构。
形成多晶硅栅极21之后，再形成源漏极，其流程为图1所示，包括以下步骤：
步骤101，在栅氧化层20以及多晶硅栅极21表面生长一层再氧化物22。
本步骤所述再氧化物22为SiO2。执行本步骤之后得到的结构如图2c所示，图中用空白表示再氧化物22。
步骤102，在经过步骤101得到的再氧化物22上生长一层氮化硅Si3N423。
执行本步骤之后得到的结构如图2d所示，图中用网格部分表示生长的Si3N423。
步骤103，刻蚀掉衬底表面的Si3N423。
本步骤采用各向异性等离子体对衬底表面的Si3N423进行刻蚀，采用这种单向的刻蚀方法对Si3N423进行刻蚀，可以形成多晶硅栅极的侧壁。
执行本步骤的过程中，多晶硅栅极顶部的Si3N4也会被刻蚀掉；执行本步骤之后，只剩下多晶硅栅极侧壁上的Si3N4，其结构如图2e所示。
步骤104，去除Si衬底表面的栅氧化层20。
执行本步骤时，可采用氢氟酸HF对衬底表面的SiO2进行腐蚀。进行清洗时后的结构如图2f所示。
本步骤在对衬底表面的SiO2进行清洗时，会损耗掉衬底上的部分Si。
步骤105，以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。
本步骤中，需要采用光刻胶对多晶硅栅极进行保护，再进行掺杂物注入，图2g为掺杂物注入的示图。
对于N型金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)，本步骤注入的掺杂物为砷或磷。
对于P型MOSFET，本步骤注入的掺杂物为硼或硼氟化物。
在注入掺杂物之后，会进行多次灰化(ASH)和清洗过程，例如，包括：进行ASH以去除多晶硅栅极上的光刻胶，在ASH过程中，用于进行ASH的氧气会将衬底Si氧化成SiO2；进行ASH之后，由于衬底表面会有些残留物，需要用HF或氨水(NH4OH)对Si衬底表面的残留物进行清洗，清洗时，会洗掉Si衬底表面因ASH形成的一层SiO2，洗掉SiO2，也就带走了步骤105在衬底Si中注入的掺杂物，从而，影响了最后形成的半导体器件的性能。
由以上分析，现有的源漏极形成方法中存在的以下问题：
步骤104在清洗衬底表面的SiO2时，会损耗掉衬底上的部分Si，而步骤105中注入的掺杂物是依附于Si的带电性物质，由于损失了衬底上的部分Si，导致Si的导电性减小，引起掺杂物损耗；Si的导电性小，将导致形成的源、漏极电阻增加，引起源极到漏极电流减小，而源漏极的效果是开关效果，源漏极电流减小将导致开关变慢，这影响了最后形成的源漏极的性能。并且，更重要的是，步骤105之后还会进行多次ASH和清洗过程，也会损耗到衬底上的部分Si，导致依附在Si上的掺杂物的损耗，进一步地影响了最后形成的器件的性能。
发明内容
本发明提供一种形成源漏极的方法，该方法能够减少源漏极形成过程中对掺杂物的损耗。
一种形成源漏极的方法，该方法包括：
在衬底表面形成栅氧化层和多晶硅栅极之后，在栅氧化层以及多晶硅栅极表面依次生长再氧化物和Si3N4层；
刻蚀再氧化物表面的Si3N4层；
以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。
较佳地，所述形成氧化层和多晶硅栅极的方法包括：
在衬底表面生长一层栅氧化层；
在生长的所述栅氧化层上形成多晶硅栅极。
较佳地，所述再氧化物为SiO2或氮氧化硅SiON。
较佳地，当所述再氧化物为SiON时，SiON通过原位气相生成方法进行生长。
较佳地，对于N型金属氧化物半导体场效应晶体管，所述掺杂物为砷或磷。
较佳地，对于P型金属氧化物半导体场效应晶体管，所述掺杂物为硼或硼氟化物。
从上述方案可以看出，本发明在形成源漏极的过程中，在形成栅氧化层以及多晶硅栅极之后，在栅氧化层以及多晶硅栅极表面依次生长再氧化物和Si3N4层；然后刻蚀再氧化物表面的Si3N4层；再以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。本发明在刻蚀再氧化物表面的Si3N4之后，不对衬底表面的再氧化物进行清除，而是保留衬底表面的再氧化物，通过衬底表面的再氧化物，以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。由于不对衬底表面的再氧化物进行清洗，减少了因为清洗对衬底上Si的损耗，也就减少了因Si损耗造成的掺杂物损耗，保证了最后形成的源漏极的性能。并且，由于衬底Si表面保留着一层再氧化物，在进行掺杂物注入之后，对衬底表面进行多次ASH和清洗时，ASH中的氧很难通过保留着的再氧化物扩散进一步氧化衬底上的Si，也会减少对衬底Si的损耗，相应地减少依附在Si上的掺杂物的损耗，从而，进一步保证了最后形成的器件的性能。
附图说明
图1为现有技术形成源漏极的方法流程图；
图2为现有技术形成源漏极过程中结构变化的示意图，包括图2a-2g；
图3为本发明形成源漏极的方法示例性流程图；
图4为本发明形成源漏极过程中结构变化的示意图，包括图4a-4f。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明进一步详细说明。
本发明形成源漏极的方法中，在刻蚀再氧化物表面的Si3N4之后，不对衬底表面的再氧化物进行清除，而是保留衬底表面的再氧化物，通过衬底表面的再氧化物，以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。由于不对衬底表面的再氧化物进行清洗，减少了因为清洗对衬底上Si的损耗，也就减少了因Si损耗造成的掺杂物损耗；并且，在进行掺杂物注入之后，对衬底表面进行多次ASH和清洗时，保留着的氧化层可以阻止ASH中的氧通过扩散到达衬底Si的表面进行氧化消耗衬底Si，从而，保证了最后形成的源漏极的性能。
下面通过图3对本发明形成源漏极的方法流程进行说明，在形成源漏极之前，在衬底表面已经形成了栅极结构，下面首先对形成栅极结构的过程进行简要说明，形成栅极结构的过程包括下面两个步骤：
首先，在衬底Si表面生长一层栅氧化层40，所述栅氧化层的材料例如为SiO2。
在衬底Si表面生长SiO2之前，需对衬底Si表面进行清洗，除掉衬底表面的玷污和氧化层；该氧化层的形成是因为：衬底Si曝露在空气中，表面的Si会被空气中的氧气氧化，因此，需要对衬底表面被氧化的Si进行清洗；该清洗的步骤需要在衬底进入氧化炉前的几个小时内进行。然后，将清洗后的衬底送入氧化炉中进行氧化，衬底进入氧化炉之后，衬底表面便生长了一薄层SiO2。衬底上生长了一薄层栅氧化层40之后的结构如图4a所示。
然后，在生长的栅氧化层40上形成多晶硅栅极。
具体地，将生长了栅氧化层40的衬底立即转入低压化学气相沉淀设备，在该设备的工艺腔中通入硅烷；硅烷分解，多晶硅沉淀在SiO2上；沉淀多晶硅的厚度约为500埃～2000埃。而后，对多晶硅栅极进行掩膜处理，使多晶硅栅极能够被光刻胶保护，进行掩膜处理时，在光刻区，利用深紫外线光刻技术刻印多晶硅栅极的精确结构；进一步地，在多晶硅与光刻胶之间还可以通过一层反射涂层以减少不希望的反射；并且，用于定义多晶硅栅极光刻胶的宽度是整个集成电路上最窄的结构，因此需进行各种不同的质量检测，包括特征尺寸检测、套准精度检测和缺陷检测，以精确确定出多晶硅栅极光刻胶的宽度尺寸。最后，采用各向异性等离子体进行多晶硅刻蚀，以得到多晶硅栅极侧壁垂直的剖面，至此，便形成了多晶硅栅极41。淀积后形成多晶硅栅极41的结构如图4b所示，图中的斜条纹部分为多晶硅栅极41。所述的栅氧化层和多晶硅栅极共同构成栅极结构。
形成多晶硅栅极41之后，再形成源漏极，其流程为图3所示，包括以下步骤：
步骤301，在栅氧化层40以及多晶硅栅极41表面生长一层再氧化物42。
所述再氧化物42可采用通常使用的SiO2。执行本步骤之后得到的结构如图4c所示。
步骤302，在经过步骤301得到的再氧化物42上生长一层Si3N443。
执行本步骤之后得到的结构如图4d所示，图中用网格部分表示生长的Si3N443。
步骤303，刻蚀再氧化物表面的Si3N443。
本步骤采用各向异性等离子体对衬底表面的Si3N4进行刻蚀，采用这种单向的刻蚀方法对Si3N4进行刻蚀，可以形成多晶硅栅极的侧壁。
执行本步骤的过程中，多晶硅栅极顶部的Si3N4也会被刻蚀掉；执行本步骤之后，只剩下多晶硅栅极侧壁上的Si3N4，其结构如图4e所示。
步骤304，以多晶硅栅极为掩膜，通过衬底表面的再氧化物，将掺杂物注入衬底Si中。
本步骤中，需要采用光刻胶对多晶硅栅极进行保护，再进行掺杂物注入，图4f为掺杂物注入的示图。
对于N型MOSFET，本步骤注入的掺杂物为砷或磷。通常，会采用砷离子进行掺杂物注入，选择砷而不选择磷的原因是砷的分子量更大，有利于衬底Si表面非晶化，在注入中能够得到更均匀的掺杂深度。
对于P型MOSFET，本步骤注入的掺杂物为硼或硼氟化物。
现有技术中，在刻蚀再氧化物表面的Si3N4之后，会清洗衬底表面的SiO2时，这将损耗掉衬底上的部分Si，而之后注入的掺杂物是依附于Si的带电性物质，由于损失了衬底上的部分Si，导致Si的导电性减小，引起掺杂物损耗；Si的导电性小，将导致形成的源、漏极电阻增加，引起源极到漏极电流减小，而源漏极的效果是开关效果，源漏极电流减小将导致开关变慢，这影响了最后形成的源漏极的性能。
而本发明为了解决Si损耗导致注入的掺杂物损耗的问题，在刻蚀再氧化物表面的Si3N4之后，不对衬底表面的再氧化物进行清洗，在保留衬底表面的再氧化物的状态下进行掺杂物注入。这样，由于减少了因为清洗对衬底上Si的损耗，便减少了因Si损耗造成的掺杂物损耗，从而，保证了最后形成的源漏极的性能。
并且，在注入掺杂物之后，会进行多次ASH和清洗过程，本发明中，由于衬底Si表面保留着一层再氧化物，对衬底表面进行多次ASH和清洗时，保留着一层再氧化物会阻止ASH中的氧扩散接触到衬底上的Si，而使其氧化，从而减少对衬底Si的损耗，相应地减少依附在Si上的掺杂物的损耗，因此，进一步保证了最后形成的器件的性能。
本发明中，由于保留了衬底表面的再氧化物，在步骤304通过再氧化物注入掺杂物时，可以根据需要，调节注入掺杂物的能量，以实现透过再氧化物将掺杂物注入衬底Si中。
注入掺杂物之后，衬底上源极和漏极的Si都会有部分损耗。通过实验数据获知：对于采用现有技术的方案形成的源漏极，测得的Si损耗的厚度为3.7nm；而采用本发明方案形成的源漏极，测得的Si损耗的厚度为2.5nm；可见，与现有技术方案相比，本发明方案中Si损耗减少了约30％。
若步骤301所述的再氧化物采用SiO2，步骤304在注入掺杂物时，由于掺杂物的扩展，注入的掺杂物有一部分将进入SiO2，进入SiO2的部分掺杂物还可能跑到空气中：这是因掺杂物扩散引起的掺杂物损耗。虽然保留衬底表面的再氧化物还是会造成掺杂物损耗，但相比现有技术中清除再氧化物的方法，已经大大较少了掺杂物的损耗。
步骤301在衬底上生长的再氧化物，可以采用通常使用的SiO2。为了进一步地减少掺杂物损耗，也可以用氮氧化硅(SiON)替换SiO2，相应地，步骤304包括：以多晶硅栅极为掩膜，通过衬底表面的SiON，将掺杂物注入衬底Si中。
与SiO2相比，SiON能够更好地阻止掺杂物的扩散。采用SiON时，由于SiON比SiO2具有更好的阻碍掺杂物扩散的特点，可以减少扩散到SiON的掺杂物的量，从而，减少掺杂物损耗。
根据实现数据获知，与采用SiO2相比，采用SiON形成的源漏极的电阻更小，相应地，最后形成的源极到漏极的电流增大，从而，可以进一步保证最后形成的源漏极的开关性能。
SiON可以采用原位气相生成(ISSG，In-situ Stream Generation)方法进行生长；具体地，执行步骤301时，通过一氧化二氮(N2O)和H2，在温度为900-1100摄氏度的环境下在衬底上生长一层SiON。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种形成源漏极的方法，该方法包括：
在衬底表面形成栅氧化层和多晶硅栅极之后，在栅氧化层以及多晶硅栅极表面依次生长再氧化物和氮化硅Si3N4层；
刻蚀再氧化物表面的Si3N4层；
以多晶硅栅极为掩膜，将掺杂物注入衬底Si中。
2.如权利要求1所述的方法，其特征在于，所述形成栅氧化层和多晶硅栅极的方法包括：
在衬底表面生长一层栅氧化层；
在生长的所述栅氧化层上形成多晶硅栅极。
3.如权利要求1或2所述的方法，其特征在于，所述再氧化物为二氧化硅SiO2或氮氧化硅SiON。
4.如权利要求3所述的方法，其特征在于，当所述再氧化物为SiON时，SiON通过原位气相生成方法进行生长。
5.如权利要求1至4中任一项所述的方法，其特征在于，对于N型金属氧化物半导体场效应晶体管，所述掺杂物为砷或磷。
6.如权利要求1至4中任一项所述的方法，其特征在于，对于P型金属氧化物半导体场效应晶体管，所述掺杂物为硼或硼氟化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101980947A CN102054696A (zh) | 2009-10-29 | 2009-10-29 | 形成源漏极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101980947A CN102054696A (zh) | 2009-10-29 | 2009-10-29 | 形成源漏极的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102054696A true CN102054696A (zh) | 2011-05-11 |
Family
ID=43958891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101980947A Pending CN102054696A (zh) | 2009-10-29 | 2009-10-29 | 形成源漏极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054696A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021824A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN103151312A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
| CN104851799A (zh) * | 2014-02-13 | 2015-08-19 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
-
2009
- 2009-10-29 CN CN2009101980947A patent/CN102054696A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021824A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN103021824B (zh) * | 2011-09-22 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 在cmos源漏掺杂时进行多晶硅栅注入的方法 |
| CN103151312A (zh) * | 2011-12-07 | 2013-06-12 | 上海华虹Nec电子有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
| CN103151312B (zh) * | 2011-12-07 | 2014-12-10 | 上海华虹宏力半导体制造有限公司 | 一种在cmos源漏注入前进行多晶硅掺杂的方法 |
| CN104851799A (zh) * | 2014-02-13 | 2015-08-19 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
| CN104851799B (zh) * | 2014-02-13 | 2017-09-05 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206451B (zh) | 分栅式闪存器件制造方法 | |
| CN103295891B (zh) | 栅介质层的制作方法、晶体管的制作方法 | |
| CN104637801A (zh) | 一种制备SiC MOSFET栅氧化层的方法 | |
| CN102592974B (zh) | 一种高k介质薄膜的制备方法 | |
| US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
| CN104425267A (zh) | 晶体管的形成方法 | |
| CN106206596B (zh) | 分栅式闪存器件制造方法 | |
| CN103855161A (zh) | 一种sonos闪存存储器及其制造方法 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| CN101024882A (zh) | 硅表面清洁溶液以及用其制造半导体器件的方法 | |
| CN102931068A (zh) | 一种锗基mosfet栅介质的制备方法 | |
| CN101826457B (zh) | 栅极及mos晶体管的制作方法 | |
| CN104157602B (zh) | 浅沟槽隔离结构的制备方法 | |
| CN102054696A (zh) | 形成源漏极的方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN106486365B (zh) | 半导体器件的形成方法 | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| CN104103503A (zh) | 半导体器件栅氧化层的形成方法 | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| CN106684146A (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| CN105870183A (zh) | 半导体结构及其形成方法 | |
| US8338276B2 (en) | Manufacturing method for a nanocrystal based device covered with a layer of nitride deposited by CVD | |
| CN103346126A (zh) | 闪存存储单元的形成方法 | |
| CN109545658A (zh) | 具有锗硅源漏的mos晶体管的制造方法 | |
| CN104733285A (zh) | 在半导体衬底表面制备锌掺杂超浅结的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110511 |