CN104851799B - 一种变掺杂区的形成方法和装置 - Google Patents
一种变掺杂区的形成方法和装置 Download PDFInfo
- Publication number
- CN104851799B CN104851799B CN201410050449.9A CN201410050449A CN104851799B CN 104851799 B CN104851799 B CN 104851799B CN 201410050449 A CN201410050449 A CN 201410050449A CN 104851799 B CN104851799 B CN 104851799B
- Authority
- CN
- China
- Prior art keywords
- edge
- layer
- doping area
- dielectric layer
- varying doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000002131 composite material Substances 0.000 claims abstract description 40
- 239000000126 substance Substances 0.000 claims abstract description 23
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 70
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- -1 phosphonium ion Chemical class 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229940090044 injection Drugs 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102000013275 Somatomedins Human genes 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供变掺杂区的形成方法和装置，包括：在栅极和栅氧化层表面生长多层复合膜层，包括至少两层不同材料的介质层：第一介质层和第二介质层，介质层因栅极的存在而形成相应的台阶；进行光刻刻蚀，露出第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，范围为第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区；腐蚀出第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，范围为第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区；腐蚀出栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，范围为栅极边缘至漏极边缘，形成第三变掺杂区。本发明较现有技术而言成本降低。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种变掺杂区的形成方法和装置。
背景技术
在变掺杂区的形成过程中，现有技术一般是采用多次光刻刻蚀的方法，以制作出多级台阶，然后利用不同台阶高度对离子注入的屏蔽能力大小不同来形成变掺杂区，具体方法是：在P型衬底1上制作栅氧化层2和多晶硅3，见图1；在栅氧化层2和多晶硅3上进行光刻刻蚀和N型离子注入，形成N+源区5和N+漏区6，如图2所示，4为光刻胶；在栅氧化层2和多晶硅3上生长介质层7，见图3；对介质层7进行多次光刻刻蚀，形成多级台阶，见图4、图5；在光刻刻蚀后进行N型离子注入，形成掺杂浓度不同的变掺杂区，如图6所示，其中8、9、10分别表示不同掺杂浓度的掺杂区。
根据以上描述可以看出，在现有技术中需要经过至少两次光刻刻蚀，以形成两个台阶，才能够在离子注入阶段利用不同台阶高度对注入离子的屏蔽能力不同，而产生不同的注入效果。通常情况下，芯片制造的成本是按照光刻层次计算的，光刻次数越多，成本就越高，因此上述需两次光刻刻蚀的方法流程较为复杂，成本较高。
发明内容
（一）要解决的技术问题
本发明提供一种变掺杂区的形成方法和装置，以解决现有技术中变掺杂区形成过程复杂，成本较高的技术问题。
（二）技术方案
为解决上述技术问题，本发明提供一种变掺杂区的形成方法，包括：
在源漏极形成后，在栅极和栅氧化层表面生长多层复合膜层，所述多层复合膜层包括至少两层不同材料的介质层：第一介质层和第二介质层，所述介质层因栅极的存在而形成相应的台阶；
在所述多层复合膜层上进行光刻刻蚀，露出所述第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，离子注入衬底的范围为所述第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区；
腐蚀出所述第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，离子注入衬底的范围为所述第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区；
腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，离子注入衬底的范围为栅极边缘至漏极边缘，形成第三变掺杂区。
进一步地，所述在栅极和栅氧化层表面生长多层复合膜层包括：
利用低压化学气相淀积的方法生长氮化硅层和氧化硅层的多层复合膜层，生长温度为600～800℃，每层厚度为0.1～0.5μm。
进一步地，
所述第一介质层和第二介质层分别为：氮化硅层，或，氧化硅层。
进一步地，
所述第一次离子注入、第二次离子注入和第三次离子注入的注入离子为磷离子，剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入能量随膜厚变化而变化，依次降低。
进一步地，
当所述多层复合膜层包括两层以上不同材料的介质层时，在所述形成第二变掺杂区之后，所述腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面之前，还包括：依次腐蚀出每一层介质层对应于栅极边缘到漏极边缘的表面并依次进行离子注入，离子注入衬底的范围为每一层介质层的台阶边缘至漏极边缘。
另一方面，本发明还提供一种变掺杂区的形成装置，包括：
生长单元，用于在源漏极形成后，在栅极和栅氧化层表面生长多层复合膜层，所述多层复合膜层包括至少两层不同材料的介质层：第一介质层和第二介质层，所述介质层因栅极的存在而形成相应的台阶；
光刻刻蚀单元，用于在所述多层复合膜层上进行光刻刻蚀，露出所述第一介质层对应于栅极边缘到漏极边缘的表面；
腐蚀单元，用于腐蚀出所述第二介质层对应于栅极边缘到漏极边缘的表面，和腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面；
离子注入单元，用于对所述第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，离子注入衬底的范围为所述第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区；对所述第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，离子注入衬底的范围为所述第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区；对所述栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，离子注入衬底的范围为栅极边缘至漏极边缘，形成第三变掺杂区。
进一步地，所述生长单元还用于：
利用低压化学气相淀积的方法生长氮化硅层和氧化硅层的多层复合膜层，生长温度为600～800℃，每层厚度为0.1～0.5μm。
进一步地，
所述第一介质层和第二介质层分别为：氮化硅层，或，氧化硅层。
进一步地，所述离子注入单元还用于：
注入磷离子，剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入能量随膜厚变化而变化，依次降低。
进一步地，当所述多层复合膜层包括两层以上不同材料的介质层时：
所述腐蚀单元还用于，依次腐蚀出每一层介质层对应于栅极边缘到漏极边缘的表面；
所述离子注入单元还用于，在每一层介质层对应于栅极边缘到漏极边缘的表面依次进行离子注入，离子注入衬底的范围为每一层介质层的台阶边缘至漏极边缘。
（三）有益效果
可见，在本发明提供的一种变掺杂区的形成方法和装置中，通过生长出多层复合膜层，产生多个对应台阶的方法，只需采用一次光刻，即可形成变掺杂区，本发明实施例的方法所采用的光刻次数较现有技术少，使得芯片制造成本降低，流程简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是栅氧化层和多晶硅的制作示意图；
图2是N+区的形成示意图；
图3是介质层的生长示意图；
图4是介质层的第一次光刻刻蚀示意图；
图5是介质层的第二次光刻刻蚀示意图；
图6是变掺杂区的形成示意图；
图7是本发明实施例变掺杂区的形成方法基本流程示意图；
图8是本发明实施例变掺杂区的形成方法一个优选实施例流程示意图；
图9是本发明实施例1多层复合膜层的生长示意图；
图10是本发明实施例1变掺杂区的光刻和第一变掺杂区形成示意图；
图11是本发明实施例1第二变掺杂区的形成示意图；
图12是本发明实施例1中间变掺杂区的形成示意图；
图13是本发明实施例1第三变掺杂区的形成示意图；
图14是本发明实施例变掺杂区的形成装置结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例首先提供一种变掺杂区的形成方法，参见图7，该方法包括：
步骤701：在源漏极形成后，在栅极和栅氧化层表面生长多层复合膜层，所述多层复合膜层包括至少两层不同材料的介质层：第一介质层和第二介质层，所述介质层因栅极的存在而形成相应的台阶。
步骤702：在所述多层复合膜层上进行光刻刻蚀，露出所述第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，离子注入衬底的范围为所述第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区。
步骤703：腐蚀出所述第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，离子注入衬底的范围为所述第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区。
步骤704：腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，离子注入衬底的范围为栅极边缘至漏极边缘，形成第三变掺杂区。
可见，在本发明实施例提供的一种变掺杂区的形成方法中，通过生长出多层复合膜层，产生多个对应台阶的方法，只需采用一次光刻，即可形成变掺杂区，本发明实施例的方法所采用的光刻次数较现有技术少，使得芯片制造成本降低，流程简单。
优选地，多层复合膜层可以是氮化硅层和氧化硅层交叠的多层结构，首先在栅极和栅氧化层表面沉积一层氮化硅，然后得到一层氧化硅，依此类推，其中生长多层复合膜层的方法可以是：利用低压化学气相淀积的方法生长氮化硅层和氧化硅层的多层复合膜层，生长温度为600～800℃，每层厚度为0.1～0.5μm。
优选地，第一介质层可以为氮化硅层或氧化硅层；第二介质层也可以为氮化硅层或氧化硅层。
优选地，所注入离子可以为磷离子，注入剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，并且注入的能量需要根据膜厚而调整，使得每次台阶低处对应的离子刚好可以注入到衬底。在第一次离子注入、第二次离子注入和第三次离子注入的过程中，注入能量是依次递减的。
优选地，当多层复合膜层包括两层以上不同材料的介质层时，如形成三明治结构或多层结构，在所述形成第二变掺杂区之后，所述腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面之前，还可以包括：在三明治结构或多层结构上依次腐蚀出每一层介质层对应于栅极边缘到漏极边缘的表面，并依次进行离子注入，离子注入衬底的范围为每一层介质层的台阶边缘至漏极边缘，形成变掺杂区。
实施例1：
下面以利用氮化硅/氧化硅/氮化硅三明治结构的多层复合膜层来形成变掺杂区为例，来详细说明本发明一个实施例的具体实现过程，参见图8。
步骤801：在P型衬底1上制作栅氧化层2和多晶硅3栅极，形成N+源漏区，在栅氧化层和多晶硅表面生长三明治结构的氮化硅/氧化硅/氮化硅多层复合膜层。
其中栅氧化层2和多晶硅3的制作示意图见图1，栅氧化层2的生长温度约为900～1100℃，厚度约为0.05～0.20μm；多晶硅3的生长温度约500～700℃，厚度约为0.3～0.8μm。
参见图2，光刻刻蚀后注入磷或砷离子，剂量为1.0E15～1.0E16个/cm，能量60KEV～150KEV，以形成N+源区5和N+漏区6。
然后在栅氧化层2和多晶硅3的表面生长三明治结构的氮化硅/氧化硅/氮化硅多层复合膜层11，包括第一层氮化硅层12，氧化硅层13和第二层氮化硅层14，此处的氮化硅层12、14和氧化硅层13均采用低压化学气相淀积的方法生长，生长温度为600～800℃，每层厚度为0.1～0.5μm。此时由于多晶硅3的存在，当多层复合膜层11生长时，每一层的表面均会出现台阶，参见图9。
步骤802：在多层复合膜层11上进行光刻刻蚀和离子注入，形成第一变掺杂区15。
本步骤中，在多层复合膜层11上进行光刻刻蚀，以露出第一层氮化硅层12对应于多晶硅3边缘到N+漏区6边缘的表面，在此进行离子注入，所注入的磷离子剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入时能量根据膜厚而调整，使得第一层氮化硅层12台阶低处对应的离子刚好可以注入到衬底，以此形成第一变掺杂区15，见图10。
步骤803：对第一层氮化硅层12进行腐蚀，形成第二变掺杂区16。
本步骤中，对第一层氮化硅层12利用磷酸进行腐蚀，以露出氧化硅层13对应于多晶硅3边缘到N+漏区6边缘的表面，进行离子注入。所注入的磷离子剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入时能量根据膜厚而调整，较步骤802中递减，使得氧化硅层13台阶低处对应的离子刚好可以注入到衬底，以此形成第二变掺杂区16，见图11。
步骤804：对氧化硅层13进行腐蚀，形成中间变掺杂区17。
本步骤中，对氧化硅层13利用氢氟酸进行腐蚀，以露出第二氮化硅层14对应于多晶硅3边缘到N+漏区6边缘的表面，进行离子注入。所注入的磷离子剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入时能量根据膜厚而调整，较步骤803中递减，使得第二氮化硅层14台阶低处对应的离子刚好可以注入到衬底，以此形成中间变掺杂区17，见图12。
步骤805：对第二层氮化硅层14进行腐蚀，形成第三变掺杂区17。
本步骤中，对第二层氮化硅层14利用磷酸进行腐蚀，以露出栅氧化层2对应于多晶硅3边缘到N+漏区6边缘的表面，进行离子注入。所注入的磷离子剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入时能量根据膜厚而调整，较步骤804中递减，使得栅氧化层2台阶低处对应的离子刚好可以注入到衬底，以此形成第三变掺杂区18，见图13。
至此，则完成了本发明实施例1变掺杂区的形成方法全过程。
在本发明一个实施例中，还提供一种变掺杂区的形成装置，参见图14，包括：
生长单元1401，用于在源漏极形成后，在栅极和栅氧化层表面生长多层复合膜层，所述多层复合膜层包括至少两层不同材料的介质层：第一介质层和第二介质层，所述介质层因栅极的存在而形成相应的台阶；
光刻刻蚀单元1402，用于在所述多层复合膜层上进行光刻刻蚀，露出所述第一介质层对应于栅极边缘到漏极边缘的表面；
腐蚀单元1403，用于腐蚀出所述第二介质层对应于栅极边缘到漏极边缘的表面，和腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面；
离子注入单元1404，用于对所述第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，离子注入衬底的范围为所述第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区；对所述第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，离子注入衬底的范围为所述第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区；对所述栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，离子注入衬底的范围为栅极边缘至漏极边缘，形成第三变掺杂区。
优选地，生长单元1401还可以用于：利用低压化学气相淀积的方法生长氮化硅层和氧化硅层的多层复合膜层，生长温度为600～800℃，每层厚度为0.1～0.5μm。
优选地，第一介质层和第二介质层可以分别为：氮化硅层，或，氧化硅层。
优选地，离子注入单元1404还可以用于：注入磷离子，剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入能量随膜厚变化而变化，依次降低。
优选地，当多层复合膜层包括两层以上不同材料的介质层时：腐蚀单元1403还可以用于，依次腐蚀出每一层介质层对应于栅极边缘到漏极边缘的表面；离子注入单元1404还可以用于，在每一层介质层对应于栅极边缘到漏极边缘的表面依次进行离子注入，离子注入衬底的范围为每一层介质层的台阶边缘至漏极边缘。
可见，本发明实施例具有如下有益效果：
在本发明实施例提供的一种变掺杂区的形成方法和装置中，通过生长出多层复合膜层，产生多个对应台阶的方法，只需采用一次光刻，即可形成变掺杂区，本发明实施例的方法所采用的光刻次数较现有技术少，使得芯片制造成本降低，流程简单。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (5)
1.一种变掺杂区的形成方法，其特征在于，包括：
在源漏极形成后，在栅极和栅氧化层表面生长多层复合膜层，所述多层复合膜层包括至少两层不同材料的介质层：第一介质层和第二介质层，所述介质层因栅极的存在而形成相应的台阶；
在所述多层复合膜层上进行光刻刻蚀，露出所述第一介质层对应于栅极边缘到漏极边缘的表面，进行第一次离子注入，离子注入衬底的范围为所述第一介质层的台阶边缘至漏极边缘，形成第一变掺杂区；
腐蚀出所述第二介质层对应于栅极边缘到漏极边缘的表面，进行第二次离子注入，离子注入衬底的范围为所述第二介质层的台阶边缘至漏极边缘，形成第二变掺杂区；
腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面，进行第三次离子注入，离子注入衬底的范围为栅极边缘至漏极边缘，形成第三变掺杂区。
2.根据权利要求1所述的变掺杂区的形成方法，其特征在于，所述在栅极和栅氧化层表面生长多层复合膜层包括：
利用低压化学气相淀积的方法生长氮化硅层和氧化硅层的多层复合膜层，生长温度为600～800℃，每层厚度为0.1～0.5μm。
3.根据权利要求2所述的变掺杂区的形成方法，其特征在于：
所述第一介质层和第二介质层分别为：氮化硅层，或，氧化硅层。
4.根据权利要求1所述的变掺杂区的形成方法，其特征在于：
所述第一次离子注入、第二次离子注入和第三次离子注入的注入离子为磷离子，剂量为1.0E13～1.0E14个/cm，能量为150KEV～300KEV，注入能量随膜厚变化而变化，依次降低。
5.根据权利要求1至4中任一项所述的变掺杂区的形成方法，其特征在于：
当所述多层复合膜层包括两层以上不同材料的介质层时，在所述形成第二变掺杂区之后，所述腐蚀出所述栅氧化层对应于栅极边缘到漏极边缘的表面之前，还包括：依次腐蚀出每一层介质层对应于栅极边缘到漏极边缘的表面并依次进行离子注入，离子注入衬底的范围为每一层介质层的台阶边缘至漏极边缘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410050449.9A CN104851799B (zh) | 2014-02-13 | 2014-02-13 | 一种变掺杂区的形成方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410050449.9A CN104851799B (zh) | 2014-02-13 | 2014-02-13 | 一种变掺杂区的形成方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851799A CN104851799A (zh) | 2015-08-19 |
| CN104851799B true CN104851799B (zh) | 2017-09-05 |
Family
ID=53851352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410050449.9A Expired - Fee Related CN104851799B (zh) | 2014-02-13 | 2014-02-13 | 一种变掺杂区的形成方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851799B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914133B (zh) * | 2016-05-09 | 2018-11-27 | 中国电子科技集团公司第五十五研究所 | 一种变掺杂结终端制备方法 |
| CN111192821B (zh) * | 2018-12-12 | 2023-04-14 | 深圳方正微电子有限公司 | 碳化硅功率器件结终端结构及制造方法、碳化硅功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| US5804485A (en) * | 1997-02-25 | 1998-09-08 | Miracle Technology Co Ltd | High density metal gate MOS fabrication process |
| US6162584A (en) * | 1998-05-07 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors and capacitor plates in an integrated circuit |
| CN102054696A (zh) * | 2009-10-29 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 形成源漏极的方法 |
| CN102569085A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体管的制作方法 |
-
2014
- 2014-02-13 CN CN201410050449.9A patent/CN104851799B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| US5804485A (en) * | 1997-02-25 | 1998-09-08 | Miracle Technology Co Ltd | High density metal gate MOS fabrication process |
| US6162584A (en) * | 1998-05-07 | 2000-12-19 | Taiwan Semiconductor Manufacturing Company | Method of fabricating polysilicon structures with different resistance values for gate electrodes, resistors and capacitor plates in an integrated circuit |
| CN102054696A (zh) * | 2009-10-29 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 形成源漏极的方法 |
| CN102569085A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851799A (zh) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102760791B (zh) | 形成掺杂区的方法、太阳能电池及其制造方法 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN105118807B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN104347401A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN105575781B (zh) | 沟槽型超级结的制造方法 | |
| CN104851799B (zh) | 一种变掺杂区的形成方法和装置 | |
| CN104752309B (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| CN104465399B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN104362182A (zh) | 一种平面双结型稳压二极管芯片及其生产工艺 | |
| CN106887433A (zh) | Sonos工艺方法 | |
| CN102593040A (zh) | Locos多层氧化层的集成制作方法 | |
| CN103426735B (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN105990152A (zh) | 一种vdmos器件及其制作方法 | |
| CN106356304A (zh) | 半导体制作工艺 | |
| CN104241356B (zh) | 一种dmos器件及其制作方法 | |
| CN104851801B (zh) | 一种源漏轻掺杂方法和装置 | |
| CN103996622B (zh) | 一种制作vdmos的方法 | |
| CN106981421A (zh) | 三极管基区的制作方法 | |
| CN106158653A (zh) | 平面型vdmos的制作方法 | |
| CN101930910B (zh) | 修复离子注入后氧化推进形成的衬底高低差的方法 | |
| CN104319255B (zh) | 低温度系数多晶硅电阻的制造方法 | |
| CN104681444B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN103400752A (zh) | 离子注入工艺在ccd制作中的应用及ccd制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170905 Termination date: 20180213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |