CN105990152A - 一种vdmos器件及其制作方法 - Google Patents
一种vdmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105990152A CN105990152A CN201510095607.7A CN201510095607A CN105990152A CN 105990152 A CN105990152 A CN 105990152A CN 201510095607 A CN201510095607 A CN 201510095607A CN 105990152 A CN105990152 A CN 105990152A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- groove
- preparation
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种VDMOS的制作方法,包括:在N型衬底上依次形成N型外延层、第一氧化层和氮化硅层;在所述氮化硅层上形成多晶硅层,并对所述多晶硅层进行刻蚀形成沟槽;在所述多晶硅层表面形成第二氧化层,对所述N型外延层进行P型离子注入,依次形成P-体区和P+区;去除所述第二氧化层,对所述N型外延层进行N型离子注入,形成N+源区;在所述沟槽内及所述多晶硅层上形成介质层,得到第一结构;对第一结构进行刻蚀,形成接触孔。本发明还提供了采用上述制作方法形成的VDMOS器件。通过在JFET区域单独进行高浓度的N型离子的注入,有效降低了VDMOS中JFET区域的电阻。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种VDMOS器件及其制作方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管(VerticalDoubleDiffusionMetal.Oxide—SemiconductorFieldEfieetTransistor,VDMOS),兼有双极晶体管和普通MOS器件的优点,无论是开关应用还是线形应用,VDMOS都是理想的功率器件,主要应用于电极调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。
常规平面型VDMOS的制作流程如下:
第一步:生长栅极介质层(栅氧化层)。生长多晶硅,并经过光刻、刻蚀,制作出多晶栅极。
第二步:进行P-体区的注入和驱入。
第三步:进行N+源区的光刻和注入。
第四步:生长氮化硅层,并进行P+区的注入。
第五步:生长介质层,并进行接触孔的光刻/刻蚀。
第六步:生长金属层,并进行金属层的光刻/刻蚀。
最终形成的VDMOS的结构如图1所示。两个P-体区中间所夹的区域,即结型场效应晶体管(Junction Field-Effect Transistor,JFET)JFET区域,这个区域的离子掺杂浓度,会影响到该处的电阻,JFET区域的掺杂浓度越高,该处的电阻越小。现有流程,无法单独对此处得掺杂浓度进行调整。
发明内容
针对现有技术的缺陷,本发明提供一种VDMOS器件及其制作方法,通过在JFET区域单独进行高浓度的N型离子的注入,降低了VDMOS中JFET区域的电阻。
提供一种VDMOS的制作方法,包括:
在N型衬底上依次形成N型外延层、第一氧化层和氮化硅层;
在所述氮化硅层上形成多晶硅层,并对所述多晶硅层进行刻蚀形成沟槽;
在所述多晶硅层表面形成第二氧化层,对所述N型外延层进行P型离子注入,依次形成P-体区和P+区;
去除所述第二氧化层,对所述N型外延层进行N型离子注入,形成N+源区;
在所述沟槽内及所述多晶硅层上形成介质层,得到第一结构;
对所述第一结构进行刻蚀,形成接触孔。
优选地,所述方法还包括:
在所述接触孔内及所述介质层表面形成第一金属层;
在所述N型衬底没有形成N型外延层的一面上形成第二金属层。
优选地,所述对所述多晶硅层进行刻蚀形成沟槽,包括:
对所述多晶硅层进行光刻刻蚀,形成多个沟槽,且一个沟槽位于所述多晶硅层的中间。
优选地,所述在所述多晶硅层表面形成第二氧化层,包括:
对所述多晶硅层进行氧化,形成第二氧化层,且所述第二氧化层将所述多晶硅层中间的沟槽填满。
优选地,所述P型离子为硼离子,所述N型离子为磷离子。
优选地,所述对所述N型外延层进行P型离子注入,依次形成P-体区和P+区,包括:
对所述N型外延层进行P型离子注入,形成P-体区,并在高温炉管中进行所述P-体区的驱入;
对所述N型外延层进行P型离子注入,形成P+区。
优选地,所述去除所述第二氧化层,包括:采用氢氟酸腐蚀掉所述第二氧化层。
优选地,所述在所述沟槽内及所述多晶硅层上形成介质层,包括:
采用化学气相沉淀的方式,在所述沟槽内及所述多晶硅层上形成介质层。
优选地,所述对所述第一结构进行刻蚀,形成接触孔,包括:
采用干法刻蚀,依次刻蚀掉所述介质层、所述氮化硅层、所述第一氧化层及所述N+源区,直至接触到所述P+区,形成接触孔。
第二方面,本发明提供了一种VDMOS器件,所述VDMOS器件采用上述的制作方法得到。
由上述技术方案可知,本发明提供一种VDMOS器件及其制作方法,采用分段结构的多晶硅栅极,通过在JFET区域单独进行高浓度的N型离子的注入,降低了VDMOS中JFET区域的电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些图获得其他的附图。
图1是现有VDMOS器件的结构示意图;
图2是本发明一实施例提供的VDMOS器件的制作方法的流程示意图;
图3是本发明实施例1中的形成第一氧化层的示意图;
图4是本发明实施例1中的形成氮化硅层的示意图;
图5是本发明实施例1中的形成多晶硅层的示意图;
图6是本发明实施例1中的形成多晶硅栅极的示意图;
图7是本发明实施例1中的形成第二氧化层的示意图;
图8是本发明实施例1中的形成P-体区的示意图;
图9是本发明实施例1中的P-体区驱入的示意图;
图10是本发明实施例1中的形成P+区的示意图;
图11是本发明实施例1中的去除第二氧化层的示意图;
图12是本发明实施例1中的形成N+源区的示意图;
图13是本发明实施例1中的形成介质层的示意图;
图14是本发明实施例1中的形成接触孔的示意图;
图15是本发明实施例1中的形成第一金属层和第二金属层的示意图;
图16是本发明实施例1提供的VDMOS器件的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,为本发明一实施例提供的VDMOS的制作方法的流程示意图,该方法包括如下步骤:
步骤S1:在N型衬底上依次形成N型外延层、第一氧化层和氮化硅层;
步骤S2:在所述氮化硅层上形成多晶硅层,并对所述多晶硅层进行刻蚀形成沟槽;
步骤S3:在所述多晶硅层表面形成第二氧化层,对所述N型外延层进行P型离子注入,依次形成P-体区和P+区;
步骤S4:去除所述第二氧化层,对所述N型外延层进行N型离子注入,形成N+源区;
步骤S5:在所述沟槽内及所述多晶硅层上形成介质层,得到第一结构;
步骤S6:对第一结构进行刻蚀,形成接触孔。
本实施例中,在步骤S6之后,该方法还包括如下步骤:
在所述接触孔内及所述介质层表面形成第一金属层;在N型衬底没有形成N型外延层的一面上形成第二金属层。
其中,第一金属层的材料为铝、硅或铜合金;而第二金属层的材料为钛、镍或银复合层。具体来说,形成第一金属层的具体过程为:
A01、采用溅射的方法沉积第一金属层,厚度为1~5微米;
A02、对第一金属层进行涂胶、曝光、显影;
A03、对第一金属层进行刻蚀。
本实施例中,步骤S2中对多晶硅层进行刻蚀形成沟槽,具体过程为:
对所述多晶硅层进行光刻刻蚀,形成多个沟槽,且一个沟槽位于所述多晶硅层的中间。需要说明的是,多晶硅层之间的沟槽是为了后续从此处注入N型离子。
本实施例中,步骤S3中的在多晶硅层表面形成第二氧化层,具体过程为:
对多晶硅层进行氧化,形成第二氧化层,且第二氧化层将所述多晶硅层中间的沟槽填满。
具体来说,在高温炉管中,通入氧气,对多晶硅层进行氧化,且生成的第二氧化层的厚度为0.2~1.0微米。由于氮化硅很难被氧化,因此,只有多晶硅表面被氧化成二氧化硅(第二氧化层)。并且生长出来的第二氧化层,会将多晶硅中间的沟槽填满,使得P型离子无法注入该区域。由此看来,多晶硅中间的沟槽相比其他的沟槽要小。
本实施例中,步骤S3中对N型外延层进行P型离子注入,依次形成P-体区和P+区,具体过程如下:
B01、对所述N型外延层进行P型离子注入,形成P-体区,并在高温炉管中进行所述P-体区的驱入。
具体来说,注入的P型离子为硼离子,注入的剂量为1.0E13~1.0E15个/cm2,能量为80KEV~120KEV。在高温炉管中进行P-体区的驱入时,驱入温度为900~1200℃,时间为60~180min。
B02、对所述N型外延层继续注入P型离子,形成P+区。
其中,进行P+区的注入,注入的离子为硼离子,剂量为1.0E14~1.0E16个/cm2。能量为80KEV~120KEV。
本实施例中,步骤S4中的去除所述第二氧化层,具体包括:采用氢氟酸腐蚀掉所述第二氧化层。则去除第二氧化层后,多晶硅中间的沟槽会重新显现出来,方便后续进行N+的注入。
本实施例中,对N型外延层进行N型离子注入时,注入的N型离子是磷离子,剂量为1.0E15~1.0E16个/cm2。能量100KEV~150KEV。由于多晶硅层中间有个沟槽,则也从该沟槽中注入了N型离子,即在JFET区域注入了N型离子,增大了JFET区域的离子掺杂浓度,降低了JFET区域的电阻。
本实施例中,步骤S5中所述的在所述沟槽内及所述多晶硅层上形成介质层,具体为:
采用化学气相沉淀的方式,在所述沟槽内及所述多晶硅层上形成介质层。其中,介质层的材料为不掺杂的二氧化硅或掺杂硼磷的二氧化硅。
本实施例中,步骤S6中对第一结构进行刻蚀,形成接触孔,具体过程为:
采用干法刻蚀,依次刻蚀掉所述介质层、所述氮化硅层、所述第一氧化层及所述N+源区,直至接触到所述P+区,形成接触孔。
实施例1
为了更清楚地说明本发明的技术方案,下面结合各步骤形成的器件的结构示意图说明实施例1,如图15所示,上述制作方法可具体包括如下步骤:
S10、在N型衬底1上依次形成N型外延层2及第一氧化层3,如图3所示;
其中,第一氧化层3的生长温度约为900~1100℃,厚度约为0.02~0.01um。
S11、在第一氧化层3上形成氮化硅层4,如图4所示;
其中,氮化硅层4的生长温度约为600~900℃,厚度约为0.02~0.01um。
S12、在氮化硅层4上形成多晶硅层5,如图5所示;
其中,多晶硅层5的生长温度约为500~700℃,厚度约为0.3~0.8um。
S13、对多晶硅层5进行刻蚀形成沟槽,如图6所示;
需要说明的是,本步骤需在多晶硅层5的中间形成一个小沟槽,以便后续注入N型离子。
S14、在多晶硅层5的表面形成第二氧化层6,如图7所示;
如图6所示,形成的第二氧化层6将多晶硅层5中间的小沟槽填满,使得P型离子无法注入该区域。
S15、对N型外延层2进行P型离子注入,形成P-体区7,如图8所示;
S16、在高温炉管中对P-体区进行驱入,如图9所示;
如图8所示,对P-体区进行驱入,使得P型离子得到更好的扩散。
S17、对N型外延层2进行P型离子注入,形成P+区8,如图10所示;
S18、去除多晶硅层5表面的第二氧化层6,如图11所示;
本步骤中,去除第二氧化层6以后,多晶硅层5中间的小沟槽露出来,方便后续注入N型离子。
S19、注入N型离子,形成N+源区9,如图12所示;
需要说明的是,本步骤中在JFET区域注入了N型离子,增大了JFET区域的离子掺杂浓度,降低了JFET区域的电阻。
S20、在多晶硅层5及沟槽内形成介质层10,如图13所示;
S21、从沟槽内依次刻蚀掉介质层10、氮化硅层4、第一氧化层3及N+源区9,直至接触到P+区8,形成接触孔,如图14所示;
S22、在多晶硅层5及接触孔内形成第一金属层11,并在N型衬底1的一面上形成第二金属层12,如图15所示。
本实施例提供了一种平面型VDMOS其制造方法,对平面型VDMOS工艺流程进行了优化。采用氮化硅+氧化层的复合结构,代替了原来单纯的栅极氧化层;同时采用分段结构的多晶硅栅极,经过多晶硅的氧化,将分段多晶硅中间的缝隙区域封闭,然后进行P-体区和P+区的制作,再去除多晶硅上的氧化层,进行N+区域的制作,则进行N+区域注入时,可以同时注入N型离子到JFET区域,如此增加了JFET去太原的离子掺杂浓度,降低了VDMOS中JFET区域的电阻。
本发明另一实施例提供了一种VDMOS器件,该VDMOS器件采用上述VDMOS器件的制作方法形成。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种VDMOS的制作方法,其特征在于,包括:
在N型衬底上依次形成N型外延层、第一氧化层和氮化硅层;
在所述氮化硅层上形成多晶硅层,并对所述多晶硅层进行刻蚀形成沟槽;
在所述多晶硅层表面形成第二氧化层,对所述N型外延层进行P型离子注入,依次形成P-体区和P+区;
去除所述第二氧化层,对所述N型外延层进行N型离子注入,形成N+源区;
在所述沟槽内及所述多晶硅层上形成介质层,得到第一结构;
对所述第一结构进行刻蚀,形成接触孔。
2.根据权利要求1所述的制作方法,其特征在于,所述方法还包括:
在所述接触孔内及所述介质层表面形成第一金属层;
在所述N型衬底没有形成所述N型外延层的一面上形成第二金属层。
3.根据权利要求1所述的制作方法,其特征在于,所述对所述多晶硅层进行刻蚀形成沟槽,包括:
对所述多晶硅层进行光刻刻蚀,形成多个沟槽,且一个沟槽位于所述多晶硅层的中间。
4.根据权利要求3所述的制作方法,其特征在于,所述在所述多晶硅层表面形成第二氧化层,包括:
对所述多晶硅层进行氧化,形成第二氧化层,且所述第二氧化层将所述多晶硅层中间的沟槽填满。
5.根据权利要求1所述的制作方法,其特征在于,所述P型离子为硼离子,所述N型离子为磷离子。
6.根据权利要求1所述的制作方法,其特征在于,所述对所述N型外延层进行P型离子注入,依次形成P-体区和P+区,包括:
对所述N型外延层进行P型离子注入,形成P-体区,并在高温炉管中进行所述P-体区的驱入;
对所述N型外延层进行P型离子注入,形成P+区。
7.根据权利要求1所述的制作方法,其特征在于,所述去除所述第二氧化层,包括:采用氢氟酸腐蚀掉所述第二氧化层。
8.根据权利要求1所述的制作方法,其特征在于,所述在所述沟槽内及所述多晶硅层上形成介质层,包括:
采用化学气相沉淀的方式,在所述沟槽内及所述多晶硅层上形成介质层。
9.根据权利要求1所述的制作方法,其特征在于,所述对所述第一结构进行刻蚀,形成接触孔,包括:
采用干法刻蚀,依次刻蚀掉所述介质层、所述氮化硅层、所述第一氧化层及所述N+源区,直至接触到所述P+区,形成接触孔。
10.一种VDMOS器件,其特征在于,所述VDMOS器件采用权利要求1-9中任一项所述的制作方法得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510095607.7A CN105990152B (zh) | 2015-03-03 | 2015-03-03 | 一种vdmos器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510095607.7A CN105990152B (zh) | 2015-03-03 | 2015-03-03 | 一种vdmos器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105990152A true CN105990152A (zh) | 2016-10-05 |
CN105990152B CN105990152B (zh) | 2019-05-07 |
Family
ID=57038659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510095607.7A Active CN105990152B (zh) | 2015-03-03 | 2015-03-03 | 一种vdmos器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105990152B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
CN108063160A (zh) * | 2017-12-18 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
CN108198860A (zh) * | 2017-12-29 | 2018-06-22 | 深圳市金誉半导体有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299658A (ja) * | 1992-04-20 | 1993-11-12 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
JPH07221296A (ja) * | 1994-01-28 | 1995-08-18 | Sanyo Electric Co Ltd | 縦型mos半導体装置及びその製造方法 |
CN100502044C (zh) * | 2005-09-29 | 2009-06-17 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
US20090315102A1 (en) * | 2005-04-27 | 2009-12-24 | Stmicroelectronics S.R.L. | Process and system for manufacturing a MOS device with intercell ion implant |
-
2015
- 2015-03-03 CN CN201510095607.7A patent/CN105990152B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299658A (ja) * | 1992-04-20 | 1993-11-12 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
JPH07221296A (ja) * | 1994-01-28 | 1995-08-18 | Sanyo Electric Co Ltd | 縦型mos半導体装置及びその製造方法 |
US20090315102A1 (en) * | 2005-04-27 | 2009-12-24 | Stmicroelectronics S.R.L. | Process and system for manufacturing a MOS device with intercell ion implant |
CN100502044C (zh) * | 2005-09-29 | 2009-06-17 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
CN108063160A (zh) * | 2017-12-18 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
CN108198860A (zh) * | 2017-12-29 | 2018-06-22 | 深圳市金誉半导体有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105990152B (zh) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
US9478619B2 (en) | Diamond semiconductor device and method for manufacturing same | |
WO2008065782A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur au carbure de silicium | |
CN103026461B (zh) | 用于填充半导体材料本体中深沟槽的工艺以及根据相同工艺所得的半导体器件 | |
CN101764160A (zh) | 半导体装置 | |
CN101834203A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2002025931A (ja) | 半導体素子の製造方法 | |
JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN102903738A (zh) | Ⅲ族氮化物半导体器件及其制造方法 | |
CN105161540A (zh) | 一种具有低米勒电容的vdmos器件结构及其制备方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
CN105990152A (zh) | 一种vdmos器件及其制作方法 | |
CN102148143B (zh) | 半导体器件和晶体管 | |
CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
CN103579003A (zh) | 一种制作超结mosfet的方法 | |
CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
CN103928321B (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
JP6766522B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN108231886A (zh) | 制造半导体器件的方法以及半导体器件 | |
CN105244279B (zh) | 一种平面型vdmos器件及其制作方法 | |
CN106356304A (zh) | 半导体制作工艺 | |
CN104867973B (zh) | 场效应管的制造方法和场效应管 | |
CN105336785B (zh) | 一种耗尽型vdmos器件及其制作方法 | |
CN106158961B (zh) | 平面型vdmos器件制作方法 | |
CN104022153B (zh) | 带有张应变薄膜应变源的双栅场效应晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, fangzheng building, 298 Fu Cheng Road, Beijing, Haidian District Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |