CN102903738A - Ⅲ族氮化物半导体器件及其制造方法 - Google Patents

Ⅲ族氮化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102903738A
CN102903738A CN2012103271487A CN201210327148A CN102903738A CN 102903738 A CN102903738 A CN 102903738A CN 2012103271487 A CN2012103271487 A CN 2012103271487A CN 201210327148 A CN201210327148 A CN 201210327148A CN 102903738 A CN102903738 A CN 102903738A
Authority
CN
China
Prior art keywords
layer
nitride
energy level
semiconductor devices
deep energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103271487A
Other languages
English (en)
Other versions
CN102903738B (zh
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JINGZHAN SEMICONDUCTOR CO Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210327148.7A priority Critical patent/CN102903738B/zh
Publication of CN102903738A publication Critical patent/CN102903738A/zh
Application granted granted Critical
Publication of CN102903738B publication Critical patent/CN102903738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种Ⅲ族氮化物半导体器件及其制造方法,Ⅲ族氮化物半导体器件包括:衬底;位于所述衬底上的氮化物成核层;位于所述氮化物成核层上的氮化物缓冲层;位于所述氮化物缓冲层上的宽禁带深能级调制层;位于所述宽禁带深能级调制层上的氮化物沟道层;以及位于所述氮化物沟道层上形成的电极,所述宽禁带深能级调制层由含有深能级缺陷的Ⅲ族氮化物半导体层形成,所述深能级缺陷的浓度为一个常数或者由氮化物缓冲层向氮化物沟道层逐渐减小;所述宽禁带深能级调制层的禁带宽度大于所述氮化物沟道层的禁带宽度。本发明通过在氮化物沟道层和氮化物缓冲层中间插入宽禁带深能级调制层,起到控制漏电流,降低电流崩塌效应的作用。

Description

Ⅲ族氮化物半导体器件及其制造方法
技术领域
本发明涉及微电子技术领域,特别是涉及一种Ⅲ族氮化物半导体器件及其制造方法。
背景技术
第Ⅲ族氮化物半导体具有大的禁带宽度、高的介电击穿电场和高的电子饱和漂移速率等特性,适用于制作高频、高温、高速转换和大功率的电子器件。一方面,由于氮化镓具有极高的迁移率和饱和速率,氮化镓电子器件在高频率功率放大器方面有很好的应用前景。从20世纪90年代至今,氮化镓基射频器件的研制一直是氮化镓电子器件研究的热点之一。另一方面,基于氮化镓的功率开关器件近年来受到人们越来越多的关注。这是由于氮化镓属于宽禁带半导体,因而具有很高的临界电场,因此同传统的硅器件相比,在同等击穿电压下氮化镓功率器件具有极低的开态损耗。但是由于缺乏本征衬底,氮化镓通常在硅、碳化硅或蓝宝石等异质衬底上生长。
由于氮化镓半导体和碳化硅、硅或蓝宝石等异质衬底在晶格常数和热膨胀系数方面存在差异,因此氮化镓半导体与衬底的界面处往往具有较大的晶格失配。于是,通常先在衬底上预先生长一层氮化物成核层,来匹配氮化镓和衬底之间巨大的晶格失配。然后在氮化物成核层上还需要生长氮化物缓冲层,以达到应力调控的目的。之后再生长氮化镓半导体层,包括形成氮化镓沟道层和氮化物势垒层,构成有源区。
然而实际情况下,这种方法不仅会导致氮化物半导体器件的电流崩塌效应,而且会使氮化物半导体器件的漏电增大。这是由于,一方面,虽然这种方法生长了氮化物成核层和氮化物缓冲层来匹配氮化镓和衬底之间巨大的晶格失配和热失配,但是氮化物有源区依然存在着大量缺陷,包括较高密度的位错(通常大于1E9cm-2)和点缺陷。另外,在氮化物生长过程中,也会同时引入很多杂质,比如氢,氧,碳和硅等。这些缺陷和杂质会极大的降低器件的性能,这是由于位错和碳杂质可以在禁带中引入深能级,形成陷阱中心或电荷俘获中心,将氮化物沟道层中的电荷俘获,导致严重的电流崩塌效应。另一方面,非故意掺杂引入的氧和碳以及包括氮缺陷在内的本征缺陷,都会使氮化镓器件工作时的漏电增大。为了减小漏电,在氮化物缓冲层实际生长过程中,可以通过掺入铁、碳和镁等杂质来补偿非故意掺杂,然而,铁、碳和镁等杂质会再次引入深能级,将沟道中电荷俘获,反而引起更严重的电流崩塌效应。因此人们非常难找到一种折中方案,在减小电流崩塌效应和减小漏电之间取得平衡。
因此,针对上述技术问题,有必要提供一种Ⅲ族氮化物半导体器件及其制造方法。
发明内容
有鉴于此,本发明通过在氮化物缓冲层和氮化物沟道层中间引入宽禁带深能级调制层的方法,以达到同时降低氮化物半导体器件的电流崩塌效应、降低漏电流和提高击穿电压的目的。利用能带工程,在宽禁带深能级调制层、氮化物沟道层和氮化物势垒层中间形成量子阱结构,起到限制载流子(比如说二维电子气)的作用,大大提高半导体器件包括三极管和二极管中电极对沟道的控制。由于量子阱结构的限制作用,载流子无法通过氮化物缓冲层中的缺陷从一个电极转移到另外一个电极,因此会极大降低电极间的漏电流。另外,在该宽禁带深能级调制层中,深能级的密度受到了严格的控制,把载流子和氮化物缓冲层中的电荷俘获中心隔离开来,避免了电流崩塌效应。因此,宽禁带深能级调制层通过将氮化物沟道层和氮化物缓冲层隔离开来,既避免了氮化物沟道层中载流子通过氮化物缓冲层中的非故意掺杂杂质和本征缺陷产生的漏电流,又避免了氮化物沟道层中载流子被氮化物沟道层中的补偿杂质和生长缺陷俘获导致的电流崩塌效应。
另外,当氮化物缓冲层由铝镓氮层构成、氮化物深能级调制层由铝镓铟氮层构成、氮化物沟道层由氮化镓层构成、氮化物势垒层由铝镓氮层构成时,氮化镓沟道层和铝镓氮势垒层界面处形成量子阱,将载流子限制在量子阱中,形成二维电子气沟道。铝镓铟氮深能级调制层与氮化镓沟道层之间界面处,由于铝镓铟氮深能级调制层具有更大的禁带宽度,因此对氮化镓沟道层中的电子形成了势垒。同理,铝镓氮缓冲层与铝镓铟氮深能级调制层界面处,由于铝镓氮缓冲层具有更大的禁带宽度,因此对铝镓铟氮深能级调制层中的电子形成势垒。上述两种势垒都有效的提高了量子阱沟道中二维电子气进入铝镓铟氮缓冲层的势垒,从而有效避免了二维电子气被缓冲层中陷阱电荷的俘获,大大减小了电流崩塌效应。
当氮化物缓冲层由铝镓铟氮层构成、氮化物深能级调制层由铝镓氮层构成、氮化物沟道层由氮化镓构成、氮化物势垒层由铝镓氮层构成时,氮化镓沟道层和铝镓氮势垒层界面处形成量子阱,将载流子限制在量子阱中,形成二维电子气沟道。铝镓氮深能级调制层与氮化镓沟道层之间界面处,由于铝镓氮深能级调制层具有更大的禁带宽度,因此对氮化镓沟道层中的电子形成了势垒。这样有效的提高了量子阱沟道中二维电子气进入铝镓铟氮缓冲层的势垒,从而有效避免了二维电子气被缓冲层中陷阱电荷的俘获,从而有效减小了电流崩塌效应。
为了实现上述目的,本发明实施例提供的技术方案如下:
一种Ⅲ族氮化物半导体器件,所述Ⅲ族氮化物半导体器件包括:
衬底;
位于所述衬底上的氮化物成核层;
位于所述氮化物成核层上的氮化物缓冲层;
位于所述氮化物缓冲层上的宽禁带深能级调制层;
位于所述宽禁带深能级调制层上的氮化物沟道层;
以及位于所述氮化物沟道层上形成的电极。
其中,所述宽禁带深能级调制层由含有深能级缺陷的Ⅲ族氮化物半导体层形成,所述深能级缺陷的浓度为一个常数或者由氮化物缓冲层向氮化物沟道层逐渐减小;所述宽禁带深能级调制层的禁带宽度大于所述氮化物沟道层的禁带宽度。
作为本发明的进一步改进,所述Ⅲ族氮化物半导体器件为二极管或三极管,所述二极管的电极包括正极和负极,所述三极管的电极包括源极、漏极和栅极。
作为本发明的进一步改进,所述氮化物沟道层和所述电极之间设有氮化物势垒层。
作为本发明的进一步改进,所述氮化物沟道层的禁带宽度小于所述氮化物势垒层的禁带宽度。
作为本发明的进一步改进,所述氮化物沟道层和电极所在层之间设有介质层。
作为本发明的进一步改进,所述宽禁带深能级调制层包括氮化镓、氮化铝、铝镓氮、铝镓铟氮的一种或者多种的组合。
作为本发明的进一步改进,所述宽禁带深能级调制层中深能级的密度小于1E18cm-3
作为本发明的进一步改进,所述宽禁带深能级调制层中深能级的密度从所述氮化物缓冲层一侧的1E20cm-3逐渐变化到所述氮化物沟道层一侧的1E18cm-3
作为本发明的进一步改进,所述宽禁带深能级调制层包括有意补偿杂质,所述有意补偿杂质为铁、碳、镁、锌、铍中的一种或多种的组合。
作为本发明的进一步改进,所述氮化物沟道层和氮化物势垒层中间还设有氮化物插入层,所述氮化物插入层的禁带宽度大于氮化物势垒层和氮化物沟道层的禁带宽度。
作为本发明的进一步改进,所述氮化物势垒层上还设有氮化镓冒层。
作为本发明的进一步改进,所述三极管的栅极设置为“г”形结构。
相应地,一种Ⅲ族氮化物半导体器件的制造方法,包括以下步骤:
提供一衬底;
在所述衬底上形成氮化物成核层;
在所述氮化物成核层上形成氮化物缓冲层;
在所述氮化物缓冲层上形成宽禁带深能级调制层;
在所述宽禁带深能级调制层上形成氮化物沟道层。
在所述氮化物沟道层上形成电极。
本发明的有益效果是:
首先,由于宽禁带深能级调制层、氮化物沟道层和氮化物势垒层中间形成量子阱,起到限制载流子的作用,大大提高半导体器件中电极对沟道的控制。由于量子阱结构的限制作用,载流子无法通过氮化物缓冲层中的缺陷从一个电极转移到另外一个电极,因此会极大降低电极间的漏电流;
其次,在该宽禁带深能级调制层中,深能级的密度受到了严格的控制,把载流子和氮化物缓冲层中的电荷俘获中心隔离开来,减少了载流子被氮化物缓冲层中电荷俘获的机会,可以大大降低电流崩塌效应。
由此可见,本发明Ⅲ族氮化物半导体器件及其制造方法中宽禁带深能级调制层同时具有减小电流崩塌和降低漏电的作用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中Ⅲ族氮化物半导体器件的剖面结构示意图;
图2为本发明第一实施方式中包含宽禁带深能级调制层的Ⅲ族氮化物半导体器件剖面结构图;
图3a、3b为本发明的第一种实施方式中含铝镓氮深能级调制层和铝铟镓氮深能级调制层的Ⅲ族氮化物半导体器件结构的能带结构及二维电子气示意图;
图4为本发明第二实施方式中含有氮化铝插入层的Ⅲ族氮化物半导体器件的剖面结构图;
图5为本发明第三实施方式中含有氮化镓冒层的Ⅲ族氮化物半导体器件的剖面结构图;
图6为本发明第四实施方式中含有介质层的Ⅲ族氮化物半导体器件的剖面结构图;
图7为本发明第五实施方式中“г”型栅结构的Ⅲ族氮化物半导体器件的剖面结构图。
具体实施方式
本发明的一种Ⅲ族氮化物半导体器件,包括:
衬底;
位于衬底上的氮化物成核层;
位于氮化物成核层上的氮化物缓冲层;
位于氮化物缓冲层上的宽禁带深能级调制层;
位于宽禁带深能级调制层上的氮化物沟道层;
以及位于氮化物沟道层上形成的电极;
其中,所述宽禁带深能级调制层由含有深能级缺陷的Ⅲ族氮化物半导体层形成,所述深能级缺陷的浓度为一个常数或者由氮化物缓冲层向氮化物沟道层逐渐减小;所述宽禁带深能级调制层的禁带宽度大于所述氮化物沟道层的禁带宽度。
相应地,一种Ⅲ族氮化物半导体器件的制造方法,包括以下步骤:
提供一衬底;
在衬底上形成氮化物成核层;
在氮化物成核层上形成氮化物缓冲层;
在氮化物缓冲层上形成宽禁带深能级调制层;
在宽禁带深能级调制层上形成氮化物沟道层。
在氮化物沟道层上形成电极。
本发明通过在氮化物沟道层和氮化物缓冲层中间插入宽禁带深能级调制层,起到控制漏电流,降低电流崩塌效应的作用。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外,在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。
图2为本发明第一实施方式中包含宽禁带深能级调制层的Ⅲ族氮化物半导体器件剖面结构图。本实施方式中的Ⅲ族氮化物半导体器件包括衬底1、生长在衬底1上的氮化物半导体层2以及位于氮化物半导体层2上的电极。其中,生长氮化物半导体的衬底1一般是硅,碳化硅或者蓝宝石。氮化物半导体层2包括位于衬底1上的氮化物成核层21、位于氮化物成核层21上的氮化物缓冲层22、位于氮化物缓冲层22上的宽禁带深能级调制层23、位于宽禁带深能级调制层23上的氮化物沟道层24以及位于氮化物沟道层24上的氮化物势垒层25。氮化物成核层21首先生长在衬底1上面。与传统Ⅲ族氮化物半导体器件制造方法不同之处在于,该实施方式的Ⅲ族氮化物半导体器件的制造方法是,在氮化物缓冲层22之上形成了宽禁带深能级调制层23,在宽禁带深能级调制层23上面再形成氮化物沟道层24。本实施方式中的Ⅲ族氮化物半导体器件是三极管,因此在氮化物沟道层24之上形成氮化物势垒层25,在氮化物势垒层25之上形成源极31和漏极32以及栅极33。在其他实施方式中的Ⅲ族氮化物半导体器件中可以不包括氮化物势垒层25。当然,Ⅲ族氮化物半导体器件中也可以是二极管,二极管中可以不包括氮化物势垒层25,二极管的氮化物沟道层上形成电极包括正极和负极。优选地,本实施方式中氮化物沟道层24的禁带宽度小于宽禁带深能级调制层23和氮化物势垒层25的禁带宽度。
下面结合两个含深能级调制层的Ⅲ族氮化物半导体器件的能带结构及二维电子气示意图来说明本发明的主要思想。本实施方式中的Ⅲ族氮化物半导体器件的制造方法是,在氮化物缓冲层22上形成宽禁带深能级调制层23,在深能级调制层23上形成氮化物沟道层24,之后在氮化物沟道层24上形成氮化物势垒层25。
图3(a)是本发明第一实施方式中含铝镓铟氮深能级调制层的Ⅲ族氮化物半导体器件的能带结构及二维电子气示意图。如图3(a)所示,氮化物缓冲层22由铝镓氮层构成,氮化物深能级调制层23由铝镓铟氮层构成,氮化物沟道层24由氮化镓层构成,氮化物势垒层25由铝镓氮层构成。氮化镓沟道层24和铝镓氮势垒层25界面处形成量子阱,将载流子限制在量子阱中,形成二维电子气沟道。铝镓铟氮深能级调制层23与氮化镓沟道层24之间界面处,由于铝镓铟氮深能级调制层23具有更大的禁带宽度,因此对氮化镓沟道层24中的电子形成了势垒。同理,铝镓氮缓冲层22与铝镓铟氮深能级调制层界面处,由于铝镓氮缓冲层22具有更大的禁带宽度,因此对铝镓铟氮深能级调制层23中的电子形成势垒。上述两种势垒都有效的提高了量子阱沟道中二维电子气进入铝镓铟氮缓冲层22的势垒,从而有效避免了二维电子气被缓冲层中陷阱电荷的俘获,大大减小了电流崩塌效应。
图3(b)是本发明第一实施方式中含铝镓氮深能级调制层的Ⅲ族氮化物半导体器件的能带结构及二维电子气示意图。如图3(b)所示,氮化物缓冲层22由铝镓铟氮层构成,氮化物深能级调制层23由铝镓氮层构成,氮化物沟道层24由氮化镓构成,氮化物势垒层25由铝镓氮层构成。氮化镓沟道层24和铝镓氮势垒层25界面处形成量子阱,将载流子限制在量子阱中,形成二维电子气沟道。铝镓氮深能级调制层23与氮化镓沟道层24之间界面处,由于铝镓氮深能级调制层23具有更大的禁带宽度,因此对氮化镓沟道层24中的电子形成了势垒。这样有效的提高了量子阱沟道中二维电子气进入铝镓铟氮缓冲层22的势垒,从而有效避免了二维电子气被缓冲层中陷阱电荷的俘获,从而有效减小了电流崩塌效应。
本实施方式中在宽禁带深能级调制层23靠近氮化物沟道层24界面处产生了由应力而产生的负的极化电荷,将电子限制在氮化镓沟道层24中;同时,由于宽禁带深能级调制层23和氮化物沟道层24界面存在能带不连续,对沟道中电子形成了势垒,减少了氮化物沟道层24注入到氮化物缓冲层22并被俘获的电子数。由于在铝镓氮深能级调制层23中掺杂有铁、碳、镁、锌、铍等杂质的一种或多种的组合,这些杂质会形成深能级中心,减少移动电荷,避免在深能级调制层23靠近缓冲层22处积聚电子,减少了被氮化物缓冲层22俘获的电子数。由于过多的补偿杂质会引入较多的深能级中心,因此深能级密度会受到严格的控制,避免了氮化物沟道层24中的电子被俘获导致电流崩塌。本实施例中的宽禁带深能级调制层可以是氮化镓、铟镓氮中的一种或多种的组合。
图4为本发明第二实施方式中含有氮化铝插入层的Ⅲ族氮化物半导体器件的剖面结构图。该实施方式中,在氮化物沟道层24和氮化物势垒层25之间引入氮化物插入层26,氮化物插入层26的禁带宽度大于氮化物势垒层25和氮化物沟道层24的禁带宽度。优选地,本实施方式中氮化物沟道层24为氮化镓,氮化物势垒层25为铝镓氮,氮化物插入层26为氮化铝。与第一实施方式不同之处在于,该实施方式的Ⅲ族氮化物半导体器件的制造方法是,在氮化物沟道层24上先生长氮化物插入层26,再在氮化物插入层26上生长氮化物势垒层25。由于氮化铝的禁带宽度大于铝镓氮和氮化镓,因此在引入氮化物插入层26相当于在氮化物势垒层25一侧提高了铝镓氮的势垒高度,使氮化物沟道层24和氮化物插入层26之间沟道处的二维电子气浓度大大提高,从而提高了半导体器件的开关响应速度和工作频率。
图5为本发明第三实施方式中含有氮化镓冒层的Ⅲ族氮化物半导体器件的剖面结构图。该实施方式中,在氮化物势垒层25上表面增加一层氮化镓冒层27,在该实施方式中也可以不包括氮化物势垒层25。与第二实施方式不同之处在于,该实施方式的Ⅲ族氮化物半导体器件的制造方法是,先在氮化物势垒层25上形成氮化镓冒层27,然后在氮化镓冒层27上形成金属形成源极31和漏极32以及源极31和漏极32之间形成栅极33。本实施方式通过在增加氮化铝氮化物成核层21、氮化物插入层26的基础上,再增加氮化镓冒层27,氮化镓冒层27可以减少氮化物势垒层25产生的应力。
图6为本发明第四实施方式中含有介质层的Ⅲ族氮化物半导体器件的剖面结构图。该实施方式中,在氮化镓冒层27的上表面增加一层介质层4,在该实施方式中也可以不包括氮化物势垒层25。与第三实施方式不同之处在于,该实施方式的Ⅲ族氮化物半导体器件的制造方法是,在氮化镓冒层27上形成介质层4,并形成源极31和漏极33以及源极31和漏极33之间的栅极33。其中,介质层4可以是氮化硅或二氧化硅的一种或多种的组合。介质层4可以有效地减少氮化镓冒层27表面产生的表面态和陷阱中心,减少表面漏电,从而提高半导体器件的击穿电压。
图7为本发明第五实施方式中“г”型栅结构的Ⅲ族氮化物半导体器件的剖面结构图。该实施方式中,栅极33设置为“г”形结构。与第四实施方式不同之处在于,该实施方式的Ⅲ族氮化物半导体器件的制造方法是,在介质层4上面形成“г”形结构的栅极33。在本实施方式中的Ⅲ族氮化物半导体器件为高压器件时,源极31接地,漏极32电压通常超过100V,而栅极33的电压通常不会超过±10V,因而栅极33和漏极32两极之间电压通常远远超过源极31和栅极33两极之间的电压,但是栅极33和漏极32之间的距离相比于源极31和栅极33之间的距离相差不多,导致栅极33和漏极32之间靠近栅极33处有很高的电场强度,所以很容易发生击穿。通过引入“г”形结构的栅极,可以将栅极电荷分布更加广泛,降低栅极33和漏极32之间电场强度峰值点的最大场强,提高Ⅲ族氮化物半导体器件的击穿电压。
通过上述的实施方式,本发明氮化物功率晶体管制造方法制得的氮化物功率晶体管具有以下有益效果:
首先,由于宽禁带深能级调制层、氮化物沟道层和氮化物势垒层中间形成量子阱,起到限制载流子的作用,大大提高半导体器件中电极对沟道的控制。由于量子阱结构的限制作用,载流子无法通过氮化物缓冲层中的缺陷从一个电极转移到另外一个电极,因此会极大降低电极间的漏电流;
其次,在该宽禁带深能级调制层中,深能级的密度受到了严格的控制,把载流子和氮化物缓冲层中的电荷俘获中心隔离开来,减少了载流子被氮化物缓冲层中电荷俘获的机会,可以大大降低电流崩塌效应。
由此可见,本发明Ⅲ族氮化物半导体器件及其制造方法中宽禁带深能级调制层同时具有减小电流崩塌和降低漏电的作用。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (13)

1.一种Ⅲ族氮化物半导体器件,其特征在于,所述Ⅲ族氮化物半导体器件包括:
衬底;
位于所述衬底上的氮化物成核层;
位于所述氮化物成核层上的氮化物缓冲层;
位于所述氮化物缓冲层上的宽禁带深能级调制层;
位于所述宽禁带深能级调制层上的氮化物沟道层;
以及位于所述氮化物沟道层上形成的电极;
其中,所述宽禁带深能级调制层由含有深能级缺陷的Ⅲ族氮化物半导体层形成,所述深能级缺陷的浓度为一个常数或者由氮化物缓冲层向氮化物沟道层逐渐减小;所述宽禁带深能级调制层的禁带宽度大于所述氮化物沟道层的禁带宽度。
2.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述Ⅲ族氮化物半导体器件为二极管或三极管,所述二极管的电极包括正极和负极,所述三极管的电极包括源极、漏极和栅极。
3.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述氮化物沟道层和所述电极之间设有氮化物势垒层。
4.根据权利要求3所述的Ⅲ族氮化物半导体器件,其特征在于,所述氮化物沟道层的禁带宽度小于所述氮化物势垒层的禁带宽度。
5.根据权利要求1或3所述的Ⅲ族氮化物半导体器件,其特征在于,所述氮化物沟道层和电极所在层之间设有介质层。
6.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述宽禁带深能级调制层包括氮化镓、氮化铝、铝镓氮、铝镓铟氮的一种或者多种的组合。
7.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述宽禁带深能级调制层中深能级的密度小于1E18cm-3
8.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述宽禁带深能级调制层中深能级的密度从所述氮化物缓冲层一侧的1E20cm-3逐渐变化到所述氮化物沟道层一侧的1E18cm-3
9.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述宽禁带深能级调制层包括有意补偿杂质,所述有意补偿杂质为铁、碳、镁、锌、铍中的一种或多种的组合。
10.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述氮化物沟道层和氮化物势垒层中间还设有氮化物插入层,所述氮化物插入层的禁带宽度大于氮化物势垒层和氮化物沟道层的禁带宽度。
11.根据权利要求1所述的Ⅲ族氮化物半导体器件,其特征在于,所述氮化物势垒层上还设有氮化镓冒层。
12.根据权利要求3所述的Ⅲ族氮化物半导体器件,其特征在于,所述三极管的栅极设置为“г”形结构。
13.一种如权利要求1所述的Ⅲ族氮化物半导体器件的制造方法,其特征在于,所述方法包括以下步骤:
提供一衬底;
在所述衬底上形成氮化物成核层;
在所述氮化物成核层上形成氮化物缓冲层;
在所述氮化物缓冲层上形成宽禁带深能级调制层;
在所述宽禁带深能级调制层上形成氮化物沟道层;
在所述氮化物沟道层上形成电极。
CN201210327148.7A 2012-09-06 2012-09-06 Ⅲ族氮化物半导体器件及其制造方法 Active CN102903738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210327148.7A CN102903738B (zh) 2012-09-06 2012-09-06 Ⅲ族氮化物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210327148.7A CN102903738B (zh) 2012-09-06 2012-09-06 Ⅲ族氮化物半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102903738A true CN102903738A (zh) 2013-01-30
CN102903738B CN102903738B (zh) 2016-08-17

Family

ID=47575901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210327148.7A Active CN102903738B (zh) 2012-09-06 2012-09-06 Ⅲ族氮化物半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102903738B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117303A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
CN106876444A (zh) * 2017-03-03 2017-06-20 东南大学 基于多周期量子阱结构的hemt器件
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN108428741A (zh) * 2017-02-14 2018-08-21 英诺赛科(珠海)科技有限公司 氮化镓半导体器件及其制作方法
CN109964305A (zh) * 2016-09-02 2019-07-02 Iqe公司 Iii族氮化物结构生长用成核层
CN110335898A (zh) * 2019-08-05 2019-10-15 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN110444600A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN111162117A (zh) * 2020-01-02 2020-05-15 杭州电子科技大学 一种抗单粒子烧毁的GaN器件
CN112750894A (zh) * 2021-01-18 2021-05-04 陕西君普新航科技有限公司 一种准垂直二极管
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787229A (zh) * 2004-12-09 2006-06-14 中国科学院半导体研究所 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
CN101611471A (zh) * 2007-02-16 2009-12-23 住友化学株式会社 场效应晶体管用外延基板
US20110278676A1 (en) * 2010-05-14 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhancing channel strain
US20120025170A1 (en) * 2009-04-14 2012-02-02 Qinetiq Limited P-type semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1787229A (zh) * 2004-12-09 2006-06-14 中国科学院半导体研究所 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN101611471A (zh) * 2007-02-16 2009-12-23 住友化学株式会社 场效应晶体管用外延基板
CN101399284A (zh) * 2007-09-26 2009-04-01 中国科学院半导体研究所 氮化镓基高电子迁移率晶体管结构
US20120025170A1 (en) * 2009-04-14 2012-02-02 Qinetiq Limited P-type semiconductor devices
US20110278676A1 (en) * 2010-05-14 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhancing channel strain

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014121710A1 (zh) * 2013-02-07 2014-08-14 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
CN103117303B (zh) * 2013-02-07 2016-08-17 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
CN103117303A (zh) * 2013-02-07 2013-05-22 苏州晶湛半导体有限公司 一种氮化物功率器件及其制造方法
US10672763B2 (en) 2016-06-14 2020-06-02 Chih-Shu Huang Epitaxial structure of Ga-face group III nitride, active device, and method for fabricating the same
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN107507856B (zh) * 2016-06-14 2020-11-03 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN109964305A (zh) * 2016-09-02 2019-07-02 Iqe公司 Iii族氮化物结构生长用成核层
CN109964305B (zh) * 2016-09-02 2023-07-28 Iqe公司 Iii族氮化物结构生长用成核层
CN108428741A (zh) * 2017-02-14 2018-08-21 英诺赛科(珠海)科技有限公司 氮化镓半导体器件及其制作方法
CN108428741B (zh) * 2017-02-14 2021-12-14 英诺赛科(珠海)科技有限公司 氮化镓半导体器件及其制作方法
CN106876444A (zh) * 2017-03-03 2017-06-20 东南大学 基于多周期量子阱结构的hemt器件
CN106876444B (zh) * 2017-03-03 2019-09-10 东南大学 基于多周期量子阱结构的hemt器件
CN110444600A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN110335898A (zh) * 2019-08-05 2019-10-15 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN111162117A (zh) * 2020-01-02 2020-05-15 杭州电子科技大学 一种抗单粒子烧毁的GaN器件
CN113130643A (zh) * 2020-12-18 2021-07-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
US11888054B2 (en) 2020-12-18 2024-01-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12027615B2 (en) 2020-12-18 2024-07-02 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN112750894A (zh) * 2021-01-18 2021-05-04 陕西君普新航科技有限公司 一种准垂直二极管

Also Published As

Publication number Publication date
CN102903738B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN102903738A (zh) Ⅲ族氮化物半导体器件及其制造方法
TWI606587B (zh) 碳摻雜半導體元件
US8043949B2 (en) Method of manufacturing silicon carbide semiconductor device
US20100140628A1 (en) Insulated gate bipolar transistors including current suppressing layers
JP2009231545A (ja) 炭化珪素mos型半導体装置
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
CN103247671B (zh) 一种具有块状浮动结的碳化硅sbd器件及其制造方法
CN102446966B (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN105047705A (zh) 一种电子注入增强型的高压igbt及其制造方法
CN104916745A (zh) GaN基LED外延结构及其制备方法
CN104576762B (zh) 肖特基势垒二极管及其制造方法
CN103928321B (zh) 碳化硅绝缘栅双极型晶体管的制备方法
KR101386132B1 (ko) 트렌치 구조를 갖는 SiC MOSFET 및 그 제조방법
CN103715256B (zh) 基于氟离子注入的增强型器件及其制造方法
CN116936638A (zh) 具有内嵌沟道二极管的平面分离栅SiC MOSFET
CN105826195B (zh) 一种超结功率器件及其制作方法
CN103943671A (zh) 一种功率半导体器件及其形成方法
JP2012190881A (ja) 半導体発光素子
CN204809246U (zh) GaN基LED外延结构
US9059197B2 (en) Electronic device structure with a semiconductor ledge layer for surface passivation
CN107919391B (zh) 一种具有槽型氧化层和垂直缓冲层的rc-ligbt
CN105047708A (zh) AlGaN/GaN高电子迁移率场效应管结构
CN103943670A (zh) 超结集电区应变硅异质结双极晶体管
JP2007242765A (ja) ダイオードと、製造方法と、逆回復電流の抑制方法
JP6109098B2 (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUZHOU JINGZHAN SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: CHENG KAI

Effective date: 20130410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130410

Address after: 215124 No. 99 benevolence Road, Suzhou Industrial Park, Jiangsu, Suzhou

Applicant after: Suzhou Jingzhan Semiconductor Co., Ltd.

Address before: 215124 Suzhou Industrial Park, Jiangsu Road, No. 99

Applicant before: Cheng Kai

C14 Grant of patent or utility model
GR01 Patent grant