CN102446966B - 一种集成反并联二极管的igbt结构及其制造方法 - Google Patents
一种集成反并联二极管的igbt结构及其制造方法 Download PDFInfo
- Publication number
- CN102446966B CN102446966B CN201010506011.9A CN201010506011A CN102446966B CN 102446966 B CN102446966 B CN 102446966B CN 201010506011 A CN201010506011 A CN 201010506011A CN 102446966 B CN102446966 B CN 102446966B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- collector
- active area
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 79
- 230000004888 barrier function Effects 0.000 claims description 50
- 239000012535 impurity Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 230000001174 ascending effect Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种集成反并联二极管的IGBT结构及其制造方法，属于半导体功率器件领域，该集成反并联二极管的IGBT在现有集成反并联二极管的IGBT的P型集电区和N型集电区之间加入使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，维持N型集电区及其上方N-漂移区的高阻特性，在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
Description
技术领域
本发明属于半导体功率器件领域，尤其涉及一种集成反并联二极管的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)结构及其制造方法。
背景技术
IGBT结合了功率MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金氧半场效晶体管)及功率晶体管的优点，具有工作频率高、控制电路简单、电流密度高、通态压降低的特点，广泛应用于变频、逆变等功率领域。
IGBT在应用中很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此在市场上的通用封装产品中，如图1所示，IGBT上反向并联一个二极管以起到续流的作用，保护IGBT。
为降低生产成本，厂家开发了一种具有内置二极管的IGBT结构，以n沟道IGBT为例，如图2所示。该IGBT包括：集电极210、P型集电区208、N型集电区209、N-型漂移区207、第一P型阱区2061、第二P型阱区2062、第一N型有源区2051、第二N型有源区2052、第一绝缘层204、门极203、第二绝缘层202、发射极201；所述P型集电区208和N型集电区209位于所述集电极210上部的同一层，所述N-型漂移区207位于P型集电区208和N型集电区209的上部；所述N-型漂移区207上部设有第一P型阱区2061和第二P型阱区2062，第一P型阱区2061与第二P型阱区2062被N-型漂移区207表面部分隔离开；第一N型有源区2051位于第一P型阱区2061内，第二N型有源区2052位于第二P型阱区2062内；第一绝缘层204与N-型漂移区207表面部分、第一P型阱区2061部分、第二P型阱区2062部分、第一N型有源区2051部分、第二N型有源区2052部分相连；门极203与第一绝缘层204相连；第二绝缘层202位于门极203与发射极201之间；发射极201分别与第一P型阱区2061部分、第一N型有源区2051部分、第二绝缘层202、第二P型阱区2062部分、第二N型有源区2052部分相连。
其工作原理如下：集电极210接正偏电压时，第一P型阱区2061和第二P型阱区2062与N型集电区209形成的二极管处于反偏状态，当门极203加上正偏电压时，使门极203下方形成n型沟道，IGBT导通，电子从第一N型有源区2051和第二N型有源区2052流向集电极210，形成电子电流；P型集电区208向N-型漂移区207注入空穴，一部分在电场的作用下被第一P型阱区2061和第二P型阱区2062抽走，另一部分在电子电流的吸引力下流向沟道区，再从阱区流出，形成空穴电流。当门极203施加负偏电压时，沟道被切断，集电极210与发射极201间电压升高，电流下降，耗尽层展宽，其中电子可以从N型集电区209迅速流走，大部分空穴随耗尽层展宽被电场从第一P型阱区2061和第二P型阱区2062扫出，小部分空穴于N-型漂移区207复合，最后IGBT截止。
在桥式电路中且在感性负载条件下，如图1所示，例如标号为A与D的IGBT通路转变截止状态，电感L将会在标号为C的IGBT的发射极感生一个比集电极高的电压，第一P型阱区和第二P型阱区与N型集电区形成的二极管将会导通，起到续流的作用，释放掉存储在电路中的能量。
但常规的内置二极管结构存在缺陷，它的输出特性曲线会出现突然跳回(snapback)现象，如图3所示，在集成反并联二极管的IGBT的集电极由小到大渐变施加电压的初期，背面二极管仍未导通，P型集电区往N-型漂移区注入的空穴很少，N型集电区及上方的N-型漂移区仍呈现高阻特性，输出特性曲线上显示出MOS特性，当电压逐步增加，足以使P型集电区与N-型漂移区组成的二极管导通时，空穴注入效率大增，在N-型漂移区产生的电导调制效应致使N-型漂移区电阻率降低，所以尽管电流在增大，但集电极与发射极之间的压降出现拐点，如图3中的A点；当集电极与发射极之间电压降到一定的时候，P型集电区与N-型漂移区之间的压降不足以维持二极管的导通时，随着电流的增加，集电极与发射极之间的压降又开始上升，如图3中的B点。这种突然跳回输出特征显现往往会重复数次才能达到稳定输出状态，导致输出特性的迟滞。
为解决这种突然跳回现象，现有技术提供了一种在P型集电区与N型集电区之间做绝缘沟槽的方法，如图4所示，该集成反并联二极管的IGBT结构包括：绝缘沟槽411、集电极410、P型集电区408、N型集电区409、N-型漂移区407、第一P型阱区4061、第二P型阱区4062、第一N型有源区4051、第二N型有源区4052、第一绝缘层404、门极403、第二绝缘层402、发射极401；与图2的区别在于：在集电极410上的P型集电区408和N型集电区409之间做了一个绝缘沟槽411，且绝缘沟槽411延伸到N-型漂移区407内部。但这种方法对工艺要求非常高，实现困难。
发明内容
本发明为解决现有IGBT集成反并联二极管后出现突然跳回现象的技术问题，提供一种制造工艺简单的集成反并联二极管的IGBT结构及其制造方法，减弱了突然跳回现象。
一种集成反并联二极管的IGBT结构，包括：集电极、P型集电区、N型集电区、N-型漂移区、第一P型阱区、第二P型阱区、第一N型有源区、第二N型有源区、第一绝缘层、门极、第二绝缘层、发射极；
所述P型集电区和N型集电区位于所述集电极上部的同一层；所述N-型漂移区位于P型集电区和N型集电区的上部；
所述第一P型阱区和第二P型阱区自N-漂移区表面两侧向下延伸，被N-漂移区表面中间部分隔离开；
所述第一N型有源区位于第一P型阱区内，所述第二N型有源区位于第二P型阱区内；
所述第一绝缘层与N-型漂移区表面部分、第一P型阱区部分、第一N型有源区部分、第二P型阱区部分、第二N型有源区部分相连；
所述门极与第一绝缘层相连；
所述第二绝缘层位于所述门极与发射极之间；所述发射极分别与第一P型阱区部分、第一N型有源区部分、第二绝缘层、第二P型阱区部分、第二N型有源区部分相连；
所述集成反并联二极管的IGBT结构还包括：在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，所述半导体区位于P型集电区和N型集电区之间的同一层。
一种集成反并联二极管的IGBT结构的制造方法，包括如下步骤：
(1)、以N-型漂移区为衬底，在其上生成栅氧化层形成第一绝缘层，在第一绝缘层上中间部分区域沉积多晶硅形成门极，将未沉积多晶硅的第一绝缘层两侧刻蚀出阱区，然后往阱区注入P型杂质形成第一P型阱区和第二P型阱区；在第一P型阱区上注入N型杂质，形成第一N型有源区，在第二P型阱区上注入N型杂质，形成第二N型有源区；在多晶硅表面、第一P型阱区部分表面、第一N型有源区部分表面、第二P型阱区部分表面、第二N型有源区部分表面沉积第二绝缘层，并刻蚀出接触区；在第二绝缘层表面和接触区上沉积金属形成发射极；完成IGBT正面结构的制造；
(2)、将IGBT正面结构反转，在N-漂移区的表面注入N型杂质，形成N型集电区；然后使用光罩将N型集电区覆盖，再注入使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体杂质，形成半导体区；再使用光罩将N型集电区和半导体区覆盖，注入P型杂质，形成P型集电区；
(3)、沉积背面金属，形成集电极。
本发明在集成反并联二极管IGBT结构的P型集电区和N型集电区之间加入了半导体区，维持N型集电区及其上方N-漂移区的高阻特性，在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
附图说明
图1是现有技术提供的IGBT与反并联二极管在桥式应用中的电路图；
图2是现有技术提供的常规内置二极管的IGBT结构示意图；
图3是现有技术提供的出现突然跳回现象的IGBT输出电压电流特性曲线图；
图4是现有技术提供的背面具有绝缘沟槽的IGBT结构示意图；
图5是本发明实施例提供的改善前后的输出特性曲线对比图；
图6是本发明实施例1提供的集成反并联二极管的IGBT结构示意图；
图7是本发明实施例2提供的集成反并联二极管的IGBT结构示意图；
图8是本发明实施例3提供的集成反并联二极管的IGBT结构示意图；
图9是本发明实施例提供的集成反并联二极管的IGBT正面结构示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为抑制上述集成反并联二极管结构IGBT的突然跳回现象，本发明提供了一种集成反并联二极管的IGBT结构，包括：集电极、P型集电区、N型集电区、N-型漂移区、第一P型阱区、第二P型阱区、第一N型有源区、第二N型有源区、第一绝缘层、门极、第二绝缘层、发射极；
所述P型集电区和N型集电区位于所述集电极上部的同一层；所述N-型漂移区位于P型集电区和N型集电区的上部；
所述第一P型阱区和第二P型阱区自N-漂移区表面两侧向下延伸，被N-漂移区表面中间部分隔离开；
所述第一N型有源区位于第一P型阱区内，所述第二N型有源区位于第二P型阱区内；
所述第一绝缘层与N-型漂移区表面部分、第一P型阱区部分、第一N型有源区部分、第二P型阱区部分、第二N型有源区部分相连；
所述门极与第一绝缘层相连；
所述第二绝缘层位于所述门极与发射极之间；所述发射极分别与第一P型阱区部分、第一N型有源区部分、第二绝缘层、第二P型阱区部分、第二N型有源区部分相连；
所述集成反并联二极管的IGBT结构还包括：在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，所述半导体区位于P型集电区和N型集电区之间的同一层。
本发明在集成反并联二极管IGBT结构的P型集电区和N型集电区之间加入了半导体区，维持N型集电区及其上方N-漂移区的高阻特性，从而使IGBT的内置二极管在更低的集电极电压下导通，而IGBT输出特性曲线回拐到图5中点B时，P型集电极区二极管仍然处于导通或者更加临近导通状态，如图5中曲线b所示，曲线a是一种理想状态下的效果曲线，曲线c是常规集成反并联二极管IGBT的效果曲线。达到了减弱集成反并联二极管IGBT突然跳回现象的目的。基于上述原理，上述半导体区可以有如下几种实现方式。
作为本发明实施例1，如图6所示，该集成反并联二极管的IGBT结构包括：用于使P型集电区608和N-型漂移区607形成的二极管一直处于正向导通状态的P-型半导体区611、集电极610、P型集电区608、N型集电区609、N-型漂移区607、第一P型阱区6061、第二P型阱区6062、第一N型有源区6051、第二N型有源区6052、第一绝缘层604、门极603、第二绝缘层602、发射极601。所述P-型半导体区611的离子注入浓度低于所述P型集电区608的离子注入浓度。
所述P型集电区608、P-型半导体区611、N型集电区609位于所述集电极610上部的同一层；所述N-型漂移区607位于P型集电区608、P-型半导体区611、N型集电区609的上部；
所述第一P型阱区6061和第二P型阱区6062自N-漂移区607表面两侧向下延伸，被N-漂移区607表面中间部分隔离开；
所述第一N型有源区6051位于第一P型阱区6061内，所述第二N型有源区6052位于第二P型阱区6062内；
所述第一绝缘层604与N-型漂移区607表面部分、第一P型阱区6061部分、第一N型有源区6051部分、第二P型阱区6062部分、第二N型有源区6052部分相连；所述门极603与第一绝缘层604相连；
所述第二绝缘层602位于所述门极603与发射极601之间；所述发射极601分别与第一P型阱区6061部分、第一N型有源区6051部分、第二绝缘层602、第二P型阱区6061部分、第二N型有源区6052部分相连。
该实施例在P型集电区608与N型集电区609之间加入了P-型半导体区611，降低了P型集电区608向N型集电区609及其上方N-漂移区607注入的空穴浓度，维持N型集电区609及其上方N-漂移区607的高阻特性，在给集电极610由小到大渐变施加电压时，使P型集电区608和N-型漂移区607形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
作为本发明实施例2，如图7所示，该集成反并联二极管的IGBT结构包括：用于使P型集电区708和N-型漂移区707形成的二极管一直处于正向导通状态N+型半导体区711、集电极710、P型集电区708、N型集电区709、N-型漂移区707、第一P型阱区7061、第二P型阱区7062、第一N型有源区7051、第二N型有源区7052、第一绝缘层704、门极703、第二绝缘层702、发射极701。所述N+型半导体区711的离子注入浓度高于N型集电区709的离子注入浓度。
所述P型集电区708、N+型半导体区711、N型集电区709位于所述集电极710上部的同一层；所述N-型漂移区707位于P型集电区708和N型集电区709的上部；所述N+型半导体区711的离子注入浓度高于N型集电区709的离子注入浓度。其他结构同实施例1中图6的结构相同，故不累述。
该实施例在P型集电区708与N型集电区709之间加入了N+型半导体区711，降低了N型集电区709势垒，维持N型集电区709及其上方N-漂移区707的高阻特性，在给集电极710由小到大渐变施加电压时，使P型集电区708和N-型漂移区707形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
作为本发明实施例3，如图8所示，该集成反并联二极管的IGBT结构包括：用于使P型集电区808和N-型漂移区807形成的二极管一直处于正向导通状态的P-型半导体区811和N+型半导体区812、集电极810、P型集电区808、N型集电区809、N-型漂移区807、第一P型阱区8061、第二P型阱区8062、第一N型有源区8051、第二N型有源区8052、第一绝缘层804、门极803、第二绝缘层802、发射极801。所述P-型半导体区811的离子注入浓度低于所述P型集电区808的离子注入浓度，所述N+型半导体区812的离子注入浓度高于N型集电区809的离子注入浓度。其他结构同实施例1中图6的结构相同，故不累述。
所述P型集电区808、P-型半导体区811、N+型半导体区812、N型集电区809位于集电极810上部的同一层，N-型漂移区807位于P型集电区808、P-型半导体区811、N+型半导体区812、N型集电区809上部。
该实施例在P型集电区808与N型集电区809之间加入了P-型半导体区811和N+型半导体区812，降低了P型集电区808向N型集电区809及其上方N-漂移区807注入的空穴浓度，降低了N型集电区809势垒，维持N型集电区809及其上方N-漂移区807的高阻特性，在给集电极810由小到大渐变施加电压时，使P型集电区808和N-型漂移区807形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
另外，本发明还提供了一种集成反并联二极管的IGBT结构的制造方法，包括如下步骤：
(1)、以N-型漂移区为衬底，在其上生成栅氧化层形成第一绝缘层，在第一绝缘层上中间部分区域沉积多晶硅形成门极，将未沉积多晶硅的第一绝缘层两侧刻蚀出阱区，然后往阱区注入P型杂质形成第一P型阱区和第二P型阱区；在第一P型阱区上注入N型杂质，形成第一N型有源区，在第二P型阱区上注入N型杂质，形成第二N型有源区；在多晶硅表面、第一P型阱区部分表面、第一N型有源区部分表面、第二P型阱区部分表面、第二N型有源区部分表面沉积第二绝缘层，并刻蚀出接触区；在第二绝缘层表面和接触区上沉积金属形成发射极；完成IGBT正面结构的制造；
(2)、将IGBT正面结构反转，在N-漂移区的表面注入N型杂质，形成N型集电区；然后使用光罩将N型集电区覆盖，再注使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体杂质，形成半导体区；再使用光罩将N型集电区和半导体区覆盖，注入P型杂质，形成P型集电区；
(3)、沉积背面金属，形成集电极。
上述方法步骤(1)制造成的集成反并联二极管的IGBT正面结构如图9所示，包括：N-型漂移区907、第一P型阱区9061、第二P型阱区9062、第一N型有源区9051、第二N型有源区9052、第一绝缘层904、门极903、第二绝缘层902、发射极901。
由于使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区可以有不同的类型，包括：P-型半导体区、或N+型半导体区、或N+型半导体区与P-型半导体区的组合。则步骤(2)形成半导体区具有不同的方法。具体方法如下：
对应步骤(2)中注入半导体杂质形成半导体区为：
注入P型半导体杂质，形成P-型半导体区。
或对应步骤(2)中注入半导体杂质形成半导体区为：
注入N型半导体杂质，形成N+型半导体区。
或对应步骤(2)中注入半导体杂质形成半导体区为：
注入N型半导体杂质，形成N+型半导体区；
然后使用光罩将N型集电区、N+型半导体区覆盖；注入P型半导体杂质，形成P-型半导体区。
上述方法制造出的集成反并联二极管的IGBT能够维持N型集电区及其上方N-漂移区的高阻特性效果。在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态，不影响IGBT的通态压降，达到了减弱集成反并联二极管IGBT突然跳回现象的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (2)
1.一种集成反并联二极管的IGBT结构，包括：集电极、P型集电区、N型集电区、N-型漂移区、第一P型阱区、第二P型阱区、第一N型有源区、第二N型有源区、第一绝缘层、门极、第二绝缘层、发射极；
所述P型集电区和N型集电区位于所述集电极上部的同一层；所述N-型漂移区位于P型集电区和N型集电区的上部；
所述第一P型阱区和第二P型阱区自N-漂移区表面两侧向下延伸，被N-漂移区表面中间部分隔离开；
所述第一N型有源区位于第一P型阱区内，所述第二N型有源区位于第二P型阱区内；
所述第一绝缘层与N-型漂移区表面部分、第一P型阱区部分、第一N型有源区部分、第二P型阱区部分、第二N型有源区部分相连；
所述门极与第一绝缘层相连；
所述第二绝缘层位于所述门极与发射极之间；所述发射极分别与第一P型阱区部分、第一N型有源区部分、第二绝缘层、第二P型阱区部分、第二N型有源区部分相连；
其特征在于，所述集成反并联二极管的IGBT结构还包括：在给集电极由小到大渐变施加电压时，使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体区，所述半导体区位于P型集电区和N型集电区之间的同一层；所述半导体区为P-型半导体区和N+型半导体区共同构成；所述P型集电区、N型集电区、P-型半导体区和N+型半导体区所在层的排列顺序为P型集电区、P-型半导体区、N+型半导体区、N型集电区；所述P-型半导体区的离子注入浓度低于所述P型集电区的离子注入浓度，所述N+型半导体区的离子注入浓度高于N型集电区的离子注入浓度。
2.一种集成反并联二极管的IGBT结构的制造方法，其特征在于，包括如下步骤：
（1）、以N-型漂移区为衬底，在其上生成栅氧化层形成第一绝缘层，在第一绝缘层上中间部分区域沉积多晶硅形成门极，将未沉积多晶硅的第一绝缘层两侧刻蚀出阱区，然后往阱区注入P型杂质形成第一P型阱区和第二P型阱区；在第一P型阱区上注入N型杂质，形成第一N型有源区，在第二P型阱区上注入N型杂质，形成第二N型有源区；在多晶硅表面、第一P型阱区部分表面、第一N型有源区部分表面、第二P型阱区部分表面、第二N型有源区部分表面沉积第二绝缘层，并刻蚀出接触区；在第二绝缘层表面和接触区上沉积金属形成发射极；完成IGBT正面结构的制造；
（2）、将IGBT正面结构反转，在N-漂移区的表面注入N型杂质，形成N型集电区；然后使用光罩将N型集电区覆盖，再注入使P型集电区和N-型漂移区形成的二极管一直处于正向导通状态的半导体杂质，形成半导体区；再使用光罩将N型集电区和半导体区覆盖，注入P型杂质，形成P型集电区；所述形成半导体区为：注入N型半导体杂质，形成N+型半导体区；然后使用光罩将N型集电区、N+型半导体区覆盖；注入P型半导体杂质，形成P-型半导体区；
（3）、沉积背面金属，形成集电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010506011.9A CN102446966B (zh) | 2010-09-30 | 2010-09-30 | 一种集成反并联二极管的igbt结构及其制造方法 |
| PCT/CN2011/079974 WO2012041179A1 (en) | 2010-09-30 | 2011-09-21 | Igbt structure integrating anti-parallel diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010506011.9A CN102446966B (zh) | 2010-09-30 | 2010-09-30 | 一种集成反并联二极管的igbt结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446966A CN102446966A (zh) | 2012-05-09 |
| CN102446966B true CN102446966B (zh) | 2014-08-13 |
Family
ID=45891930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010506011.9A Active CN102446966B (zh) | 2010-09-30 | 2010-09-30 | 一种集成反并联二极管的igbt结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102446966B (zh) |
| WO (1) | WO2012041179A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685335B2 (en) | 2012-04-24 | 2017-06-20 | Fairchild Korea Semiconductor Ltd. | Power device including a field stop layer |
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| US10181513B2 (en) | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| CN103377920A (zh) * | 2012-04-27 | 2013-10-30 | 无锡维赛半导体有限公司 | 绝缘栅双极晶体管及其制备方法 |
| CN103377919A (zh) * | 2012-04-27 | 2013-10-30 | 无锡维赛半导体有限公司 | 绝缘栅双极晶体管及其制作方法 |
| DE102014009384A1 (de) * | 2013-06-27 | 2014-12-31 | Fairchild Korea Semiconductor Ltd. | Leistungsvorrichtung und Verfahren zur Herstellung selbiger |
| CN105206656A (zh) * | 2015-08-25 | 2015-12-30 | 电子科技大学 | 一种逆导型igbt器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360984A (en) * | 1991-11-29 | 1994-11-01 | Fuji Electric Co., Ltd. | IGBT with freewheeling diode |
| US5729031A (en) * | 1996-01-16 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | High breakdown voltage semiconductor device |
| CN1439172A (zh) * | 2000-05-05 | 2003-08-27 | 国际整流器公司 | 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430476A (ja) * | 1990-05-25 | 1992-02-03 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
2010
- 2010-09-30 CN CN201010506011.9A patent/CN102446966B/zh active Active
-
2011
- 2011-09-21 WO PCT/CN2011/079974 patent/WO2012041179A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360984A (en) * | 1991-11-29 | 1994-11-01 | Fuji Electric Co., Ltd. | IGBT with freewheeling diode |
| US5729031A (en) * | 1996-01-16 | 1998-03-17 | Mitsubishi Denki Kabushiki Kaisha | High breakdown voltage semiconductor device |
| CN1439172A (zh) * | 2000-05-05 | 2003-08-27 | 国际整流器公司 | 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入 |
Non-Patent Citations (1)
| Title |
|---|
| JP平4-30476A 1992.02.03 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446966A (zh) | 2012-05-09 |
| WO2012041179A1 (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| KR101375021B1 (ko) | 실리콘-게르마늄/실리콘 채널 구조를 갖는 전력 트랜치 모스펫 | |
| TWI431771B (zh) | 帶狀隙經設計之金屬氧化物半導體（ｍｏｓ）閘控功率電晶體 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN101404292A (zh) | 一种vdmos器件 | |
| CN104637995A (zh) | 一种介质隔离与结隔离相结合的ligbt器件及制作方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN103855155A (zh) | 一种三模式集成绝缘栅型双极晶体管及其形成方法 | |
| CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105304693A (zh) | 一种ldmos器件的制造方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN101819993B (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| CN106992208A (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| US20150349102A1 (en) | Ti-igbt and formation method thereof | |
| KR20230088149A (ko) | 분리 버퍼 구조를 갖는 초접합 igbt | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191202 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: BYD Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP03 | Change of name, title or address |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kwai Chung street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| CP03 | Change of name, title or address |