CN101404292A - 一种vdmos器件 - Google Patents
一种vdmos器件 Download PDFInfo
- Publication number
- CN101404292A CN101404292A CNA2008100462058A CN200810046205A CN101404292A CN 101404292 A CN101404292 A CN 101404292A CN A2008100462058 A CNA2008100462058 A CN A2008100462058A CN 200810046205 A CN200810046205 A CN 200810046205A CN 101404292 A CN101404292 A CN 101404292A
- Authority
- CN
- China
- Prior art keywords
- layer
- vdmos
- vdmos device
- drift region
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000011084 recovery Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种VDMOS器件，属于半导体功率器件技术领域。本发明在传统的VDMOS器件结构中引入一层掺杂层：对于N沟道VDMOS器件而言，该掺杂层为位于P型基区(5)和N－漂移区(6)之间的N+层(7)；对于P沟道VDMOS器件而言，该掺杂层为位于N型基区(5′)和P－漂移区(6′)之间的P+层(7′)。与传统的VDMOS器件相比，本发明通过在基区和漂移区之间加入掺杂层，增大了电子流经的截面积，可获得较低的导通损耗，而且使得VDMOS固有体二极管的正向导通压降和反向恢复特性得到优化，在降低其正向导通压降的同时也使得反向恢复时间也有所减小；本发明提供的VDMOS器件还具有制造工艺相对简单，工艺难度较低的特点。相对于传统的VDMOS器件，本发明更易满足功率电子系统的应用要求。
Description
技术领域
一种VDMOS结构，属于半导体功率器件技术领域。
背景技术
功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力开关器件。垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。
VDMOS器件在低压应用领域，可以得到较理想的导通电阻和开关特性，但是随着电压的不断升高，导通电阻主要由N-漂移区的电阻所决定，且随漏源击穿电压的2.4～2.6次方而不断增大，所以要使高耐压VDMOS器件获得较低的导通损耗一直是VDMOS器件不断发展的一个方向。
传统的VDMOS器件，如图1所示，其中多晶硅栅1采用的是平面栅结构，电流在流向与表面平行的沟道时，栅极1下面由P型基区5围起来的一个结型场效应管(JFET)是电流的必经之路，它成为电流通道上的一个串联电阻。正是由于这个结型场效应管(JFET)形成的串联电阻的存在，使得传统VDMOS器件难以获得较低的导通损耗。
文献K.Shenai，W.Hennessy，M.Ghezzo，C.Korman，H.Chang，V.Temple，and M.Adler，OPTIMUM LOW-VOLTAGE SILICON POWER SWITCHES FABRICATED USING SCALEDTRENCH MOS TECHNOLOGIES，CH2865-4/90/0000-0793$1.00，1990IEEE提供了一种沟槽栅VDMOS器件，如图2所示，其中多晶硅栅1采用了沟槽栅结构代替平面栅结构，平面栅结构中的JFET被干法刻蚀的工艺很好地挖去了，于是N+源区4和留下的P型基区5就暴露在该沟槽的侧壁，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的P型基区5内形成了垂直于硅片表面的沟道。工作时电流从N-基区直接流进垂直沟道而进入源区，使得原胞密度增加，改善了器件的导通特性，降低了导通电阻，从而获得了较低的导通损耗。但是此种结构对制造工艺提出了更高的要求，并且对固有的体二极管特性没有显著改善。
文献L.Lorenz，G.Deboy，A.Knapp and M.Miirz Siemens AG，Semiconductor Division，Balanstr.73，81541 Munich，Germany，COOLMOSTM-a new milestone in high voltage PowerMOS，0-7803-5290-4/991999 IEEE又提出了一种称为CoolMOS的器件，其结构如图3所示，它采用交替相间的P柱10和N柱6的形式，有效地利用了电荷补偿原理，当器件处于正向截止状态时，电场不仅在垂直方向上，也在水平方向上衰减，从而可获得更薄的N-漂移区或者更高浓度的N型掺杂，导通压降相对于传统VDMOS结构降低了约5倍。但是对于CoolMOS结构，一方面P柱和N柱的工艺制造相对较难，而且须对掺杂浓度进行精确的控制；另一方面，它固有的体二极管的动态特性不佳，限制了它在硬开关电路感性换流场合的应用。
发明内容
本发明的目的在于提供一种具有较低导通损耗的VDMOS器件，且制造工艺相对简单，工艺难度较低。
本发明的核心思想是：在传统的VDMOS器件结构的基础上引入一N+层，通过增大电子流经的截面积，可获得较低的导通压降；而且由于N+层的存在也使得VDMOS本身体二极管的正向导通压降减小，反向恢复时间也有所降低。
本发明技术方案如下：
本发明提供的一种N沟道VDMOS器件，如图4所示，包括栅极1、隔离介质2、源极3、N+源区4、P型基区5、N-漂移区6、N+衬底8和漏极9，其特征在于，它还具有N+层7，所述N+层7位于P型基区5和N-漂移区6之间。
需要说明的是：所述N+层7的形状可以是方形、圆形、条形等一切规则与非规则形状；所述N+层7的掺杂浓度、长度、厚度以及与P型基区5之间距离可以根据器件所要求的导通特性，体二极管特性要求等做适当选择。
本发明提供的一种P沟道VDMOS器件，如图5所示，包括栅极1、隔离介质2、源极3、P+源区4′、N型基区5′、P-漂移区6′、P+衬底8′和漏极9，其特征在于，它还具有P+层7′，所述P+层7′位于N型基区5′和P-漂移区6′之间。
同理，所述P+层7′的形状可以是方形、圆形、条形等一切规则与非规则形状；所述P+层7′的掺杂浓度、长度、厚度以及与N型基区5′之间的距离可以根据器件所要求的导通特性，体二极管特性要求等做适当选择。
本发明的工作原理：
本发明提供的一种VDMOS器件，其工作原理与传统的VDMOS结构类似，现以图4所述的N沟道VDMOS器件为例来说明本发明的工作原理。在传统VDMOS结构中，如图1所示，当沟道开启后，电子就由源极流经沟道，积累层，JFET区，N-漂移区，N+衬底，最后流向漏极，且电流经JFET区后首先是呈梯形分布状流向N-漂移区，然后才由N-漂移区均匀地流向N+衬底。而本发明所述的一种DMOS器件，由于N+层7的引入，使得P型基区5底部的N-漂移区6的电阻率大大降低，从而使电流经JFET区后可作横向流动，经N+层7后均匀的流向N-漂移区，电流程矩形分布状流动，增大了电子流经的截面积，可获得更低的导通压降。另一方面，由于N+层7的存在降低了N-漂移区6的电阻率，使得VDMOS固有体二极管的正向导通压降有所降低，并且所述的N+层7的浓度一般相对较高，它和P型基区5组成的PN+反偏时能形成一个很强的电场，且此电场位于P型基区5底部附近，在VDMOS固有体二极管反向恢复的过程中，此强电场加快了N-漂移区中的空穴向P型基区5的流动，使得反向恢复时间大为改善，可实现VDMOS固有体二极管的正向导通压降和反向恢复特性之间更好的优化。本发明提供的一种VDMOS器件，相对于沟槽栅VDMOS器件和CoolMOS器件，制造简单，工艺难度较低，可操作性更强。
附图说明
图1是传统的VDMOS器件结构示意图。
其中，1是多晶硅栅、2是隔离介质、3是源极金属、4是N+源区、5是P型基区、6是N-漂移区、8是N+衬底、9是漏极金属。
图2是沟槽栅VDMOS器件结构示意图。
其中，1是多晶硅栅、2是隔离介质、3是源极金属、4是N+源区、5是P型基区、6是N-漂移区、8是N+衬底、9是漏极金属。
图3是CoolMOS器件结构示意图。
其中，1是多晶硅栅、2是隔离介质、3是源极金属、4是N+源区、5是P型基区、6是N-柱、8是N+衬底、9是漏极金属、10是P柱。
图4是本发明提供的一种N沟道VDMOS器件结构示意图。
其中，1是多晶硅栅、2是隔离介质、3是源极金属、4是N+源区、5是P型基区、6是N-漂移区、7是N+层、8是N+衬底、9是漏极金属。
图5是本发明提供的另一种P沟道VDMOS器件结构示意图。
其中，1是多晶硅栅、2是隔离介质、3是源极金属、4′是P+源区、5′是N型基区、6′是P-漂移区、7′是P+层、8′是P+衬底、9是漏极金属。
具体实施方式
以本发明提供的N沟道VDMOS器件为例，进一步说明本发明的具体实施方式。采用本发明的在P型基区下引入一N+层的VDMOS结构，可获得较低的导通压降，实现VDMOS固有体二极管正向导通压降和反向恢复特性更好的折衷，且工艺难度较低，可操作性更强。
引入一N+层的VDMOS结构，如图4所示，包括多晶硅栅1、隔离介质2、源极金属3、N+源区4、P型基区5、N-漂移区6、N+层7、N+衬底8、漏极金属9。
具体实施时，其主要制造步骤包括：(1)在N+硅片上生长N-外延层，光刻及磷注入，继续生长N-外延层，再生长氧化层，光刻及硼注入；(2)光刻有源区，进行栅氧化，淀积多晶硅，多晶硅掺杂及光刻，形成多晶硅栅区；(3)扩散硼，形成P阱区，光刻N+源区，源区注入磷或砷；(4)淀积二氧化硅，退火增密，形成垂直双扩散金属氧化物半导体的源区；(5)光刻引线孔，溅射硅铝，光刻引线，合金，钝化，光刻钝化孔等。
在具体实施过程中，可以根据具体情况，在基本步骤不变的情况下，进行一定的变通。例如：去除步骤(1)中的光刻及硼注入，而改为在步骤(3)中在源区注入磷或砷后，进行一高能量高剂量的硼离子注入；步骤(1)中的光刻及磷注入可以和步骤(2)中的多晶硅光刻采用同一道掩模；制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅等。
Claims (8)
1、一种N沟道VDMOS器件，包括栅极(1)、隔离介质(2)、源极(3)、N+源区(4)、P型基区(5)、N-漂移区(6)、N+衬底(8)和漏极(9)，其特征在于，它还具有N+层(7)，所述N+层(7)位于P型基区(5)和N-漂移区(6)之间。
2、根据权利要求1所述的N沟道VDMOS器件，其特征是，所述N+层(7)的形状是规则或非规则的方形、圆形或条形。
3、根据权利要求1所述的N沟道VDMOS器件，其特征是，所述N+层(7)和P型基区(5)的距离根据VDMOS的具体导通特性、击穿特性和固有体二极管的要求来具体设定。
4、根据权利要求1所述的N沟道VDMOS器件，其特征是，所述N+层(7)的掺杂浓度、长度或厚度根据VDMOS的具体导通特性，击穿特性和固有体二极管的要求来具体设定。
5、一种P沟道VDMOS器件，包括栅极(1)、隔离介质(2)、源极(3)、P+源区(4′)、N型基区(5′)、P-漂移区(6′)、P+衬底(8′)和漏极(9)，其特征在于，它还具有P+层(7′)，所述P+层(7′)位于N型基区(5′)和P-漂移区(6′)之间。
6、根据权利要求5所述的P沟道VDMOS器件，其特征是，所述P+层(7)的形状是规则或非规则的方形、圆形或条形。
7、根据权利要求5所述的P沟道VDMOS器件，其特征是，所述P+层(7)和N型基区(5′)的距离根据VDMOS的具体导通特性、击穿特性和固有体二极管的要求来具体设定。
8、根据权利要求5所述的P沟道VDMOS器件，其特征是，所述P+层(7)的掺杂浓度、长度或厚度根据VDMOS的具体导通特性，击穿特性和固有体二极管的要求来具体设定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100462058A CN101404292A (zh) | 2008-09-27 | 2008-09-27 | 一种vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100462058A CN101404292A (zh) | 2008-09-27 | 2008-09-27 | 一种vdmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101404292A true CN101404292A (zh) | 2009-04-08 |
Family
ID=40538218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100462058A Pending CN101404292A (zh) | 2008-09-27 | 2008-09-27 | 一种vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101404292A (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789448A (zh) * | 2010-03-02 | 2010-07-28 | 清华大学 | 基于应变硅技术的p沟vdmos器件 |
| CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
| CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
| CN102184925A (zh) * | 2011-04-25 | 2011-09-14 | 电子科技大学 | 一种应变动态随机存储器存储单元结构及制作方法 |
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN102420253A (zh) * | 2011-12-13 | 2012-04-18 | 清华大学 | 一种背面嵌入应变介质区的vdmos器件及其制备方法 |
| WO2016049992A1 (zh) * | 2014-09-29 | 2016-04-07 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN105576025A (zh) * | 2014-10-15 | 2016-05-11 | 无锡华润华晶微电子有限公司 | 一种浅沟槽半超结vdmos器件及其制造方法 |
| CN107785366A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
| CN109659236A (zh) * | 2018-12-17 | 2019-04-19 | 吉林华微电子股份有限公司 | 降低vdmos恢复时间的工艺方法及其vdmos半导体器件 |
| CN110660658A (zh) * | 2018-06-28 | 2020-01-07 | 上海先进半导体制造股份有限公司 | Vdmos及其制造方法 |
| CN111463269A (zh) * | 2019-01-22 | 2020-07-28 | 上海新微技术研发中心有限公司 | Mos栅晶体管及其构建方法 |
| CN111987145A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 抗总剂量电离辐射的超结vdmos器件 |
-
2008
- 2008-09-27 CN CNA2008100462058A patent/CN101404292A/zh active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789448A (zh) * | 2010-03-02 | 2010-07-28 | 清华大学 | 基于应变硅技术的p沟vdmos器件 |
| CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
| CN102184925A (zh) * | 2011-04-25 | 2011-09-14 | 电子科技大学 | 一种应变动态随机存储器存储单元结构及制作方法 |
| CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
| CN102420251A (zh) * | 2011-12-05 | 2012-04-18 | 电子科技大学 | 一种具有非均匀浮岛结构的vdmos器件 |
| CN102420253A (zh) * | 2011-12-13 | 2012-04-18 | 清华大学 | 一种背面嵌入应变介质区的vdmos器件及其制备方法 |
| WO2016049992A1 (zh) * | 2014-09-29 | 2016-04-07 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN105576025A (zh) * | 2014-10-15 | 2016-05-11 | 无锡华润华晶微电子有限公司 | 一种浅沟槽半超结vdmos器件及其制造方法 |
| CN107785366A (zh) * | 2016-08-31 | 2018-03-09 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
| CN107785366B (zh) * | 2016-08-31 | 2020-04-14 | 无锡华润上华科技有限公司 | 集成有结型场效应晶体管的器件及其制造方法 |
| US10879385B2 (en) | 2016-08-31 | 2020-12-29 | Csmc Technologies Fab2 Co., Ltd. | Device integrated with junction field effect transistor and method for manufacturing the same |
| CN110660658A (zh) * | 2018-06-28 | 2020-01-07 | 上海先进半导体制造股份有限公司 | Vdmos及其制造方法 |
| CN109659236A (zh) * | 2018-12-17 | 2019-04-19 | 吉林华微电子股份有限公司 | 降低vdmos恢复时间的工艺方法及其vdmos半导体器件 |
| CN109659236B (zh) * | 2018-12-17 | 2022-08-09 | 吉林华微电子股份有限公司 | 降低vdmos恢复时间的工艺方法及其vdmos半导体器件 |
| CN111463269A (zh) * | 2019-01-22 | 2020-07-28 | 上海新微技术研发中心有限公司 | Mos栅晶体管及其构建方法 |
| CN111463269B (zh) * | 2019-01-22 | 2023-06-02 | 上海睿驱微电子科技有限公司 | Mos栅晶体管及其构建方法 |
| CN111987145A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 抗总剂量电离辐射的超结vdmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101404292A (zh) | 一种vdmos器件 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN103022140B (zh) | 横向晶体管及其制造方法 | |
| CN215377412U (zh) | 功率半导体器件 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN106067480B (zh) | 一种双通道rc-ligbt器件及其制备方法 | |
| CN109192779A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN107248533A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN108807504A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN101393928A (zh) | 一种阳极短路的隧道泵igbt | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN111799333A (zh) | 一种具有电场调制区域的umosfet结构 | |
| CN104299991A (zh) | 半导体装置 | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN114784107A (zh) | 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法 | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN104638021A (zh) | 一种横向恒流二极管及其制造方法 | |
| Zhang et al. | Optimization of ${V} _ {\text {CE}} $ Plateau for Deep-Oxide Trench SOI Lateral IGBT During Inductive Load Turn-OFF | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090408 |