CN111463269B - Mos栅晶体管及其构建方法 - Google Patents
Mos栅晶体管及其构建方法 Download PDFInfo
- Publication number
- CN111463269B CN111463269B CN201910059680.7A CN201910059680A CN111463269B CN 111463269 B CN111463269 B CN 111463269B CN 201910059680 A CN201910059680 A CN 201910059680A CN 111463269 B CN111463269 B CN 111463269B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- layer
- polysilicon
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 12
- 239000011574 phosphorus Substances 0.000 claims abstract description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052796 boron Inorganic materials 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910004028 SiCU Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOS栅晶体管及其构建方法，其包括：发射极、多晶硅栅极结构、n型多晶硅层、p基极区、n+型发射区、n‑型漂移区、n型缓冲区、p型集电极区、以及集电极；n‑型漂移区的上方设置n型多晶硅层，n型多晶硅层中形成有p基极区以及n+型发射区；n型多晶硅层上设置有多晶硅栅极结构，其包括从下而上设置栅氧化层、多晶硅栅膜以及含硼及磷的硅化物，含硼及磷的硅化物上方设置有发射极；p基极区以及n+型发射区上方设置有接触孔；n‑型漂移区的下方设置n+型缓冲区，n+型缓冲区的下方依次设置p型集电极区及集电极。本发明的MOS栅晶体管能兼顾通态电压及关断时间两个参数的取值，实现比较理想的载流子分布。
Description
技术领域
本发明涉及半导体领域，特别涉及一种MOS栅晶体管及其构建方法。
背景技术
IGBT是家用电器，工业，可再生能源，UPS，铁路，电机驱动和EV&HEV应用等电力电子应用中使用最广泛的功率器件。由于存在双极结，因此具有非常高电流处理能力的晶体管，大约数百安培，阻断电压为6500V。这些IGBT可以控制数百千瓦的负载，有着广泛的应用。IGBT特别适用于低频率，高电压和负载变化的应用，如机车列车，电动车辆和混合动力电动车辆。太阳能和风能等可再生能源领域的增长增大了高功率IGBT的需求。用于风力涡轮机的电动机是变速型的，并且需要使用高功率IGBT来提高效率。随着发展中国家基础设施活动的增长，对高压机械的需求预计将增长，从而推动市场对高功率IGBT的需求。电动汽车(EV)和混合动力电动汽车(HEV)中的IGBT应用包括它们在动力传动系统和用于输送与控制电动机的充电器中的应用，预计EV/HEV销售将以35％左右的强劲增长率增长，预计EV/HEV的IGBT市场将在预测期内增加三倍，占据整个市场50％以上的份额。根据市场需求，近30年来IGBT技术取得了长足发展，现在技术发展趋势仍在继续。在过去的十年中，全球领先的制造商之间竞争激烈，并且有更先进的IGBT技术发展，最新的IGBT技术已经在电动汽车和混合动力汽车的进步中完成。简而言之，EV和HEV应用的快速增长是IGBT技术发展的主要驱动力。
传统的沟槽FS-IGBT和沟槽FS-IEGT(注入增强型MOS栅控晶体管)对IGBT和IEGT性能的进一步创新有一些限制。图1a及图1b分别示出了传统沟槽FS-IEGT以及传统沟槽FS-IGBT的横截面图，FS-IEGT和IGBT中有一个晶体管部分和pin部分。晶体管部分，引脚部分中的漂移层中的载流子分布以及理想的载流子分布，具有优越的性能，如图2所示。在晶体管部分，发射极侧的pn结被反向偏置，因此发射极侧的载流子截面急剧减小，另一方面，由于在虚设单元处的p浮置区域中没有空穴路径，所以引脚部分中的载流子分布显着增加。由于n-漂移区中的重导率调制，n-漂移区中的较高载流子分布导致较低的电压降Vce(sat)。但是，更高的载波分布导致更长的切换时间，toff，因此仿真和理论研究使得最佳载波分布清晰，从而在Vce(sat)和toff之间的权衡关系中取得突破。估计的理想载波分布在图2中示出，并且发射极侧的载流子分布显着增加并且集电极侧的载流子分布减小。传统的IGBT和IEGT很难实现理想的载流子分布，导致如下方面存在不足：
(1)由于沟槽栅极底部周围较高的电场集中，沟槽IGBT和IEGT具有低击穿电压BVces的缺点。
(2)传统的IGBT和IEGT结构需要更精细的光刻，从而导致更低的Vce(sat)。简而言之，通过使用更精细的光刻技术(亚微透镜技术)，更精细的沟槽栅极单元对于实现更高的器件性能是必不可少的。但是，更精细的光刻机非常昂贵并且该过程非常复杂。
(3)为了实现更高的性能，使晶体管部分与引脚部分的比率更小以实现更高性能是非常重要的。
(4)传统的IGBT和IEGT结构在n+发射极区域下方的p基区有一个空穴电流路径。当p基极区域的电压降超过pn结内置电压0.6V时，由于n+-发射极区域-p基极-n-晶体管导通，IGBT和IEGT将突然断开。
发明内容
有鉴于此，本发明旨在提供一种MOS栅晶体管，以实现能兼顾通态电压及关断时间两个参数的取值，实现比较理想的载流子分布。
具体地，一种MOS栅晶体管包括：发射极、多晶硅栅极结构、n型多晶硅层、p基极区、n+型发射区、n-型漂移区、n型缓冲区、p型集电极区、以及集电极；
所述n-型漂移区的上方设置所述n型多晶硅层，所述n型多晶硅层中形成有所述p基极区以及n+型发射区；所述n型多晶硅层上设置有所述多晶硅栅极结构，所述多晶硅栅极结构包括从下而上设置栅氧化层、多晶硅栅膜以及含硼及磷的硅化物，所述含硼及磷的硅化物上方设置有所述发射极；所述p基极区以及n+型发射区上方设置有接触孔；
所述n-型漂移区的下方设置所述n+型缓冲区，所述n+型缓冲区的下方设置所述p型集电极区，所述p型集电极区的下方连接所述集电极。
进一步地，所述多晶硅栅极结构为相对所述n型多晶硅层的凸起结构，所述凸起结构的宽度为1.0μm。
进一步地，所述p基极区的深度为0.5～0.8μm，n+型发射区的深度为0.15μm。
进一步地，所述栅氧化层、多晶硅栅膜的厚度分别为0.1μm以及1μm。
另一方面，本发明旨在提供一种MOS栅晶体管的构建方法，包括：
使用O2与H2燃烧FZ硅片，沉积n型多晶硅层；
在所述n型多晶硅层中利用离子注入和热退火形成双扩散p基极区和n+发射极区；
在所述n型多晶硅层上热生长SiO2层，并在SiO2层沉积Si3N4掩模；
在p基极区和n+发射极区上干法蚀刻Si n+，通过RIE工艺热处理以去除损坏的n型多晶硅层，在所述n型多晶硅层形成凸起结构；
在所述凸起结构上依次形成栅氧化层、多晶硅栅膜以及含硼及磷的硅化物；
使用化学干法蚀刻和反应离子蚀刻打开接触孔，并使用溅射沉积Al SiCu，形成MOS栅晶体管。
进一步地，所述SiO2层的厚度为0.1μm，所述Si3N4掩模的厚度为0.5μm。
进一步地，所述p基极区的深度为0.5～0.8μm，n+型发射区的深度为0.15μm。
进一步地，所述栅氧化层、多晶硅栅膜的厚度分别为0.1μm以及1μm。
本发明的MOS栅晶体管，在n-型漂移层上方有用于隔离的n型多晶硅层，外延或硅衬底区域内形成n+发射极和p-基区。具有n+发射极和p-基区的新型器件与n-型漂移层衬底隔离，与传统的IGBT和IEGT不同，没有局部较高的电场集中在沟槽栅极的底部，从而没有沟槽栅极单元到达n-型漂移区内部，由于n-型漂移区中没有沟槽栅极单元，pin部分与晶体管部分的比率与传统IGBT和IEGT相比要大得多，能兼顾通态电压及关断时间两个参数的取值，实现比较理想的载流子分布。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本发明的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1a及图1b为现有的沟槽FS-IEGT及沟槽FS-IGBT的横截面视图；
图2分别为n漂移层中的晶体管部分和pin部分实际载流子分布，以及理想载流子分布；
图3为根据本发明实施例的MOS栅晶体管的横截面视图；以及
图4为根据本发明实施例的构建MOS栅晶体管的构建方法的工艺流程示意图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
参见图3，作为本发明的一种MOS栅晶体管的优选实施例，所述的MOS栅晶体管包括：发射极、多晶硅栅极结构、n型多晶硅层、p基极区、n+型发射区、n-型漂移区、n型缓冲区、p型集电极区、以及集电极；
所述n-型漂移区的上方设置所述n型多晶硅层，所述n型多晶硅层中形成有所述p基极区以及n+型发射区；所述n型多晶硅层上设置有所述多晶硅栅极结构，所述多晶硅栅极结构包括从下而上设置栅氧化层、多晶硅栅膜以及含硼及磷的硅化物，所述含硼及磷的硅化物上方设置有所述发射极；所述p基极区以及n+型发射区上方设置有接触孔；
所述n-型漂移区的下方设置所述n+型缓冲区，所述n+型缓冲区的下方设置所述p型集电极区，所述p型集电极区的下方连接所述集电极。
进一步地，所述多晶硅栅极结构为相对所述n型多晶硅层的凸起结构，所述凸起结构的宽度为1.0μm。
进一步地，所述p基极区的深度为0.5～0.8μm，n+型发射区的深度为0.15μm。
进一步地，所述栅氧化层、多晶硅栅膜的厚度分别为0.1μm以及1μm。
本发明提供的MOS栅晶体管，在n-型漂移层上方有用于隔离的n型多晶硅层，外延或硅衬底区域内形成n+发射极和p-基区。具有n+发射极和p-基区的新型器件与n-型漂移层衬底隔离，与传统的IGBT和IEGT不同，没有局部较高的电场集中在沟槽栅极的底部，从而没有沟槽栅极单元到达n-型漂移区内部，由于n-型漂移区中没有沟槽栅极单元，pin部分与晶体管部分的比率与传统IGBT和IEGT相比要大得多，由于在由n型多晶硅层形成n+发射极和p-基区，因此不需要更精细的光刻来实现精细单元尺寸器件。在IGBT和IEGT的性能(例如Vce(sat)，击穿电压BVces，Eoff和SOA)以及更高的性价比的权衡关系中取得。不仅可以实现更高性能的MOS栅控器件，而且可以实现成本有效的功率器件。此外，由于n+发射极区域下的距离非常短，安全工作区域SOA得到了显着改善。
图4为根据本发明实施例的构建MOS栅晶体管的方法的工艺流程示意图。图4包括(a)-(e)，图3所示实施例中的解释说明可以应用于本实施例。如图4所示，该构建方法包括：
第一，如图4中的(a)所示，使用O2与H2燃烧FZ硅片，沉积n型多晶硅层；
具体为：起始材料为FZ-n(100)，对于1200V器件为70Ωcm，使用热O2+H2燃烧生长SiO2，然后使用CVD沉积0.5μm厚的Si3N4，然后进行光刻工艺。
第二，如图4中的(b)所示，在所述n型多晶硅层中利用离子注入和热退火形成双扩散p基极区和n+发射极区；
具体为：进行p-和n+离子注入工艺并退火以形成p-基层0.5～0.8μm深度和n+层0.15μm深度。
第三，在所述n型多晶硅层上热生长SiO2层，并在SiO2层沉积Si3N4掩模，具体为热生长SiO20.1μm厚，并使用CVD沉积0.5μm厚的Si3N4。
第四，在p基极区和n+发射极区上干法蚀刻Si n+，通过RIE工艺热处理以去除损坏的n型多晶硅层，在所述n型多晶硅层形成凸起结构；
具体如图4中的(c)所示，在掩模图案化工艺之后，在p基层和n层上干法蚀刻Si n+，p基和n层，深度为0.6～0.9μm，岛n+p-n-区域的宽度约为1.0μm。
第六，如图4中的(d)所示，在所述凸起结构上依次形成栅氧化层、多晶硅栅膜以及含硼及磷的硅化物。
具体如：通过RIE工艺热处理牺牲氧化物0.05μm以去除损坏的Si p基层，然后进行约1E13cm-2剂量的磷离子注入以形成孔载流子阻挡层，在使用湿法蚀刻完全去除牺牲的SiO2之后，热生长0.1μm厚的栅氧化膜，然后进行1μm厚的多晶硅栅极沉积，并使用RIE并且因此形成侧壁多晶硅栅极膜而没有任何掩模光学处理。
第七，如图4中的(e)所示，使用化学干法蚀刻和反应离子蚀刻打开接触孔，并使用溅射沉积Al Si Cu，形成MOS栅晶体管；
具体为：沉积BPSG，然后通过使用CDE和RIE形成接触孔，然后，注入p+，然后进行AlSi Cu沉积，实现了MOS栅极晶体管。
本实施例MOS栅极晶体管与传统的IGBT和IEGT在n-漂移层中具有隔离的发射极和p基极区域有很大不同，在n-型漂移层上方有用于隔离的n型多晶硅层，外延或硅衬底区域内形成n+发射极和p-基区，采用多晶硅层沉积或外延层沉积方法制备MOS栅晶体管的晶体衬底。具有n+发射极和p-基区的新型器件与n-型漂移层衬底隔离，与传统的IGBT和IEGT不同，没有局部较高的电场集中在沟槽栅极的底部，从而没有沟槽栅极单元到达n-型漂移区内部，由于n-型漂移区中没有沟槽栅极单元，pin部分与晶体管部分的比率与传统IGBT和IEGT相比要大得多，由于在由n型多晶硅层形成n+发射极和p-基区，因此不需要更精细的光刻来实现精细单元尺寸器件。在IGBT和IEGT的性能(例如Vce(sat)，击穿电压BVces，Eoff和SOA)以及更高的性价比的权衡关系中取得。不仅可以实现更高性能的MOS栅控器件，而且可以实现成本有效的功率器件。此外，由于n+发射极区域下的距离非常短，安全工作区域SOA得到了显着改善。另一方面，晶体管的晶体衬底可以通过干蚀刻工艺应用原始的n-FZ层。相对于晶体管部分具有较大部分的pin二极管区域，并且与传统的沟槽栅极IGBT不同，没有电场集中，并且对于新概念器件而言，将更精细的光刻技术应用于与传统器件上的精细沟槽栅极单元不同，Vce(sat)较低。
因此，与传统的IGBT和IEGT相比，新的概念器件可以产生更高性能的MOS栅极晶体管。
已经通过参考少量实施方式描述了本发明。然而，本领域技术人员所公知的，正如附带的专利权利要求所限定的，除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地，在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释，除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例，除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行，除非明确地说明。
Claims (8)
1.一种MOS栅晶体管，包括：发射极、多晶硅栅极结构、n型多晶硅层、p基极区、n+型发射区、n-型漂移区、n型缓冲区、p型集电极区、以及集电极；
所述n-型漂移区的上方设置所述n型多晶硅层，所述n型多晶硅层中形成有所述p基极区以及n+型发射区；所述n型多晶硅层上设置有所述多晶硅栅极结构，所述多晶硅栅极结构包括从下而上设置栅氧化层、多晶硅栅膜以及含硼及磷的硅化物，所述含硼及磷的硅化物上方设置有所述发射极；所述p基极区以及n+型发射区上方设置有接触孔；
所述n-型漂移区的下方设置所述n型缓冲区，所述n型缓冲区的下方设置所述p型集电极区，所述p型集电极区的下方连接所述集电极。
2.如权利要求1所述的MOS栅晶体管，其特征在于，所述多晶硅栅极结构为相对所述n型多晶硅层的凸起结构，所述凸起结构的宽度为1.0μm。
3.如权利要求1或2所述的MOS栅晶体管，其特征在于，所述p基极区的深度为0.5～0.8μm，n+型发射区的深度为0.15μm。
4.如权利要求3所述的MOS栅晶体管，其特征在于，所述栅氧化层的厚度为0.1μm，以及所述多晶硅栅膜的厚度为1μm。
5.一种MOS栅晶体管的构建方法，包括：
使用O2与H2燃烧FZ硅片，沉积n型多晶硅层；
在所述n型多晶硅层中利用离子注入和热退火形成双扩散p基极区和n+发射极区；
在所述n型多晶硅层上热生长SiO2层，并在SiO2层沉积Si3N4掩模；
在p基极区和n+发射极区上干法蚀刻n型多晶硅层，通过RIE工艺热处理以去除损坏的n型多晶硅层，在所述n型多晶硅层形成凸起结构；
在所述凸起结构上依次形成栅氧化层、多晶硅栅膜以及含硼及磷的硅化物；
使用化学干法蚀刻和反应离子蚀刻打开接触孔，并使用溅射沉积Al Si Cu，形成的MOS栅晶体管。
6.如权利要求5所述的方法，其特征在于，所述SiO2层的厚度为0.1μm，所述Si3N4掩模的厚度为0.5μm。
7.如权利要求5所述的方法，其特征在于，其特征在于，所述p基极区的深度为0.5～0.8μm，n+型发射区的深度为0.15μm。
8.如权利要求5所述的方法，其特征在于，所述栅氧化层的厚度为0.1μm，以及所述多晶硅栅膜的厚度为1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910059680.7A CN111463269B (zh) | 2019-01-22 | 2019-01-22 | Mos栅晶体管及其构建方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910059680.7A CN111463269B (zh) | 2019-01-22 | 2019-01-22 | Mos栅晶体管及其构建方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111463269A CN111463269A (zh) | 2020-07-28 |
| CN111463269B true CN111463269B (zh) | 2023-06-02 |
Family
ID=71679900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910059680.7A Active CN111463269B (zh) | 2019-01-22 | 2019-01-22 | Mos栅晶体管及其构建方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111463269B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097298B (zh) * | 2021-03-30 | 2024-09-17 | 全球能源互联网研究院有限公司 | 一种绝缘栅双极型晶体管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321509A (ja) * | 1995-05-24 | 1996-12-03 | Sony Corp | 半導体装置と、半導体装置およびその半導体基板の製法 |
| CN101404292A (zh) * | 2008-09-27 | 2009-04-08 | 电子科技大学 | 一种vdmos器件 |
| CN102169892A (zh) * | 2011-03-09 | 2011-08-31 | 电子科技大学 | 一种增强型平面绝缘栅双极型晶体管 |
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| JP2015041720A (ja) * | 2013-08-23 | 2015-03-02 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105789294A (zh) * | 2016-05-12 | 2016-07-20 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管结构 |
-
2019
- 2019-01-22 CN CN201910059680.7A patent/CN111463269B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321509A (ja) * | 1995-05-24 | 1996-12-03 | Sony Corp | 半導体装置と、半導体装置およびその半導体基板の製法 |
| CN101404292A (zh) * | 2008-09-27 | 2009-04-08 | 电子科技大学 | 一种vdmos器件 |
| CN102169892A (zh) * | 2011-03-09 | 2011-08-31 | 电子科技大学 | 一种增强型平面绝缘栅双极型晶体管 |
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| JP2015041720A (ja) * | 2013-08-23 | 2015-03-02 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105789294A (zh) * | 2016-05-12 | 2016-07-20 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111463269A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| WO2011130044A1 (en) | Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| US20140334212A1 (en) | Semiconductor Device and Power Converter | |
| US20230290890A1 (en) | Electron extraction type free-wheeling diode device and preparation method thereof | |
| US20230155014A1 (en) | Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN111463269B (zh) | Mos栅晶体管及其构建方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN111463257B (zh) | Mos栅晶体管及其构建方法 | |
| CN113130650A (zh) | 功率半导体器件及其制备工艺 | |
| CN113540212B (zh) | 一种碳化硅功率器件及其制造方法 | |
| CN111430449B (zh) | 一种mosfet器件及其制备工艺 | |
| CN115148800A (zh) | 一种非对称沟槽栅SiC IGBT器件及其制备方法 | |
| CN114566539A (zh) | 一种新型结构的igbt芯片及制备方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN113725280A (zh) | 一种低开启电压的超结rb-igbt器件 | |
| CN113314587A (zh) | 一种增强型沟槽栅igbt及其形成方法 | |
| CN113725282A (zh) | 一种超结rb-igbt器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201211 Address after: Room 255, building 2, No. 235, Chengbei Road, Jiading District, Shanghai, 201800 Applicant after: Shanghai ruiqu Microelectronics Technology Co.,Ltd. Address before: 201800 Building 1, No. 235, Chengbei Road, Jiading District, Shanghai Applicant before: Shanghai Industrial UTechnology Research Institute |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |