JPH08321509A - 半導体装置と、半導体装置およびその半導体基板の製法 - Google Patents
半導体装置と、半導体装置およびその半導体基板の製法Info
- Publication number
- JPH08321509A JPH08321509A JP7125378A JP12537895A JPH08321509A JP H08321509 A JPH08321509 A JP H08321509A JP 7125378 A JP7125378 A JP 7125378A JP 12537895 A JP12537895 A JP 12537895A JP H08321509 A JPH08321509 A JP H08321509A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal silicon
- semiconductor
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 効果的に結晶欠陥、金属不純物のゲッタリン
グ効果を奏することのできるようにした半導体装置と、
半導体装置およびその半導体基板の製法を提供する。 【構成】 半導体素子が形成される単結晶シリコン基板
１１にこれと同じIV族元素でドーパントにならない炭素
ドープの多結晶シリコン層２を積層させる。
グ効果を奏することのできるようにした半導体装置と、
半導体装置およびその半導体基板の製法を提供する。 【構成】 半導体素子が形成される単結晶シリコン基板
１１にこれと同じIV族元素でドーパントにならない炭素
ドープの多結晶シリコン層２を積層させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置と、半導体
装置およびその半導体基板の製法に係わる。
装置およびその半導体基板の製法に係わる。
【０００２】
【従来の技術】各種半導体装置においては、その半導体
素子が形成される半導体基板の特に半導体素子の動作領
域いわゆる活性領域に結晶欠陥や金属不純物汚染が存在
すると、素子の特性の劣化、寿命の低下等を来すことか
ら極力回避されることが必要である。特に、電荷結合素
子いわゆるＣＣＤ（チャージ・カプルド・デバイス）に
よる固体撮像素子を構成する場合においては、この欠陥
や、金属不純物の存在は、暗電流の増加とか、撮像画像
にいわゆる白傷欠陥を発生させたり、更にゲート絶縁膜
耐圧の低下を招来する。
素子が形成される半導体基板の特に半導体素子の動作領
域いわゆる活性領域に結晶欠陥や金属不純物汚染が存在
すると、素子の特性の劣化、寿命の低下等を来すことか
ら極力回避されることが必要である。特に、電荷結合素
子いわゆるＣＣＤ（チャージ・カプルド・デバイス）に
よる固体撮像素子を構成する場合においては、この欠陥
や、金属不純物の存在は、暗電流の増加とか、撮像画像
にいわゆる白傷欠陥を発生させたり、更にゲート絶縁膜
耐圧の低下を招来する。
【０００３】半導体装置の製造プロセスは、超クリーン
ルーム内で行われるが、各製造過程で用いられる装置
や、ガス、水などからの不純物汚染はある程度避けられ
ないものであり、１０12atoms/cm2 程度の重金属汚染が
生じている（新田他“ＬＳＩプロセスのクリーン化技
術”電子情報通信学会技術研究報告，ＳＤＭ８９−１，
Ｐ１（１９８９）参照）。
ルーム内で行われるが、各製造過程で用いられる装置
や、ガス、水などからの不純物汚染はある程度避けられ
ないものであり、１０12atoms/cm2 程度の重金属汚染が
生じている（新田他“ＬＳＩプロセスのクリーン化技
術”電子情報通信学会技術研究報告，ＳＤＭ８９−１，
Ｐ１（１９８９）参照）。
【０００４】このような半導体基板における不純物汚染
や、欠陥を除去するためにはゲッタリング技術が適用さ
れている（村岡他，応用物理５１, Ｐ８９７（１９８
２）参照）。このゲッタリングには、基板を構成する単
結晶シリコン内に含有する酸素を利用するいわゆるＩＧ
（イントリンシック・ゲッタリング）法とか、単結晶シ
リコンと同じIV族元素でドーパントとならない炭素のド
ーピング、半導体基板の裏面にＰ（りん）の拡散、多結
晶シリコン層の形成、Ｓｉ3 Ｎ4 層の形成、サンドブラ
スト、イオン注入等による粗面すなわち欠陥を形成する
などいわゆるＥＧ（エクストリンシック・ゲッタリン
グ）法とかが提案されている。
や、欠陥を除去するためにはゲッタリング技術が適用さ
れている（村岡他，応用物理５１, Ｐ８９７（１９８
２）参照）。このゲッタリングには、基板を構成する単
結晶シリコン内に含有する酸素を利用するいわゆるＩＧ
（イントリンシック・ゲッタリング）法とか、単結晶シ
リコンと同じIV族元素でドーパントとならない炭素のド
ーピング、半導体基板の裏面にＰ（りん）の拡散、多結
晶シリコン層の形成、Ｓｉ3 Ｎ4 層の形成、サンドブラ
スト、イオン注入等による粗面すなわち欠陥を形成する
などいわゆるＥＧ（エクストリンシック・ゲッタリン
グ）法とかが提案されている。
【０００５】このＥＧ法による場合、使用する半導体基
板中の酸素濃度に依存しないので、この半導体基板を得
るための単結晶成育におけるＦＺ（フローティング・ゾ
ーン）法、ＣＺ（チョクラルスキー）法、ＭＣＺ（磁界
印加のもとで結晶引き上げを行うチョクラルスキー）法
による単結晶のゲッタリングに不可欠であるばかりでな
く、その工程が簡単であるにもかかわらずそのゲッタリ
ング効果にすぐれていることから広く利用されている。
板中の酸素濃度に依存しないので、この半導体基板を得
るための単結晶成育におけるＦＺ（フローティング・ゾ
ーン）法、ＣＺ（チョクラルスキー）法、ＭＣＺ（磁界
印加のもとで結晶引き上げを行うチョクラルスキー）法
による単結晶のゲッタリングに不可欠であるばかりでな
く、その工程が簡単であるにもかかわらずそのゲッタリ
ング効果にすぐれていることから広く利用されている。
【０００６】殊に多結晶シリコン層の形成によるＥＧ法
は、半導体基板の例えば単結晶シリコンとの密着性、Ｃ
ＶＤ（化学的気相成長）法等によって良好に積層できる
などの加工上の利点を有し、更に発塵が小さいことから
サンドブラスト等による処理に比しすぐれたゲッタリン
グ技術であるとされている。
は、半導体基板の例えば単結晶シリコンとの密着性、Ｃ
ＶＤ（化学的気相成長）法等によって良好に積層できる
などの加工上の利点を有し、更に発塵が小さいことから
サンドブラスト等による処理に比しすぐれたゲッタリン
グ技術であるとされている。
【０００７】このように、多結晶シリコン層の積層によ
るゲッタリング層を形成するようにした半導体基板は、
例えば特公平７−９９０９号公報、特開平６−６１２３
５号公報、特開平４−１６２６３０号公報等に開示され
ているところである。
るゲッタリング層を形成するようにした半導体基板は、
例えば特公平７−９９０９号公報、特開平６−６１２３
５号公報、特開平４−１６２６３０号公報等に開示され
ているところである。
【０００８】しかしながら、この多結晶シリコン層の積
層によるゲッタリングによっても必ずしも満足できるゲ
ッタリング効果が得られない。
層によるゲッタリングによっても必ずしも満足できるゲ
ッタリング効果が得られない。
【０００９】そして、このように結晶欠陥、重金属不純
物のゲッタリングが充分になされていない単結晶シリコ
ンに特に固体撮像素子例えばＣＣＤ（チャージ・カプル
ド・ディバイス）素子を形成して固体撮像装置を構成す
る場合には、これら結晶欠陥、重金属不純物に起因する
暗電流の増加や、いわゆる白傷の発生が生じ、映像コン
トラストの低下、むらの発生が生じ画質の低下を来す。
物のゲッタリングが充分になされていない単結晶シリコ
ンに特に固体撮像素子例えばＣＣＤ（チャージ・カプル
ド・ディバイス）素子を形成して固体撮像装置を構成す
る場合には、これら結晶欠陥、重金属不純物に起因する
暗電流の増加や、いわゆる白傷の発生が生じ、映像コン
トラストの低下、むらの発生が生じ画質の低下を来す。
【００１０】
【発明が解決しようとする課題】本発明は、ゲッタリン
グ効果を得る既存の技術に比し、より効果的に結晶欠
陥、金属不純物のゲッタリング効果を奏することのでき
るようにした半導体装置と、半導体装置およびその半導
体基板の製法を提供するものである。
グ効果を得る既存の技術に比し、より効果的に結晶欠
陥、金属不純物のゲッタリング効果を奏することのでき
るようにした半導体装置と、半導体装置およびその半導
体基板の製法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は、半導体素子が
形成される単結晶シリコン基板にこれと同じIV族元素で
ドーパントにならない炭素ドープの多結晶シリコン層を
積層させる。
形成される単結晶シリコン基板にこれと同じIV族元素で
ドーパントにならない炭素ドープの多結晶シリコン層を
積層させる。
【００１２】
【作用】本発明による半導体素子が形成される単結晶シ
リコン基板に炭素ドープの多結晶シリコン層を積層させ
る構成とするとき、単に単結晶シリコン基板自体に炭素
のドーピングを行うとか、多結晶シリコン層の積層を行
う場合に比し、格段的にその半導体素子の形成部におい
て結晶欠陥および金属不純物の深い準位を形成する重金
属Ｆｅ，Ｃｕ等のゲッタリングを効果的に行うことがで
きると考える。これは、多結晶シリコン層における粒界
に対する炭素の存在によって、より歪みの発生が顕著に
なされてこれら粒界の存在、炭素の存在の個々の効果以
上のゲッタリング効果が生じるものと思われる。
リコン基板に炭素ドープの多結晶シリコン層を積層させ
る構成とするとき、単に単結晶シリコン基板自体に炭素
のドーピングを行うとか、多結晶シリコン層の積層を行
う場合に比し、格段的にその半導体素子の形成部におい
て結晶欠陥および金属不純物の深い準位を形成する重金
属Ｆｅ，Ｃｕ等のゲッタリングを効果的に行うことがで
きると考える。これは、多結晶シリコン層における粒界
に対する炭素の存在によって、より歪みの発生が顕著に
なされてこれら粒界の存在、炭素の存在の個々の効果以
上のゲッタリング効果が生じるものと思われる。
【００１３】
【実施例】本発明による半導体装置は、図１にその一例
の概略断面図を示すように、半導体素子例えばＣＣＤ型
構成による固体撮像素子が形成される単結晶シリコン基
板１に炭素ドープの多結晶シリコン層２が積層された構
成とする。
の概略断面図を示すように、半導体素子例えばＣＣＤ型
構成による固体撮像素子が形成される単結晶シリコン基
板１に炭素ドープの多結晶シリコン層２が積層された構
成とする。
【００１４】図２の工程図を参照して上述の本発明装置
に用いられる半導体基板の製法の一例を説明する。この
場合、図２Ａに示すように、単結晶シリコン基板１１を
用意するとともに、図２Ｂに示すように、例えば同様に
単結晶シリコン基板よりなる支持基板１２を用意する。
そして、これら単結晶シリコン基板１１と支持基板１２
の少なくともいづれか一方に炭素ドープの多結晶シリコ
ン層２を堆積積層する。図２に示す例では支持基板１２
の一方の主面に炭素ドープの多結晶シリコン層２を形成
した場合である。
に用いられる半導体基板の製法の一例を説明する。この
場合、図２Ａに示すように、単結晶シリコン基板１１を
用意するとともに、図２Ｂに示すように、例えば同様に
単結晶シリコン基板よりなる支持基板１２を用意する。
そして、これら単結晶シリコン基板１１と支持基板１２
の少なくともいづれか一方に炭素ドープの多結晶シリコ
ン層２を堆積積層する。図２に示す例では支持基板１２
の一方の主面に炭素ドープの多結晶シリコン層２を形成
した場合である。
【００１５】図２Ｃに示すように、単結晶シリコン基板
１１と支持基板１２とを、炭素ドープの多結晶シリコン
層２が堆積積層された側の面を内側にして直接接合して
半導体素子が形成される半導体基板１３を構成する。
１１と支持基板１２とを、炭素ドープの多結晶シリコン
層２が堆積積層された側の面を内側にして直接接合して
半導体素子が形成される半導体基板１３を構成する。
【００１６】単結晶シリコン基板１１と、支持基板１２
は、例えばＦＺ法、ＣＺ法、ＭＣＺ法によって形成され
た単結晶シリコンインゴットから（１００）結晶面に沿
って切り出された例えば直径５インチの比抵抗が３０〜
６０Ωcmの半導体ウエーハによって構成することがで
き、その互いに接合される側の面は鏡面とされ、この鏡
面に上述の炭素ドープの多結晶シリコン層２の堆積積層
が行われる。支持基板１２は、単結晶シリコンによって
構成するに限られるものではなく、石英基板等の絶縁基
板によって構成することもできる。
は、例えばＦＺ法、ＣＺ法、ＭＣＺ法によって形成され
た単結晶シリコンインゴットから（１００）結晶面に沿
って切り出された例えば直径５インチの比抵抗が３０〜
６０Ωcmの半導体ウエーハによって構成することがで
き、その互いに接合される側の面は鏡面とされ、この鏡
面に上述の炭素ドープの多結晶シリコン層２の堆積積層
が行われる。支持基板１２は、単結晶シリコンによって
構成するに限られるものではなく、石英基板等の絶縁基
板によって構成することもできる。
【００１７】炭素ドープの多結晶シリコン層２の形成
は、例えばＳｉＨ4 をメインガスとし、更に炭素原料ガ
スの例えばＣＯ2 あるいは炭素Ｃを含む有機ガスを用い
て、ＣＶＤ（化学的気相成長）法によって厚さ例えば１
μｍ程度に堆積積層する。
は、例えばＳｉＨ4 をメインガスとし、更に炭素原料ガ
スの例えばＣＯ2 あるいは炭素Ｃを含む有機ガスを用い
て、ＣＶＤ（化学的気相成長）法によって厚さ例えば１
μｍ程度に堆積積層する。
【００１８】また、単結晶シリコン基板１１と支持基板
１２との直接接合は、周知の方法（例えば新保，応用物
理５６, Ｐ３３７（１９８７）参照）によって行うこと
ができるものである。すなわち両基板１１および１２
を、それぞれ親水性処理の洗浄例えばＳＣ１洗浄（アン
モニアと過酸化水素水と水の混合液による洗浄）および
ＳＣ２洗浄（塩酸と過酸化水素水と水との混合液による
洗浄）を行って後に、互いに鏡面とされた主面側で多結
晶シリコン層２を有する側を内側に互いに突き合わせて
密着させ、この状態で、例えば１１００℃で１時間のア
ニールを行うことによって直接接合することができる。
また、この場合、静電圧着を行う行えば、より簡便でか
つ強固な密着力を得ることができる。
１２との直接接合は、周知の方法（例えば新保，応用物
理５６, Ｐ３３７（１９８７）参照）によって行うこと
ができるものである。すなわち両基板１１および１２
を、それぞれ親水性処理の洗浄例えばＳＣ１洗浄（アン
モニアと過酸化水素水と水の混合液による洗浄）および
ＳＣ２洗浄（塩酸と過酸化水素水と水との混合液による
洗浄）を行って後に、互いに鏡面とされた主面側で多結
晶シリコン層２を有する側を内側に互いに突き合わせて
密着させ、この状態で、例えば１１００℃で１時間のア
ニールを行うことによって直接接合することができる。
また、この場合、静電圧着を行う行えば、より簡便でか
つ強固な密着力を得ることができる。
【００１９】このようにして、単結晶シリコン基板１１
と支持基板１２との直接接合によって形成された半導体
基板１３は、図２Ｄに示すように、その単結晶シリコン
基板１１をその表面から、すなわち支持基板１２との接
合側とは反対側から研削および研磨例えば機械的化学的
研磨いわゆるメカニカル・ケミカル・ポリッシングを行
って１０μｍ程度の厚さに肉薄化する。
と支持基板１２との直接接合によって形成された半導体
基板１３は、図２Ｄに示すように、その単結晶シリコン
基板１１をその表面から、すなわち支持基板１２との接
合側とは反対側から研削および研磨例えば機械的化学的
研磨いわゆるメカニカル・ケミカル・ポリッシングを行
って１０μｍ程度の厚さに肉薄化する。
【００２０】このようにして形成された半導体基板１３
は、その単結晶シリコン基板１１による単結晶シリコン
部分に各種半導体素子例えばＣＣＤ型固体撮像素子の形
成がなされて半導体装置が構成される。
は、その単結晶シリコン基板１１による単結晶シリコン
部分に各種半導体素子例えばＣＣＤ型固体撮像素子の形
成がなされて半導体装置が構成される。
【００２１】この半導体基板１３は、炭素を含む多結晶
シリコン層２によるゲッタリング層自体によるゲッター
シンクとして作用するとともに、この多結晶シリコン層
２と単結晶シリコン１１との界面に発生する歪層がゲッ
ターシンクとして作用し、両者が相俟って効果的に結晶
欠陥、重金属不純物のゲッタリングを行うことができ
る。
シリコン層２によるゲッタリング層自体によるゲッター
シンクとして作用するとともに、この多結晶シリコン層
２と単結晶シリコン１１との界面に発生する歪層がゲッ
ターシンクとして作用し、両者が相俟って効果的に結晶
欠陥、重金属不純物のゲッタリングを行うことができ
る。
【００２２】そして、この場合、上述したように、その
半導体素子が形成される多結晶シリコン基板１１の研削
研磨処理によって肉薄化を行うときは、よりその全厚さ
に渡ってすなわち半導体素子の形成部つまり半導体素子
の動作部において確実に炭素ドープの多結晶シリコン層
２によるゲッタリング効果を得ることができ、効果的に
結晶欠陥、重金属不純物のゲッタリングを行うことがで
きる。
半導体素子が形成される多結晶シリコン基板１１の研削
研磨処理によって肉薄化を行うときは、よりその全厚さ
に渡ってすなわち半導体素子の形成部つまり半導体素子
の動作部において確実に炭素ドープの多結晶シリコン層
２によるゲッタリング効果を得ることができ、効果的に
結晶欠陥、重金属不純物のゲッタリングを行うことがで
きる。
【００２３】上述の方法により、単結晶シリコン基板１
１および支持基板１２としてＣＺ法によって得た単結晶
から切り出した（１００）結晶面によるウエーハを用い
て、支持基板１２に炭素ドープの多結晶シリコン層２を
１μｍの厚さに形成して両基板１１および１２を直接接
合し、単結晶シリコン基板１１を切削研磨して肉薄とし
て得た本発明による半導体基板（試料１とする）と、従
来の単結晶シリコン基板の一方の面に炭素ドープがなさ
れていない多結晶シリコン層を１μｍの厚さにＣＶＤ法
によって堆積積層した基板（試料２とする）と、全く多
結晶シリコンによるゲッタリング層の形成がなされてい
ない多結晶シリコン基板（試料３とする）とを用意し、
これらに対して故意の汚染処理を施してＳｉＯ2 耐圧の
測定を行った結果の良品率の相対値を図３にプロットし
て示す。プロット点ａ，ｂおよびｃはそれぞれ試料１，
２および３の各耐圧の良品率を示す。この耐圧測定は、
先ずＦｅを１００ｐｐｍ混入させて汚染させたＨＮＯ3
溶液中に約１０分間それぞれの試料を浸漬させて、表面
に約１×１０13cm-2の故意汚染を行い、Ｎ2 雰囲気中で
１０００℃、１時間の熱処理によってＦｅを単結晶シリ
コン内部に拡散させた。その後、ＳＣ１，ＳＣ２による
洗浄と希ふっ酸による洗浄を行い、単結晶シリコン表面
を１０００℃で熱酸化して厚さ２０ｎｍのＳｉＯ2 膜を
形成した。このＳｉＯ2 膜上にＡｌ蒸着膜によるゲート
電極を形成してＭＯＳ（絶縁ゲート）型のダイオードを
作製し、その耐圧測定を行った。
１および支持基板１２としてＣＺ法によって得た単結晶
から切り出した（１００）結晶面によるウエーハを用い
て、支持基板１２に炭素ドープの多結晶シリコン層２を
１μｍの厚さに形成して両基板１１および１２を直接接
合し、単結晶シリコン基板１１を切削研磨して肉薄とし
て得た本発明による半導体基板（試料１とする）と、従
来の単結晶シリコン基板の一方の面に炭素ドープがなさ
れていない多結晶シリコン層を１μｍの厚さにＣＶＤ法
によって堆積積層した基板（試料２とする）と、全く多
結晶シリコンによるゲッタリング層の形成がなされてい
ない多結晶シリコン基板（試料３とする）とを用意し、
これらに対して故意の汚染処理を施してＳｉＯ2 耐圧の
測定を行った結果の良品率の相対値を図３にプロットし
て示す。プロット点ａ，ｂおよびｃはそれぞれ試料１，
２および３の各耐圧の良品率を示す。この耐圧測定は、
先ずＦｅを１００ｐｐｍ混入させて汚染させたＨＮＯ3
溶液中に約１０分間それぞれの試料を浸漬させて、表面
に約１×１０13cm-2の故意汚染を行い、Ｎ2 雰囲気中で
１０００℃、１時間の熱処理によってＦｅを単結晶シリ
コン内部に拡散させた。その後、ＳＣ１，ＳＣ２による
洗浄と希ふっ酸による洗浄を行い、単結晶シリコン表面
を１０００℃で熱酸化して厚さ２０ｎｍのＳｉＯ2 膜を
形成した。このＳｉＯ2 膜上にＡｌ蒸着膜によるゲート
電極を形成してＭＯＳ（絶縁ゲート）型のダイオードを
作製し、その耐圧測定を行った。
【００２４】また、本発明は、いわゆるＳＯＩ（シリコ
ン・オン・インシュレータ）構成とすることもできる。
この場合の一例を図４の構成図を参照して説明する。こ
の場合は、図４ＡおよびＢに示すように、図２で説明し
た単結晶シリコン基板１１または支持基板１２のいづれ
か一方に図４に示した例では、支持基板１２に炭素ドー
プの多結晶シリコン層２を堆積積層し、他方にすなわち
図４の例では単結晶シリコン基板１１に例えば厚さ約１
μｍのＳｉＯ2 膜による絶縁膜３を形成する。
ン・オン・インシュレータ）構成とすることもできる。
この場合の一例を図４の構成図を参照して説明する。こ
の場合は、図４ＡおよびＢに示すように、図２で説明し
た単結晶シリコン基板１１または支持基板１２のいづれ
か一方に図４に示した例では、支持基板１２に炭素ドー
プの多結晶シリコン層２を堆積積層し、他方にすなわち
図４の例では単結晶シリコン基板１１に例えば厚さ約１
μｍのＳｉＯ2 膜による絶縁膜３を形成する。
【００２５】そして、単結晶シリコン基板１１と支持基
板１２とを、炭素ドープの多結晶シリコン層２を有する
側と絶縁膜３を有する側を内側にして直接接合して半導
体基板１３を得る。
板１２とを、炭素ドープの多結晶シリコン層２を有する
側と絶縁膜３を有する側を内側にして直接接合して半導
体基板１３を得る。
【００２６】この場合においても、単結晶シリコン基板
１１と支持基板１２とは、図２で説明した例と同様の鏡
面を有する（１００）結晶面による単結晶シリコンウエ
ーハによって構成することができ、また炭素ドープの多
結晶シリコン３の形成、両基板１１および１２の直接接
合の方法等は上述の例ど同様の方法を採ることができ
る。
１１と支持基板１２とは、図２で説明した例と同様の鏡
面を有する（１００）結晶面による単結晶シリコンウエ
ーハによって構成することができ、また炭素ドープの多
結晶シリコン３の形成、両基板１１および１２の直接接
合の方法等は上述の例ど同様の方法を採ることができ
る。
【００２７】また、このようにして形成した半導体基板
においても図２で示した例と同様に、単結晶シリコン基
板１１において良好なゲッタリング効果を得ることがで
きた。
においても図２で示した例と同様に、単結晶シリコン基
板１１において良好なゲッタリング効果を得ることがで
きた。
【００２８】そして、上述した本発明による半導体基板
によって各種半導体素子例えばＣＣＤ型固体撮像素子を
形成することができる。この場合の一例を図１を参照し
て説明する。
によって各種半導体素子例えばＣＣＤ型固体撮像素子を
形成することができる。この場合の一例を図１を参照し
て説明する。
【００２９】図１に示す例では、図２の方法によって得
た本発明による半導体基板１の単結晶シリコン基板１１
をｎ型の単結晶シリコンによって構成し、これの表面に
ｐ型不純物のイオン注入を行ってｐ型の第１のウエル領
域２１を形成する。そして、この第１のウエル領域２１
上に受光部２２と、この受光部２２によって受光量に応
じて発生させた電荷を転送するＣＣＤ構成による例えば
垂直シフトレジスタ部２３と、受光部２２からシフトレ
ジスタ部２３に電荷の読み出しを行う読み出しゲート部
２４とを形成する。
た本発明による半導体基板１の単結晶シリコン基板１１
をｎ型の単結晶シリコンによって構成し、これの表面に
ｐ型不純物のイオン注入を行ってｐ型の第１のウエル領
域２１を形成する。そして、この第１のウエル領域２１
上に受光部２２と、この受光部２２によって受光量に応
じて発生させた電荷を転送するＣＣＤ構成による例えば
垂直シフトレジスタ部２３と、受光部２２からシフトレ
ジスタ部２３に電荷の読み出しを行う読み出しゲート部
２４とを形成する。
【００３０】受光部２２は、第１のウエル領域２１との
間にｐ−ｎ接合を構成してフォトダイオードを形成する
ためのｎ型の受光領域２５と、これの上に形成された電
荷、この例では正電荷を蓄積するｐ型の正電荷蓄積領域
２６を形成する。この受光部２２は、例えば図１におい
て紙面と直交する方向いわゆる垂直方向に複数配列形成
されるとともに、この複数個配列された受光部の列が複
数列平行配列されてなる。
間にｐ−ｎ接合を構成してフォトダイオードを形成する
ためのｎ型の受光領域２５と、これの上に形成された電
荷、この例では正電荷を蓄積するｐ型の正電荷蓄積領域
２６を形成する。この受光部２２は、例えば図１におい
て紙面と直交する方向いわゆる垂直方向に複数配列形成
されるとともに、この複数個配列された受光部の列が複
数列平行配列されてなる。
【００３１】シフトレジスタ部２３は、受光部２２の各
列間に、各列に沿って形成される。シフトレジスタ部２
３は、ｐ型の第２のウエル領域２７が形成され、これの
上にｎ型の転送領域２８が形成される。半導体基板１す
なわち単結晶シリコン上には全面的に例えば表面熱酸化
によって形成したＳｉＯ2 膜等によるゲート絶縁膜２９
が形成され、これの上にシフトレジスタ部２３、読み出
しゲート部２２上に跨がって転送電極３０が、例えばＳ
ｉ3 Ｎ4 による絶縁膜３１およびＳｉＯ2 による絶縁膜
３２を介して形成される。
列間に、各列に沿って形成される。シフトレジスタ部２
３は、ｐ型の第２のウエル領域２７が形成され、これの
上にｎ型の転送領域２８が形成される。半導体基板１す
なわち単結晶シリコン上には全面的に例えば表面熱酸化
によって形成したＳｉＯ2 膜等によるゲート絶縁膜２９
が形成され、これの上にシフトレジスタ部２３、読み出
しゲート部２２上に跨がって転送電極３０が、例えばＳ
ｉ3 Ｎ4 による絶縁膜３１およびＳｉＯ2 による絶縁膜
３２を介して形成される。
【００３２】そして、全面的に光透過性のＰＳＧ（リン
シリケートガラス）等の層間絶縁層３３が形成され、受
光部２２上を除いてＡｌ膜等よりなる遮光膜３４が形成
される。
シリケートガラス）等の層間絶縁層３３が形成され、受
光部２２上を除いてＡｌ膜等よりなる遮光膜３４が形成
される。
【００３３】各受光部間、シフトレジスタ部の外側等に
ｐ型のチャネルストッパ領域３５が形成される。
ｐ型のチャネルストッパ領域３５が形成される。
【００３４】このように、本発明による半導体基板１上
に形成された本発明による半導体装置、この例では固体
撮像装置は、結晶欠陥、重金属不純物のゲッタリングが
効果的になされていることから、これら結晶欠陥、重金
属不純物に起因する暗電流の増加や、いわゆる白傷の発
生を効果的に回避でき、映像コントラストの低下、むら
の発生が効果的に改善できた。
に形成された本発明による半導体装置、この例では固体
撮像装置は、結晶欠陥、重金属不純物のゲッタリングが
効果的になされていることから、これら結晶欠陥、重金
属不純物に起因する暗電流の増加や、いわゆる白傷の発
生を効果的に回避でき、映像コントラストの低下、むら
の発生が効果的に改善できた。
【００３５】尚、本発明装置は、上述の例に限られるも
のではなく、例えば図１に示す各部の導電型を、図示と
は逆の導電型に選定することもできる。また、上述の固
体撮像装置に限られるものではなく、ＭＯＳトランジス
タ（絶縁ゲート電界効果型トランジスタ）、バイポーラ
トランジスタもしくはそれらの半導体集積回路を始めと
して種々の半導体素子構成を有する半導体装置に適用で
きるものである。
のではなく、例えば図１に示す各部の導電型を、図示と
は逆の導電型に選定することもできる。また、上述の固
体撮像装置に限られるものではなく、ＭＯＳトランジス
タ（絶縁ゲート電界効果型トランジスタ）、バイポーラ
トランジスタもしくはそれらの半導体集積回路を始めと
して種々の半導体素子構成を有する半導体装置に適用で
きるものである。
【００３６】また、上述の本発明による半導体基板およ
びその製法は、単結晶シリコン基板１１と支持基板１２
とを接合し、単結晶シリコン基板１１を肉薄にする研磨
を行う場合であるが、このような支持基板の接合を行う
ことなく半導体基板１を単結晶シリコン基板のみによっ
て構成して、その半導体素子の形成部とは反対側の裏面
に炭素ドープの多結晶シリコン層によるゲッタリング層
をＣＶＤ法等によって被着した構成とすることもでき
る。
びその製法は、単結晶シリコン基板１１と支持基板１２
とを接合し、単結晶シリコン基板１１を肉薄にする研磨
を行う場合であるが、このような支持基板の接合を行う
ことなく半導体基板１を単結晶シリコン基板のみによっ
て構成して、その半導体素子の形成部とは反対側の裏面
に炭素ドープの多結晶シリコン層によるゲッタリング層
をＣＶＤ法等によって被着した構成とすることもでき
る。
【００３７】
【発明の効果】上述したように本発明によれば、炭素ド
ープの多結晶シリコン層によるゲッタリング層を形成す
るものであり、このようにしたことによって炭素のドー
ピングを行うとか、多結晶シリコン層を積層させる場合
に比し、格段的にその半導体素子の形成部において結晶
欠陥および重金属不純物のＦｅ，Ｃｕ等のゲッタリング
を効果的に行うことができることから、半導体装置を構
成する場合における特性劣化、不良品の発生を効果的に
改善できるものであり、また固体撮像装置に適用して、
この結晶欠陥や、重金属不純物による白傷の発生、コン
トラストの低下、むら等の致命的欠陥の発生を効果的に
改善できるものである。
ープの多結晶シリコン層によるゲッタリング層を形成す
るものであり、このようにしたことによって炭素のドー
ピングを行うとか、多結晶シリコン層を積層させる場合
に比し、格段的にその半導体素子の形成部において結晶
欠陥および重金属不純物のＦｅ，Ｃｕ等のゲッタリング
を効果的に行うことができることから、半導体装置を構
成する場合における特性劣化、不良品の発生を効果的に
改善できるものであり、また固体撮像装置に適用して、
この結晶欠陥や、重金属不純物による白傷の発生、コン
トラストの低下、むら等の致命的欠陥の発生を効果的に
改善できるものである。
【図面の簡単な説明】
【図１】本発明による半導体装置の一例の概略断面図で
ある。
ある。
【図２】本発明による半導体基板の製法の一例の工程図
である。Ａはその一工程の断面図である。Ｂはその一工
程の断面図である。Ｃはその一工程の断面図である。Ｄ
はその一工程の断面図である。
である。Ａはその一工程の断面図である。Ｂはその一工
程の断面図である。Ｃはその一工程の断面図である。Ｄ
はその一工程の断面図である。
【図３】本発明による半導体基板および従来の半導体基
板による場合のＳｉＯ2 膜の耐圧の良品率の測定結果を
示す図である。
板による場合のＳｉＯ2 膜の耐圧の良品率の測定結果を
示す図である。
【図４】本発明による半導体基板の製法の他の例の工程
図である。Ａはその一工程の断面図である。Ｂはその一
工程の断面図である。Ｃはその一工程の断面図である。
Ｄはその一工程の断面図である。
図である。Ａはその一工程の断面図である。Ｂはその一
工程の断面図である。Ｃはその一工程の断面図である。
Ｄはその一工程の断面図である。
１ 半導体基板 ２ 炭素ドープの多結晶シリコン層 ３ 絶縁膜 １１ 単結晶シリコン基板 １２ 支持基板
Claims (5)
- 【請求項１】 半導体素子が形成される単結晶シリコン
基板に炭素ドープの多結晶シリコン層が積層されてなる
ことを特徴とする半導体装置。 - 【請求項２】 単結晶シリコン基板と支持基板とを用意
し、 上記単結晶シリコン基板と支持基板の少なくともいづれ
か一方に炭素ドープの単結晶シリコン層を堆積積層し、 上記単結晶シリコン基板と支持基板とを上記炭素ドープ
の多結晶シリコン層が堆積積層された側の面を内側にし
て直接接合して半導体素子が形成される半導体基板を得
ることを特徴とする半導体基板の製法。 - 【請求項３】 単結晶シリコン基板と支持基板とを用意
し、 上記単結晶シリコン基板と支持基板の少なくともいづれ
か一方に炭素ドープの単結晶シリコン層を堆積積層し、 上記単結晶シリコン基板と支持基板とを上記炭素ドープ
の多結晶シリコン層が積層された側の面を内側にして直
接接合して形成した半導体基板に半導体素子を形成する
ことを特徴とする半導体装置の製法。 - 【請求項４】 上記単結晶シリコン基板または支持基板
のいづれか一方に上記炭素ドープの多結晶シリコン層を
堆積積層し、他方に絶縁膜を形成し、 上記単結晶シリコン基板と上記支持基板とを、上記炭素
ドープの多結晶シリコン層を有する側と上記絶縁膜を有
する側を内側にして直接接合することを特徴とする請求
項２に記載の半導体基板の製法。 - 【請求項５】 上記単結晶シリコン基板または支持基板
のいづれか一方に上記炭素ドープの多結晶シリコン層を
堆積積層し、他方に絶縁膜を形成し、 上記単結晶シリコン基板と上記支持基板とを、上記炭素
ドープの多結晶シリコン層を有する側と上記絶縁膜を有
する側を内側にして直接接合することを特徴とする請求
項３に記載の半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125378A JPH08321509A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置と、半導体装置およびその半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125378A JPH08321509A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置と、半導体装置およびその半導体基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08321509A true JPH08321509A (ja) | 1996-12-03 |
Family
ID=14908657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125378A Pending JPH08321509A (ja) | 1995-05-24 | 1995-05-24 | 半導体装置と、半導体装置およびその半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08321509A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| EP2105954A1 (en) * | 2008-03-25 | 2009-09-30 | Sumco Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| EP2124251A1 (en) * | 2008-05-20 | 2009-11-25 | SUMCO Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| US7902578B2 (en) | 2007-01-11 | 2011-03-08 | Sony Corporation | Solid-state imaging device, electronic module and electronic apparatus |
| CN109192743A (zh) * | 2018-09-04 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN111463269A (zh) * | 2019-01-22 | 2020-07-28 | 上海新微技术研发中心有限公司 | Mos栅晶体管及其构建方法 |
-
1995
- 1995-05-24 JP JP7125378A patent/JPH08321509A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332221A (ja) * | 2005-05-25 | 2006-12-07 | Fuji Electric Holdings Co Ltd | 半導体ウェハの不純物除去方法および半導体装置の製造方法 |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| US7902578B2 (en) | 2007-01-11 | 2011-03-08 | Sony Corporation | Solid-state imaging device, electronic module and electronic apparatus |
| EP2105954A1 (en) * | 2008-03-25 | 2009-09-30 | Sumco Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| EP2124251A1 (en) * | 2008-05-20 | 2009-11-25 | SUMCO Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| CN109192743A (zh) * | 2018-09-04 | 2019-01-11 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN111463269A (zh) * | 2019-01-22 | 2020-07-28 | 上海新微技术研发中心有限公司 | Mos栅晶体管及其构建方法 |
| CN111463269B (zh) * | 2019-01-22 | 2023-06-02 | 上海睿驱微电子科技有限公司 | Mos栅晶体管及其构建方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786081B2 (ja) | Ｓｏｉ基板 | |
| US5506176A (en) | Method of making a semiconductor device having a process of hydrogen annealing | |
| KR20100040673A (ko) | Ｓｏｉ 기판과 그 제조 방법, 고체 촬상 장치와 그 제조 방법, 및 촬상 장치 | |
| JP4837240B2 (ja) | 半導体装置 | |
| JPH0719839B2 (ja) | 半導体基板の製造方法 | |
| JPH08116038A (ja) | 半導体装置及びその製造方法 | |
| JPH11204771A (ja) | 半導体基板の製造方法及び固体撮像装置の製造方法 | |
| JPS61292934A (ja) | 半導体素子の製造方法 | |
| JP2001210811A (ja) | 半導体基板の製造方法 | |
| JPH0573349B2 (ja) | ||
| US7285825B2 (en) | Element formation substrate for forming semiconductor device | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08321509A (ja) | 半導体装置と、半導体装置およびその半導体基板の製法 | |
| JP3528880B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007095951A (ja) | 半導体基板およびその製造方法 | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| JP2008187165A (ja) | 半導体基板の製造方法 | |
| US8058149B2 (en) | Method for fabricating a semiconductor substrate | |
| JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| JP3171322B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| US5331193A (en) | Semiconductor device resistant to slip line formation | |
| JP3579069B2 (ja) | 半導体装置の製造方法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 |