JPH0573349B2 - - Google Patents

Info

Publication number
JPH0573349B2
JPH0573349B2 JP63186872A JP18687288A JPH0573349B2 JP H0573349 B2 JPH0573349 B2 JP H0573349B2 JP 63186872 A JP63186872 A JP 63186872A JP 18687288 A JP18687288 A JP 18687288A JP H0573349 B2 JPH0573349 B2 JP H0573349B2
Authority
JP
Japan
Prior art keywords
substrate
sio
semiconductor
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63186872A
Other languages
English (en)
Other versions
JPH0237771A (ja
Inventor
Kunihiko Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63186872A priority Critical patent/JPH0237771A/ja
Priority to US07/382,937 priority patent/US5063113A/en
Priority to DE68920657T priority patent/DE68920657T2/de
Priority to EP89113909A priority patent/EP0352801B1/en
Priority to KR1019890010656A priority patent/KR930004113B1/ko
Publication of JPH0237771A publication Critical patent/JPH0237771A/ja
Priority to US07/739,540 priority patent/US5194395A/en
Publication of JPH0573349B2 publication Critical patent/JPH0573349B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造過程で発生する汚染をゲツタ
リングする機能を有するSOI基板に関し、 極めて簡単な手段でゲツタリング機能をもたせ
た貼り合わせ方式のSOI基板を提供することを目
的とし、 表面に二酸化シリコン膜が形成された支持側基
板と、該支持側基板の二酸化シリコン膜に対向し
て貼り合わされ二酸化シリコン膜及びそれに連な
るイントリンシツク・ゲツタリング・サイト層か
らなる能動側基板と、該能動側基板上に形成され
たエピタキシヤル成長シリコン半導体能動層とを
備えてなるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造過程で発生する汚
染をゲツタリングする機能を有するSOI（silicon
on insulator）基板に関する。
半導体装置を高性能化するのに有効な半導体結
晶基板としてSOI基板が知られている。
一般に、半導体結晶基板に於いては、半導体装
置の製造過程で発生する汚染をゲツタリングする
ことが必要である。
然しながら、SOI基板では、その構成上、ゲツ
タリング機能をもつものを得ることは困難である
為、その点が高性能化する場合の隘路になつてい
る。
〔従来の技術〕
一般に、SOI基板を得るには、例えば二酸化シ
リコン（SiO2）上に多結晶シリコン膜を成長さ
せ、その多結晶シリコン膜にレーザー・ビームな
どを照射して単結晶化する技術、或いは、単結晶
シリコン基板上にSiO2膜を形成したものを二枚
用い、SiO2膜を対向させて貼り合わせる技術な
どが知られている。
このうち、貼り合わせに依つてSOI基板を得る
方法は、近年、その貼り合わせ技術が著しく進歩
したこともあつて、前記レーザ・ビームでアニー
ルする技術よりも有望視されている。
〔発明が解決しようとする課題〕
前記SiO2膜を形成した単結晶シリコン基板を
二枚貼り合わせて構成したSOI基板にゲツタリン
グ機能をもたらせることは甚だ困難である。
一般に、半導体基板に於けるゲツタリング機能
には、エクストリンシツク・ゲツタリングとイン
トリンシツク・ゲツタリングに大別される。
エクストリンシツク・ゲツタリングはシリコン
半導体基板の裏面に外部から歪を与え、それをゲ
ツタリング・サイトとするものである。
イントリンシツク・ゲツタリングは、例えば、
チヨクラルスキー（Czochralski：CZ）法で作成
されたシリコン半導体基板には、通常、１×1018
〔cm-3〕程度と酸素（〔Oi〕）が含まれているので、
そのシリコン半導体基板を熱処理することに依つ
てSiO2として析出させ、それをゲツタリング・
サイトとするものである。
前記SiO2膜をもつ単結晶シリコン基板を二枚
貼り合わせて構成したSOI基板を二枚貼り合わせ
て構成したSOI基板の場合には、勿論、その中間
にSiO2膜が存在するので、エクストリンシツ
ク・ゲツタリング機能をもたせることは不可能で
ある。
また、SOI基板を作成してからイントリンシツ
ク・ゲツタリング機能をもたせる処理に施すこと
も不可能である。即ち、SOI基板に於いて、半導
体素子を形成する側の単結晶半導体層は厚さを略
５〔μｍ〕程度にすることが必要であり、そこに
ゲツタリング・サイト層及び半導体素子を作り込
む為の能動層を形成することはできない。
即ち、通常、CZ法で作成したシリコン半導体
基板にイントリンシツク・ゲツタリング機能をも
たせる場合には、 (1) シリコン半導体基板を1000〔℃〕以上の温度
で熱処理を施し、表面（及び裏面）近傍の
〔Oi〕を外方拡散させてデヌーデツド・ゾーン
（denuded zone：DZ）、即ち、DZ層を生成さ
せる。
(2) 400〔℃〕〜600〔℃〕程度の温度で熱処理を施
し、ゲツタリング・サイトを生成させる。
(3) 1000〔℃〕以上の温度で熱処理を施し、ゲツ
タリング・サイトの成長を行う。
などの工程を採つている。
一般に、前記のようにして生成させたDZ層に
半導体素子を作り込むのであるが、その厚さは略
20〔μｍ〕程度である。
従つて、このようにしてイントリンシツク・ゲ
ツタリング機能をもたらせたシリコン半導体基板
を貼り合わせてSOI基板となし、その半導体素子
を作り込む側を研摩して５〔μｍ〕程度にした場
合、中間に在るSiO2膜上にはゲツタリング・サ
イト層が存在しない能動層のみが残ることにな
る。
このように、従来技術に依つたのでは、SOI基
板にゲツタリング機能をもたせることが不可能で
あり、半導体装置を製造する工程中の汚染に依る
素子特性の劣化を防ぐことができない。
本発明は、極めて簡単な手段でゲツタリング機
能をもたせた貼り合わせ方式のSOI基板を提供し
ようとする。
〔課題を解決するための手段〕
第１図乃至第５図は本発明の原理を説明する為
の工程要所に於けるシリコン半導体ウエハの要部
切断側面図を表し、以下、これ等の図を参照しつ
つ説明する。
第１図参照 (1) 例えばCZ法で作成したシリコン半導体能動
側基板１を用意する。
この能動側基板１には〔Oi〕が含まれてい
ることは云うまでもない。
第２図参照 (2) 熱処理を行つてSiO2からなるゲツタリン
グ・サイト２を生成させる。尚、この熱処理で
はDZ層は形成されないようにする。
第３図参照 (3) 酸化性雰囲気中で熱処理を行つて能動側基板
１の表面にSiO2膜３を形成する。
第４図参照 (4) シリコン半導体支持側基板４を用意し、酸化
性雰囲気中で熱処理を行つて表面にSiO2膜５
を形成する。
(5) 支持側基板４に於けるSiO2膜５と能動側基
板１に於けるSiO2膜３とを対向させて貼り合
わせる。
(6) 能動側基板１を研摩することに依つて薄層化
する。このようにすると、能動側基板１として
は、SiO2膜３上にゲツタリング・サイト層が
存在している状態となる。
(7) ゲツタリング・サイト層からなる能動側基板
１上にシリコン半導体能動層６をエピタキシヤ
ル成長させる。
このようにして形成されたシリコン半導体能動
層６の下地はゲツタリング・サイト層であること
から、汚染が少ない、即ち、結晶欠陥が少ないも
のとなり、特性良好な半導体素子を形成すること
ができる。
このようなことから、本発明に依るSOI基板で
は、表面に二酸化シリコン膜（例えばSiO2膜１
２）が形成された支持側基板（例えば支持側基板
１１）と、該支持側基板の二酸化シリコン膜に対
向して貼り合わされ二酸化シリコン膜（例えば
SiO2膜１４）及びそれに連なるイントリンシツ
ク・ゲツタリング・サイト層からなる能動側基板
（例えば能動側基板１３）と、該能動側基板上に
形成されたエピタキシヤル成長シリコン半導体能
動層（例えばシリコン半導体能動層１６）とを備
えている。
〔作用〕
前記手段を採ることに依り、貼り合わせ方式の
SOI基板に於けるSiO2膜上の能動側にはイントリ
ンシツク・ゲツタリング・サイト層が存在してい
るので、その上に形成された半導体素子を作り込
む為のエピタキシヤル成長シリコン半導体層に発
生する製造工程中の汚染を充分に捕捉することが
でき、その半導体素子は欠陥が少ない特性良好な
ものとなる。
〔実施例〕
第６図乃至第１２図は本発明一実施例を解説す
る為の工程要所に於ける半導体ウエハの要部切断
側面図を表し、以下、これ等の図を参照しつつ説
明する。
第６図参照 (1) 例えば単結晶シリコン半導体からなる支持側
基板１１を用意する。
この支持側基板１１としては、単結晶シリコ
ン半導体の外、多結晶シリコン、化合物半導
体、セラミツク、高融点金属、石英などを採用
することが可能である。
第７図参照 (2) 酸化性雰囲気中で熱処理を行うことに依つて
支持側基板１１に厚さ1000〔Å〕〜１〔μｍ〕程
度のSiO2膜１２を形成する。
支持側基板１１がシリコン半導体以外の材料
である場合には、多結晶シリコン膜を成長させ
てから酸化させたり、化学気相成長
（chemical vapor deposition：CVD）法を適
用することに依つてSiO2膜を直接形成すれば
良い。
第８図参照 (3) CZ法で作成された単結晶シリコン半導体か
らなる能動側基板１３を用意する。
この能動側基板１３には〔Oi〕が１×1017
〔cm-2〕以上含まれているものとする。
第９図参照 (4) 例えば、450〔℃〕で５〔時間〕の熱処理並び
に1100〔℃〕で１〔時間〕の熱処理をして、
SiO2からなるゲツタリング・サイト１５の析
出及び成長を行う。
(5) 酸化性雰囲気中で熱処理を行うことに依つて
能動側基板１３に厚さ〜2000〔Å〕程度のSiO2
膜１４を形成する。
第１０図参照 (6) 支持側基板１１と能動側基板１３とを対向さ
せ、圧着して貼り合わせる。
この場合の諸条件を例示すると次の通りであ
る。
温度：1000〔℃〕 パルス電圧：±300〔Ｖ〕 時間：５〔分〕 第１１図参照 (7) 能動側基板１３を研摩することに依つて厚さ
例えば３〔μｍ〕程度に薄層化する。
この研摩には、Al2O3からなる研摩剤、ケミ
カル・エツチング剤を用いると良い。
このようにすると、能動側基板１３がゲツタ
リング・サイト層のみで構成されることになる
のは前記本発明の原理で説明した通りである。
第１２図参照 (8) ゲツタリング・サイト層からなつている能動
側基板１３上に厚さ例えば１〔μｍ〕程度のシ
リコン半導体能動層１６をエピタキシヤル成長
させる。
この能動層１６は欠陥が少ない良質なものと
なることは前記した通りである。
本発明に依るSOI基板、例えば、ゲツタリン
グ・サイト層の層厚を１〔μｍ〕、また、能動層
の層厚を２〔μｍ〕としたもの、そして、従来
技術に依るSOI基板、即ち、ゲツタリング・サ
イト層がなくシリコン半導体基板を薄層化して
層厚を３〔μｍ〕としたものをそれぞれ用いて
MOSダイオードを形成し、少数キヤリヤのラ
イフ・タイムを測定したところ、本発明に依る
SOI基板では、800±100〔μs〕、従来技術に依る
それでは、500±200〔μs〕であり、本発明に依
るものの方が絶対値が遥かに大きく、また、そ
のバラツキも少なかつた。従つて、本発明に依
るSOI基板を用いれば、当然、ジヤンクシヨ
ン・リーク電流は少なく、また、ダイナミツ
ク・ランダム・アクセス・メモリ（dynamic
random access memory：DRAM）の場合に
は、その情報保持特性が優れているなど、素子
特性も製造歩留りも共に向上することは明らか
である。
第１３図は本発明を実施して得たSOI基板を用
いて構成した相補型MOS（complementary
metal oxide semiconductor：CMOS）電界効
果半導体装置の要部切断側面図を表し、第６図乃
至第１２図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
図に於いて、16Pは能動層１６に形成されたｐ
型ウエル、１６Ｎは能動層１６に形成されたｎ型
ウエル、１７はSiO2からなる素子間分離絶縁膜、
１８Ｎはｎチヤネル・トランジスタに於ける
SiO2からなるゲート絶縁膜、１８Ｐはｐチヤネ
ル・トランジスタに於けるSiO2からなるゲート
絶縁膜、１９Ｎはｎチヤネル・トランジスタに於
ける多結晶シリコン・ゲート電極、１９Ｐはｐチ
ヤンネル・トランジスタに於ける多結晶シリコ
ン・ゲート電極、２０Ｎはｎチヤンネル・トラン
ジスタに於けるn+型ソース領域、２０Ｐはｐチ
ヤネル・トランジスタに於けるp+型ソース領域、
２１Ｎはｎチヤンネル・トランジスタに於ける
n+型ドレイン領域、２１Ｐはｐチヤネル・トラ
ンジスタに於けるp+型ドレイン領域をそれぞれ
示している。
図から明らかなように、このCMOS電界効果
半導体装置では、ｐ型ウエル１６Ｐ及びｎ型ウエ
ル１６Ｎの下にはゲツタリング・サイト１５が存
在しているので、製造工程中の汚染を捕捉するこ
とができ、例えば、ゲート絶縁膜１８Ｎ及び１８
Ｐの耐圧劣化やジヤンクシヨン・リークを防止す
ることができ、勿論、通常のSOI基板を用いて形
成したものと同様、ｎチヤネル・トランジスタ及
びｐチヤネル・トランジスタはSiO2に依つて完
全に分解されているから、ラツチ・アツプ・フリ
ーを容易に実現することができ、また、ソース領
域２０Ｎ及び２０Ｐ、ドレイン領域２１Ｎ及び２
１ＰはSiO2からなる素子間分離絶縁膜１７に接
していることから、空乏層の伸びは抑上され、寄
生容量を小さくすることができ、スイツチング・
スピードは高い。
〔発明の効果〕
本発明に依るSOI基板に於いては、SiO2膜が形
成された支持側基板と二酸化シリコン膜及びイン
トリンシツク・ゲツタリング・サイト層からなる
能動側基板とが貼り合わされ、能動側基板上には
シリコン半導体能動層がエピタキシヤル成長され
ている。
前記構成を採ることに依り、貼り合わせ方式の
SOI基板に於けるSiO2膜上の能動側にはイントリ
ンシツク・ゲツタリング・サイト層が存在してい
るので、その上に形成された半導体素子を作り込
む為のエピタキシヤル成長シリコン半導体層に発
生する製造工程中の汚染を充分に捕捉することが
でき、その半導体素子は欠陥が少ない特性良好な
ものとなる。
【図面の簡単な説明】
第１図乃至第５図は本発明の原理を説明する為
の工程要所に於ける半導体ウエハの要部切断側面
図、第６図乃至第１２図は本発明一実施例を説明
する為の工程要所に於ける半導体ウエハの要部切
断側面図、第１３図は本発明に依るSOI基板を用
いて作成したCMOS電界効果半導体装置を説明
する為の要部切断側面図をそれぞれ表している。 図に於いて、１はシリコン半導体能動側基板、
２はゲツタリング・サイト、３はSiO2膜、４は
シリコン半導体支持側基板、５はSiO2膜、６は
エピタキシヤル成長のシリコン半導体能動層をそ
れぞれ示している。

Claims (1)

  1. 【特許請求の範囲】 １ 表面に二酸化シリコン膜が形成された支持側
    基板と、 該支持側基板の二酸化シリコン膜に対向して貼
    り合わされ二酸化シリコン膜及びそれに連なるイ
    ントリンシツク・ゲツタリング、サイト層からな
    る能動側基板と、 該能動側基板上に形成されたエピタキシヤル成
    長シリコン半導体能動層と を備えてなることを特徴とするSOI基板。
JP63186872A 1988-07-28 1988-07-28 Ｓｏｉ基板 Granted JPH0237771A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63186872A JPH0237771A (ja) 1988-07-28 1988-07-28 Ｓｏｉ基板
US07/382,937 US5063113A (en) 1988-07-28 1989-07-21 Substrate having semiconductor-on-insulator structure with gettering sites and production method thereof
DE68920657T DE68920657T2 (de) 1988-07-28 1989-07-27 Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
EP89113909A EP0352801B1 (en) 1988-07-28 1989-07-27 Production method of a semiconductor-on-insulator structure with gettering sites
KR1019890010656A KR930004113B1 (ko) 1988-07-28 1989-07-27 게터링 시이트를 가진 절연체위에 반도체를 구비한 구조의 기판과 그 제조방법
US07/739,540 US5194395A (en) 1988-07-28 1991-08-02 Method of producing a substrate having semiconductor-on-insulator structure with gettering sites

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63186872A JPH0237771A (ja) 1988-07-28 1988-07-28 Ｓｏｉ基板

Publications (2)

Publication Number Publication Date
JPH0237771A JPH0237771A (ja) 1990-02-07
JPH0573349B2 true JPH0573349B2 (ja) 1993-10-14

Family

ID=16196151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63186872A Granted JPH0237771A (ja) 1988-07-28 1988-07-28 Ｓｏｉ基板

Country Status (5)

Country Link
US (1) US5063113A (ja)
EP (1) EP0352801B1 (ja)
JP (1) JPH0237771A (ja)
KR (1) KR930004113B1 (ja)
DE (1) DE68920657T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP2735407B2 (ja) * 1990-08-30 1998-04-02 株式会社東芝 半導体装置およびその製造方法
US5366924A (en) * 1992-03-16 1994-11-22 At&T Bell Laboratories Method of manufacturing an integrated circuit including planarizing a wafer
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
US5512375A (en) * 1993-10-14 1996-04-30 Intevac, Inc. Pseudomorphic substrates
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JP2806277B2 (ja) * 1994-10-13 1998-09-30 日本電気株式会社 半導体装置及びその製造方法
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP5051293B2 (ja) * 1999-11-17 2012-10-17 株式会社デンソー 半導体基板の製造方法
JP4765157B2 (ja) 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
JP2006216934A (ja) * 2005-02-07 2006-08-17 Samsung Electronics Co Ltd エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
KR100632463B1 (ko) 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP5334354B2 (ja) * 2005-05-13 2013-11-06 シャープ株式会社 半導体装置の製造方法
EP1873821B1 (en) 2006-06-27 2015-11-11 STMicroelectronics Srl SOI device with contact trenches formed during epitaxial growing
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
JP5882579B2 (ja) * 2010-12-14 2016-03-09 キヤノン株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717125A (en) * 1980-07-04 1982-01-28 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61294846A (ja) * 1985-06-20 1986-12-25 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPS6329937A (ja) * 1986-07-23 1988-02-08 Sony Corp 半導体基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226914A (en) * 1978-05-19 1980-10-07 Ford Motor Company Novel spraying composition, method of applying the same and article produced thereby
US4288495A (en) * 1978-05-19 1981-09-08 Ford Motor Company Article coated with beta silicon carbide and silicon
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4499147A (en) * 1981-12-28 1985-02-12 Ibiden Co., Ltd. Silicon carbide substrates and a method of producing the same
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
JPS6191098A (ja) * 1984-10-09 1986-05-09 Daido Steel Co Ltd シリコン基板上における砒素化ガリウム成長結晶体とその結晶成長方法
GB2171555A (en) * 1985-02-20 1986-08-28 Philips Electronic Associated Bipolar semiconductor device with implanted recombination region
US4781766A (en) * 1985-10-30 1988-11-01 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717125A (en) * 1980-07-04 1982-01-28 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61294846A (ja) * 1985-06-20 1986-12-25 フィリップス　エレクトロニクス　ネムローゼ　フェンノートシャップ 半導体デバイスの製造方法
JPS6329937A (ja) * 1986-07-23 1988-02-08 Sony Corp 半導体基板

Also Published As

Publication number Publication date
JPH0237771A (ja) 1990-02-07
EP0352801A2 (en) 1990-01-31
KR910003762A (ko) 1991-02-28
EP0352801A3 (en) 1990-09-12
KR930004113B1 (ko) 1993-05-20
US5063113A (en) 1991-11-05
EP0352801B1 (en) 1995-01-18
DE68920657D1 (de) 1995-03-02
DE68920657T2 (de) 1995-06-22

Similar Documents

Publication Publication Date Title
JPH0573349B2 (ja)
US5194395A (en) Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US6969618B2 (en) SOI device having increased reliability and reduced free floating body effects
US5231045A (en) Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers
JPH05251292A (ja) 半導体装置の製造方法
JPH08116038A (ja) 半導体装置及びその製造方法
JP2003282885A (ja) 半導体装置およびその製造方法
KR20050044643A (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조방법
JP2560716B2 (ja) 半導体素子及びその製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
JPH0824162B2 (ja) 半導体装置およびその製造方法
US5066993A (en) Semiconductor device having semiconductor-on-insulator structure
KR100602054B1 (ko) Ｓｏｉ 구조를 가지는 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법
JPH09162088A (ja) 半導体基板とその製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JPH0379035A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2000183351A (ja) 薄膜半導体装置の製造方法
JPH08321509A (ja) 半導体装置と、半導体装置およびその半導体基板の製法
JP3091800B2 (ja) Ｓｏｉ基板の製造方法
JPH06310427A (ja) 半導体装置の製造方法
US12027421B2 (en) Low-temperature method for transfer and healing of a semiconductor layer
JPS63236310A (ja) 半導体素子及びその製造方法
JPH0284716A (ja) 半導体素子とその製造方法