JP2908150B2 - Ｓｏｉ基板構造及びその製造方法 - Google Patents

Ｓｏｉ基板構造及びその製造方法

Info

Publication number
JP2908150B2
JP2908150B2 JP4318983A JP31898392A JP2908150B2 JP 2908150 B2 JP2908150 B2 JP 2908150B2 JP 4318983 A JP4318983 A JP 4318983A JP 31898392 A JP31898392 A JP 31898392A JP 2908150 B2 JP2908150 B2 JP 2908150B2
Authority
JP
Japan
Prior art keywords
layer
phosphorus
crystal silicon
substrate
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4318983A
Other languages
English (en)
Other versions
JPH06163862A (ja
Inventor
堅祐 小此木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18105183&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2908150(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4318983A priority Critical patent/JP2908150B2/ja
Priority to US08/160,352 priority patent/US6057036A/en
Publication of JPH06163862A publication Critical patent/JPH06163862A/ja
Priority to US08/446,056 priority patent/US5798294A/en
Application granted granted Critical
Publication of JP2908150B2 publication Critical patent/JP2908150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ基板構造及び製
造方法に関し、特に重金属元素のゲッタリング効果を有
するＳＯＩ基板とその製造方法に関する。
【０００２】
【従来の技術】従来、重金属元素をゲッタリングする効
果を有するＳＯＩ基板の例を図により説明する。
【０００３】まず図９（特願昭６３−１８６８７２号公
報）では、支持側単結晶シリコン基板１８上に２層の二
酸化シリコン膜１９が形成されており、２層の二酸化シ
リコン膜１９間の接着面１２で貼り合わせが行われてお
り、前記二酸化シリコン膜１９上に酸素析出を行ったイ
ントリンシック ゲッタリング（ＩＧ）層２３が形成さ
れ、その全面にエピタキシャル成長させた単結晶シリコ
ン層２０が存在している。
【０００４】図１０（特願平１−７８２３０号公報）で
は、支持側単結晶シリコン基板１８上に１層の二酸化シ
リコン膜１９が形成され、その表面上に多結晶シリコン
層２２が形成され、その多結晶シリコン層２２上に単結
晶シリコン層１７が形成されている。
【０００５】図１１（特願昭６３−２０５４２９号公
報）では、支持側単結晶シリコン基板１８上にＨＣｌ酸
化性雰囲気中で酸化した１層の二酸化シリコン膜２１が
形成されており、その全面に二酸化シリコン膜１９が形
成され、その上に単結晶シリコン層１７が形成されてい
る。
【０００６】
【発明が解決しようとする課題】図９に示す従来例で
は、ＩＧ処理，エピタキシャル成長を行うため、時間と
コストがかかる。また、ＩＧ層２３の領域が狭くなるた
め、重金属のゲッタリング効果が高くない。
【０００７】図１０で示す従来例では、成長させた多結
晶シリコン２２が貼り合わせ熱処理等、その後の熱処理
で再結晶化が起こり、効果が低減してしまう。
【０００８】また図１１に示す従来例では、貼り合わせ
が二酸化シリコン膜１９と二酸化シリコン膜２１のた
め、結合強度が弱いこと等が問題となる。
【０００９】本発明の目的は、貼り合わせ面の接着強度
が大きく、しかもコスト低減を図ったＳＯＩ基板構造及
びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＳＯＩ基板構造は、二酸化シリコン膜
と、貼合せ層と、単結晶シリコン層とを有するＳＯＩ基
板構造であって、二酸化シリコン膜は、単結晶シリコン
基板上の全面に設けられたものであり、貼合せ層は、リ
ン高濃度拡散層又はイオン注入層又は格子不整合層であ
り、二酸化シリコン膜上に設けられたものであり、単結
晶シリコン層は、前記貼合せ層上に設けられたものであ
る。
【００１１】また、イオン注入層は、Ｓｉ+又はＰ+が注
入されたシリコン層である。
【００１２】また、格子不整合層は、ＳｉＧｅ層、又は
ＧａＡｓ層である。
【００１３】また、本発明に係るＳＯＩ基板の製造方法
は、貼合せ層形成工程と、接着工程と、研削・研磨工程
とを有するＳＯＩ基板の製造方法であって、貼合せ層形
成工程は、２枚のウェーハのうち、素子形成を行う活性
層側単結晶シリコン基板の全面に、高濃度のリン拡散層
又は、イオン注入層又は格子不整合層を形成し、もう一
方の支持側単結晶シリコン基板の表面に二酸化シリコン
膜を形成するものであり、接着工程は、貼り合わせる二
酸化シリコン膜と、高濃度のリン拡散層又は、イオン注
入層又は格子不整合層とを突き合わせて接着し、加熱処
理するものであり、研削・研磨工程は、所定の厚さまで
活性層側単結晶シリコン基板を研削，研磨を行うもので
ある。
【００１４】また、貼合せ層形成工程と、接着工程と、
研削・研磨工程とを有するＳＯＩ基板の製造方法であっ
て、貼合せ層形成工程は、２枚のウェーハのうち、素子
形成を行う活性層側単結晶シリコン基板の全面に、高濃
度のリン拡散層又は、イオン注入層又は、格子不整合層
を形成し、その表面に二酸化シリコン膜を形成するもの
であり、接着工程は、活性層側単結晶シリコン基板の二
酸化シリコン膜と、もう一方の支持側単結晶シリコン基
板の表面とを接着し、加熱処理するものであり、研削・
研磨工程は、活性層側単結晶シリコン基板を所定の厚さ
まで研削，研磨するものである。
【００１５】また、本発明に係るＳＯＩ基板構造は、第
１のリン高濃度拡散層と、リン含有シリコンガラス膜
と、第２のリン高濃度拡散層と、単結晶シリコン膜とを
有するＳＯＩ基板構造であって、第１のリン高濃度拡散
層は、単結晶シリコン基板の表面全面に設けられたもの
であり、リン含有シリコンガラス膜は、第１のリン高濃
度拡散層の全表面に設けられたものであり、第２のリン
高濃度拡散層は、リン含有シリコンガラス膜上に設けら
れたものであり、単結晶シリコン膜は、第２のリン高濃
度拡散層の全表面上に設けられたものである。
【００１６】また、本発明に係るＳＯＩ基板の製造方法
は、リン含有シリコンガラス膜形成工程と、接着工程
と、研削・研磨工程とを有するＳＯＩ基板の製造方法で
あって、リン含有シリコンガラス膜形成工程は、活性層
側単結晶シリコン基板の全面にリン含有シリコンガラス
膜を形成するものであり、接着工程は、リン含有シリコ
ンガラス膜の表面と支持側単結晶シリコン基板表面とを
接着し、加熱処理することにより、リンを単結晶シリコ
ン領域に拡散してリンの高濃度拡散層を形成するもので
あり、研削・研磨工程は、活性層側単結晶シリコン基板
を所定の厚さまで研削，研磨するものである。
【００１７】
【作用】単結晶シリコン基板４の二酸化シリコン膜３上
にリン高濃度拡散層２が設けられ、その上に単結晶シリ
コン層１が設けられている。ゲッタリング層としてのリ
ン高濃度拡散層２が存在することにより、ゲッタリング
効果の低下を抑えることが可能となる。
【００１８】
【実施例】以下、本発明の実施例を図により説明する。
【００１９】（実施例１）図１は、本発明の実施例１を
示す断面図である。図１において、本実施例では、単結
晶シリコン基板４上に二酸化シリコン膜３が全面に形成
され、その上にリン高濃度拡散層２が形成され、さらに
その表面に単結晶シリコン層１が設けられている。
【００２０】図１に示すＳＯＩ基板構造の製造方法を図
５に基づいて説明する。まず、デバイスを形成する活性
層側単結晶シリコン基板８を用意する。このシリコン基
板８としては、例えば、ＣＺ−Ｐ型（ボロン）のＳｉ基
板で結晶方位が（１００）であり、抵抗率１０〜５０Ω
ｃｍ，初期酸素濃度１５×１０17以下のものを用いる。
【００２１】そして、シリコン基板８の全面に、リンを
ドーズ量１×１０15ａｔｏｍｓ／ｃｍ2以上イオン注入
し、その後、１０００℃，１時間程度の熱処理を行う
と、１〜５μｍ程度の深さまでリンが拡散され、リン高
濃度拡散層１０が形成される。またＣＶＤ法によりＰＳ
Ｇ膜を成膜した後、１０００℃，１時間熱処理でもリン
拡散される。
【００２２】一方、支持側単結晶シリコン基板９に、９
００℃〜１０００℃，Ｈ2：Ｏ2＝１：１〜２：１の分圧
比で二酸化シリコン膜９を成長させ、これを活性層側単
結晶シリコン基板８のリン高濃度拡散層１０と突き合わ
せて、１０００℃，２時間程度の熱処理を行って貼り合
わせる。
【００２３】そして、素子領域の活性層側単結晶シリコ
ン基板８を所定の厚さ（例えば０．１〜１０μｍ程度）
に研削，研磨を行う。
【００２４】（実施例２）図２は、本発明の実施例２を
示す断面図である。本実施例は、図１のリン高濃度拡散
層２に代えて、イオン注入層５を単結晶シリコン基板４
の二酸化シリコン膜３上に形成したものである。
【００２５】図６に示すように、本実施例の基板を製造
するにあたっては、まず、活性層側単結晶シリコン基板
８の表面に、Ｐ+（正に帯電したリン原子）をドーズ量
１×１０15ａｔｏｍｓ／ｃｍ2以上イオン注入するか、
又はＳｉ+（正に帯電したシリコン原子）をドーズ量１
×１０15ａｔｏｍｓ／ｃｍ2以上注入する。
【００２６】一方、支持側単結晶シリコン基板９に前記
実施例１と同様な条件で二酸化シリコン膜１１を形成す
る。そして、単結晶シリコン基板９の二酸化シリコン膜
１１表面と単結晶シリコン基板８のイオン注入層１３表
面とを貼り合わせて熱処理（１０００℃，２時間）を施
す。
【００２７】その後、活性層側単結晶シリコン基板８を
所定の厚さ（０．１〜１０μｍ程度）まで研削，研磨を
行う。
【００２８】（実施例３）図３は、本発明の実施例３を
示す断面図である。本実施例は、図１のリン高濃度拡散
層２に代えて、格子不整合層６を単結晶シリコン基板４
の二酸化シリコン膜３上に形成したものである。
【００２９】図７に示すように、本実施例の基板を製造
するにあたっては、まず活性層側単結晶シリコン基板８
の表面に、ＣＶＤ法により原料ガスＳｉＨ2Ｃｌ2＋Ｇｅ
Ｈ4を流入し、雰囲気を温度６００〜９００℃で格子不
整合層としてのＳｉＧｅ膜１４を成長させる。
【００３０】一方、基板の支持側単結晶シリコン基板９
に二酸化シリコン膜１１を成長させ、それぞれ２枚の基
板８，９の二酸化シリコン膜１１表面とＳｉＧｅ膜１４
表面を突き合わせて接着し、熱処理を加えて強固な結合
を作る。
【００３１】その後、活性層側単結晶シリコン基板８を
所定の厚さに研削，研磨する。
【００３２】また、格子不整合層１４として、ヒ化ガリ
ウム（ＧａＡｓ）を成長させる場合は、ＭＢＥ法又はＭ
ＯＣＶＤ法により成長させる。その他は前記ＳｉＧｅ成
長した方法と同様に行う。これらは、ＳｉとＳｉＧｅ又
はＳｉとＧａＡｓ界面のミスフィット転位によりゲッタ
リングさせるものである。
【００３３】（実施例４）図４は、本発明の実施例４を
示す断面図である。本実施例は、単結晶シリコン基板４
上にリン高濃度拡散層２が設けられ、その上にリン含有
シリコンガラス膜（ＰＳＧ）７が設けられている。さら
にシリコンガラス膜７上にリン高濃度拡散層２，単結晶
シリコン層１が積層されている。
【００３４】図８に示すように、本実施例の基板を製造
するには、まず、活性層側単結晶シリコン基板８に、リ
ン含有シリコンガラス膜（ＰＳＧ）１５をＣＶＤ法によ
り、原料ガスとして例えばＳｉＨ4＋Ｎ2Ｏ＋Ｎ2＋ＰＨ3
を使用し、基板温度約４００℃程度に保持し、０．１μ
ｍ〜１μｍ程度成長させる。
【００３５】そして、基板８のシリコンガラス膜７の表
面と支持側単結晶シリコン基板９表面とを貼り合わせて
熱処理を行う。この熱処理により、シリコンガラス膜１
５中のリン（Ｐ）が活性層側単結晶シリコン基板８及び
支持側単結晶シリコン基板９に拡散し、せり上がってリ
ン高濃度層１６が形成され、この領域がゲッタリング層
として機能する。
【００３６】また、実施例１，実施例２及び実施例３に
おいて、上述した製造工程に代えて、２枚のウェーハの
うち、素子形成を行う活性層側単結晶シリコン基板８の
全面に、高濃度のリン拡散層１０又は、イオン注入層１
３又は格子不整合層１４を形成し、その表面に二酸化シ
リコン膜１１を被覆し、その二酸化シリコン膜１１の表
面と、もう一方の支持側単結晶シリコン基板９の表面を
接着し、加熱処理した後、所定の厚さまで活性層側単結
晶シリコン基板８を研削，研磨するようにしてもよい。
【００３７】
【発明の効果】以上説明したように本発明は、図１のよ
うに二酸化シリコン膜３上にリン高濃度拡散層２を形成
することにより、ゲッタリング層としてのリン高濃度拡
散層２が狭くともＦｅ，Ｃｕ等のゲッタリングに対して
効果がある。これは、従来例の図９〜図１１の構造と比
べ、ｎ+Ｐダイオードの逆バイアスリーク電流に関し、
本発明の図１の方が１桁から２桁（アンペア）少ないこ
とが分かっている。
【００３８】また図４の実施例にも同様な効果が得られ
る。図１との相違は、工程数が、図４の方が若干少なく
作製でき、低温での貼り合わせが可能となる。
【００３９】また図２の実施例では、イオン注入により
点欠陥を発生させ（ドーズ量によりミスフィット転位も
発生可能）、ドーズ量により欠陥密度を制御でき、また
簡単にイオン注入領域を設定できる。
【００４０】また図３の実施例では、Ｓｉの結晶構造と
ＳｉＧｅ又はＧａＡｓとの格子不整合から発生するミス
フィット転位により主にゲッタリング効果を生ずるもの
で、従来例と比べ、特にＣｕのゲッタリング能力が優れ
ており、ｎ+Ｐダイオードの逆バイアスリーク電流測定
で１桁（アンペア）以上のリーク電流を低減できる。
【００４１】以上のように本発明は、従来例に比べ、ゲ
ッタリング効果が大きく、また図９の従来例のようにＩ
Ｇ処理とエピタキシャル成長がないため、手間とコスト
がかからない。
【００４２】また図１１の従来例のように貼り合わせが
二酸化シリコン膜同士の場合に接着強度が小さいもので
あるが、本発明の場合は二酸化シリコン膜と単結晶シリ
コンとの結合であるため、４／３倍（ｋｇｆ／ｃｍ2）
程度強い結合であり、プロセス中の破損に対する信頼性
が高い。
【図面の簡単な説明】
【図１】本発明の実施例１を示す断面図である。
【図２】本発明の実施例２を示す断面図である。
【図３】本発明の実施例３を示す断面図である。
【図４】本発明の実施例４を示す断面図である。
【図５】本発明の実施例１の製造工程を示す図である。
【図６】本発明の実施例２の製造工程を示す図である。
【図７】本発明の実施例３の製造工程を示す図である。
【図８】本発明の実施例４の製造工程を示す図である。
【図９】従来例１を示す断面図である。
【図１０】従来例２を示す断面図である。
【図１１】従来例２を示す断面図である。
【符号の説明】
１ 単結晶シリコン層 ２ リン高濃度拡散層 ３ 二酸化シリコン膜 ４ 単結晶シリコン基板 ５ イオン注入層 ６ 格子不整合層 ７ リン含有シリコンガラス膜（ＰＳＧ） ８ 活性層側単結晶シリコン基板 ９ 支持側単結晶シリコン基板 １０ リン高濃度拡散層 １１ 二酸化シリコン膜 １２ 接着面 １３ イオン注入層 １４ 格子不整合層 １５ リン含有シリコンガラス膜（ＰＳＧ） １６ せり上がりリン高濃度層 １７ 単結晶シリコン層 １８ 支持側単結晶シリコン基板 １９ 二酸化シリコン膜 ２０ 単結晶シリコン層（エピタキシャル） ２１ 二酸化シリコン膜（ＨＣｌ雰囲気酸化） ２２ 多結晶シリコン層 ２３ イントリンシック ゲッタリング（ＩＧ）層
フロントページの続き (56)参考文献 特開 平２−260428（ＪＰ，Ａ) 特開 平２−58873（ＪＰ，Ａ) 特開 昭57−133637（ＪＰ，Ａ) 特開 昭62−172715（ＪＰ，Ａ) 特開 昭63−296225（ＪＰ，Ａ) 特開 平１−185914（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 素子形成を行う活性層側の第１の単結晶
    シリコン基板の全面にリンの高濃度層又は、格子欠陥層
    又は、格子不整合層からなる単結晶の層を形成する工程
    と、前記リン高濃度層又は、前記格子欠陥層又は、前記
    格子不整合層からなる前記単結晶の層の表面に２酸化シ
    リコン層を形成する工程と、前記二酸化シリコン膜と支
    持側の第２の単結晶シリコン基板とをつきあわせて接着
    し、加熱処理を行う接着工程と、前記活性層側の第１の
    単結晶シリコン基板を所定の厚さまで研削・研磨する工
    程とを有することを特徴とするＳＯＩ基板の製造方法。
  2. 【請求項２】 リン含有シリコンガラス膜の一方の面に
    第１の単結晶リン高濃度層を有し、前記リン含有シリコ
    ンガラス膜の他方の面に第２の単結晶シリコン高濃度層
    を有し、前記第１の単結晶シリコン高濃度層の前記リン
    含有シリコンガラス膜の形成されていない面に対向する
    面に第１の単結晶シリコン膜を有し、前記第２の単結晶
    シリコン高濃度層の前記リン含有シリコンガラス膜の形
    成された面に対向する面に第２の単結晶シリコン基板を
    有することを特徴とするＳＯＩ基板構造。
  3. 【請求項３】 第１の単結晶シリコン基板上にリン含有
    シリコンガラス膜を形成する工程と、前記リン含有シリ
    コンガラス膜と第２の単結晶シリコン基板とをつきあわ
    せて接着し、加熱処理を行い接着すると共に、前記加熱
    処理により前記リン含有シリコンガラス膜から、前記リ
    ン含有シリコンガラス膜と接する前記第１の単結晶シリ
    コン基板の領域にリンを拡散し第１の単結晶シリコン高
    濃度層と、前記リン含有シリコンガラス膜と接する前記
    第２の単結晶シリコン基板の領域にリンを拡散し第２の
    単結晶高濃度層を形成する工程と、前記第１の単結晶基
    板又は、前記第２の単結晶基板の少なくともいずれか一
    方を所定の厚さまで研削・研磨する工程を有することを
    特徴とするＳＯＩ基板の製造方法。
JP4318983A 1992-11-27 1992-11-27 Ｓｏｉ基板構造及びその製造方法 Expired - Fee Related JP2908150B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4318983A JP2908150B2 (ja) 1992-11-27 1992-11-27 Ｓｏｉ基板構造及びその製造方法
US08/160,352 US6057036A (en) 1992-11-27 1993-11-29 Semiconductor substrate having a serious effect of gettering heavy metal and method of manufacturing the same
US08/446,056 US5798294A (en) 1992-11-27 1995-05-19 Semiconductor substrate having a serious effect of gettering heavy metal and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4318983A JP2908150B2 (ja) 1992-11-27 1992-11-27 Ｓｏｉ基板構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06163862A JPH06163862A (ja) 1994-06-10
JP2908150B2 true JP2908150B2 (ja) 1999-06-21

Family

ID=18105183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4318983A Expired - Fee Related JP2908150B2 (ja) 1992-11-27 1992-11-27 Ｓｏｉ基板構造及びその製造方法

Country Status (2)

Country Link
US (2) US6057036A (ja)
JP (1) JP2908150B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054115A1 (ja) 2007-10-22 2009-04-30 Denso Corporation ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806277B2 (ja) * 1994-10-13 1998-09-30 日本電気株式会社 半導体装置及びその製造方法
JP2755185B2 (ja) * 1994-11-07 1998-05-20 日本電気株式会社 Ｓｏｉ基板
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
JPH10256261A (ja) * 1997-03-12 1998-09-25 Nec Corp 半導体装置の製造方法
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP3546789B2 (ja) 1999-12-24 2004-07-28 株式会社デンソー 半導体装置の製造方法
US6633066B1 (en) 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP2002359247A (ja) 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP2005311199A (ja) * 2004-04-23 2005-11-04 Canon Inc 基板の製造方法
JP2006005341A (ja) * 2004-05-19 2006-01-05 Sumco Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
JP5292810B2 (ja) 2005-12-19 2013-09-18 信越半導体株式会社 Ｓｏｉ基板の製造方法
WO2007125863A1 (ja) 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP5183958B2 (ja) * 2006-04-24 2013-04-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法
WO2007125771A1 (ja) * 2006-04-27 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP5689832B2 (ja) * 2012-02-10 2015-03-25 日本電信電話株式会社 シリコン発光素子の製造方法
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
JP2016100566A (ja) * 2014-11-26 2016-05-30 トヨタ自動車株式会社 Ｓｏｉウエハの製造方法及びｓｏｉウエハ
US10522367B2 (en) * 2017-03-06 2019-12-31 Qualcomm Incorporated Gettering layer formation and substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
JPS57133637A (en) * 1981-02-13 1982-08-18 Hitachi Ltd Semiconductor integrated circuit device
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
US4447497A (en) * 1982-05-03 1984-05-08 Rockwell International Corporation CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby
US4795679A (en) * 1985-05-22 1989-01-03 North American Philips Corporation Monocrystalline silicon layers on substrates
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
JPS62172715A (ja) * 1986-01-27 1987-07-29 Nippon Telegr & Teleph Corp <Ntt> 半導体エピタキシヤル薄膜の製造方法
US4731293A (en) * 1986-06-20 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of devices using phosphorus glasses
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JP2535596B2 (ja) * 1988-08-25 1996-09-18 株式会社東芝 積層構造半導体基板および半導体装置
JPH02124739A (ja) * 1988-10-31 1990-05-14 Shin Etsu Chem Co Ltd 合成石英ガラスおよびその製造方法
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5231045A (en) * 1988-12-08 1993-07-27 Fujitsu Limited Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers
JPH02191341A (ja) * 1989-01-19 1990-07-27 Oki Electric Ind Co Ltd Ｍｏｓ形電界効果トランジスタの製造方法
JPH02260428A (ja) * 1989-03-31 1990-10-23 Hitachi Ltd 半導体基板及び半導体装置
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
DE4115046A1 (de) * 1991-05-08 1992-11-12 Fraunhofer Ges Forschung Direktes substratbonden
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009054115A1 (ja) 2007-10-22 2009-04-30 Denso Corporation ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法
EP2800138A1 (en) 2007-10-22 2014-11-05 Denso Corporation SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JPH06163862A (ja) 1994-06-10
US5798294A (en) 1998-08-25
US6057036A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
JP2908150B2 (ja) Ｓｏｉ基板構造及びその製造方法
JP2726583B2 (ja) 半導体基板
US5738942A (en) Semiconductor silicon wafer and process for producing it
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US5138421A (en) Semiconductor substrate and method of producing the same, and semiconductor device
US6323109B1 (en) Laminated SOI substrate and producing method thereof
JPH08116038A (ja) 半導体装置及びその製造方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
EP0969505A3 (en) SOI substrate
US20080268613A1 (en) Semiconductor Substrate And Method For Production Thereof
JP3113156B2 (ja) 半導体基板の製造方法
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
US20060138601A1 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
JPH0729911A (ja) 半導体基板とその製造方法
US5397903A (en) Semiconductor substrate for gettering
JP2008041830A (ja) Ｓｏｉ基板およびその製造方法
JP5031190B2 (ja) 歪みＳｉ層を有する半導体ウェーハの製造方法
JPH0616498B2 (ja) エピタキシアルウエ−ハの製造方法
JP2001085649A (ja) Ｓｏｉウェーハおよびその製造方法
JP3465765B2 (ja) Ｉｇｂｔ用半導体基板の作製方法
JP2004320000A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法
JPS62128563A (ja) 半導体素子とその製造方法
WO2004086488A1 (ja) 半導体エピタキシャルウェーハ
JPS62235741A (ja) 半導体基板
JPS61147522A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960206

LAPS Cancellation because of no payment of annual fees