JP2008041830A - Soi基板およびその製造方法 - Google Patents
Soi基板およびその製造方法 Download PDFInfo
- Publication number
- JP2008041830A JP2008041830A JP2006212276A JP2006212276A JP2008041830A JP 2008041830 A JP2008041830 A JP 2008041830A JP 2006212276 A JP2006212276 A JP 2006212276A JP 2006212276 A JP2006212276 A JP 2006212276A JP 2008041830 A JP2008041830 A JP 2008041830A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- oxide film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】埋め込み酸化膜として機能するシリコン酸化膜2と活性層として機能するシリコン層4の間にSiC含有層3を配置する。つまり、活性層中の一部に、SiC含有層3を形成した構造とする。シリコン酸化膜2の表面に直接シリコン層4を形成した場合、シリコン酸化膜2のヤング率がシリコン層4より小さくシリコン層4に格子歪みを十分に発生させられないが、シリコン酸化膜2の表面に単結晶シリコンよりも熱膨張係数及びヤング率の大きなSiC含有層3を形成しておくことで、ウェハ貼り合わせ工程や半導体装置製造工程中の熱処理の際に、これらの間に格子歪みを発生させることが可能となる。
【選択図】図1
Description
本発明の第1実施形態について説明する。図1は、本実施形態が適用されたSOI基板の断面構造を示した図である。
本発明の第2実施形態について説明する。本実施形態では、上記第1実施形態において図1に示したSOI基板と同様の構造を他の手法により製造するものについて説明する。
本発明の第3実施形態について説明する。本実施形態のSOI基板は、第1実施形態に対して、格子歪形成用層の構成を代えたもの、具体的にはSiC含有層3の代わりにSiN含有層10の層を設けたものであり、このSiN含有層10によりシリコン酸化膜2とシリコン層4の間に格子歪みを発生させるようにしている。その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態のSOI基板は、第1、第2実施形態に対して埋め込み酸化膜、つまり埋め込み絶縁膜として機能するシリコン酸化膜2に代えて、SiC層もしくはSi3N4層もしくはAl2O3層もしくはTiO2層等の絶縁層を単結晶のシリコン基板1上に形成し、この絶縁層を格子歪形成用層として機能させるようにしたものである。その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態のSOI基板は、第1、第2実施形態に対して埋め込み酸化膜となるシリコン酸化膜2とSiC含有層3もしくはSiN含有層10の配置を逆転させたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記各実施形態では、単結晶のシリコン層4の下層全面に単結晶シリコンより熱膨張係数の大きい層となるSiC含有層3、SiN含有層10もしくは絶縁層20を形成したが、それらはストライプ状、ドット状、網目状など、シリコン層4の下層全面ではなく部分的に形成しても、上記と同様の効果を得ることができる。
5…シリコン基板、6…カーボンイオン注入層、7…シリコン酸化膜、
8…カーボンイオン注入層、10…SiN含有層、20…絶縁層。
Claims (9)
- 半導体材料により構成された支持基板(1)と、
前記支持基板(1)の上に形成された埋め込み酸化膜(2)と、
前記埋め込み酸化膜(2)を挟んで前記支持基板(1)の反対側に配置され、半導体材料により構成された活性層(4)と、
前記埋め込み酸化膜(2)と前記活性層(4)との間、もしくは、前記支持基板(1)と前記埋め込み酸化膜(2)との間に配置され、前記活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)に格子歪みを発生させる格子歪形成用層(3、10)と、を備えていることを特徴とするSOI基板。 - 前記格子歪形成用層は、SiC含有層(3)であることを特徴とする請求項1に記載のSOI基板。
- 前記格子歪形成用層は、SiN含有層(10)であることを特徴とする請求項1に記載のSOI基板。
- 半導体材料により構成された支持基板(1)と、
前記支持基板(1)の上に形成された埋め込み絶縁膜(20)と、
前記埋め込み絶縁膜(2)を挟んで前記支持基板(1)の反対側に配置され、半導体材料により構成された活性層(4)とを有し、
前記埋め込み絶縁膜(20)は、SiC含有層、SiN含有層、Al2O3層もしくはTiO2層のいずれか1つにより構成され、前記活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)に格子歪みを発生させる格子歪形成用層として機能することを特徴とするSOI基板。 - 半導体材料により構成された第1半導体基板(5)を用意する工程と、
半導体材料により構成された第2半導体基板(1)を用意する工程と、
前記第2半導体基板(1)の上に埋め込み酸化膜(2)を形成する工程と、
前記第1半導体基板(5)の上、または、前記埋め込み酸化膜(2)の上に、活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)に格子歪みを発生させる格子歪形成用層(3、10)を形成する工程と、
前記埋め込み酸化膜(2)と前記格子歪み形成用層(3、10)が挟み込まれるように前記第1半導体基板(5)と前記第2半導体基板(1)とを貼り合わせる工程と、
前記第1半導体基板(5)と前記第2半導体基板(1)のいずれか一方を薄型化させることで前記活性層(4)を形成する工程と、を含んでいることを特徴とするSOI基板の製造方法。 - 半導体材料により構成された第1半導体基板(5)を用意する工程と、
半導体材料により構成された第2半導体基板(1)を用意する工程と、
前記第1半導体基板(5)の上に埋め込み酸化膜(2)を形成する工程と、
前記第2半導体基板(1)の上、または、前記埋め込み酸化膜(2)の上に、活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)に格子歪みを発生させる格子歪形成用層(3、10)を形成する工程と、
前記埋め込み酸化膜(2)と前記格子歪み形成用層(3、10)が挟み込まれるように前記第1半導体基板(5)と前記第2半導体基板(1)とを貼り合わせる工程と、
前記第1半導体基板(5)もしくは第2半導体基板(1)のいずれか一方を薄型化させることで前記活性層(4)を形成する工程と、を含んでいることを特徴とするSOI基板の製造方法。 - 前記格子歪形成用層を形成する工程では、前記格子歪形成用層としてSiC含有層(3)を形成することを特徴とする請求項5または6に記載のSOI基板の製造方法。
- 前記格子歪形成用層を形成する工程では、前記格子歪形成用層としてSiN含有層(10)を形成することを特徴とする請求項5または6に記載のSOI基板の製造方法。
- 半導体材料により構成された活性層(4)を形成するための半導体基板(5)を用意する工程と、
半導体材料により構成された支持基板(1)を用意する工程と、
前記支持基板(1)の上、または、前記半導体基板(5)の上に、埋め込み絶縁膜(20)を形成する工程と、
前記埋め込み絶縁膜(20)が挟み込まれるように前記支持基板(1)と前記半導体基板(5)とを貼り合わせる工程と、
前記半導体基板(5)を薄型化させることで前記活性層(4)を形成する工程と、を含み、
前記埋め込み絶縁膜(20)の形成工程では、SiC含有層、SiN含有層、Al2O3層もしくはTiO2層のいずれか1つにより前記埋め込み絶縁膜(20)を形成し、該埋め込み絶縁膜(20)を前記活性層(4)との熱膨張係数の差に基づいて、熱処理時に前記活性層(4)に格子歪みを発生させる格子歪形成用層として機能させることを特徴とするSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212276A JP5532527B2 (ja) | 2006-08-03 | 2006-08-03 | Soi基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006212276A JP5532527B2 (ja) | 2006-08-03 | 2006-08-03 | Soi基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041830A true JP2008041830A (ja) | 2008-02-21 |
JP5532527B2 JP5532527B2 (ja) | 2014-06-25 |
Family
ID=39176537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006212276A Expired - Fee Related JP5532527B2 (ja) | 2006-08-03 | 2006-08-03 | Soi基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5532527B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8410573B2 (en) | 2007-10-22 | 2013-04-02 | Denso Corporation | SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same |
JP2019110225A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社Sumco | 貼合せウェーハの製造方法および貼合せウェーハ |
JP2020038917A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
JP2020038916A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Soiウエハおよびその製造方法 |
JPH0729911A (ja) * | 1993-07-07 | 1995-01-31 | Toshiba Corp | 半導体基板とその製造方法 |
JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
JP2004349315A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Ceramics Co Ltd | 歪みsoi基板ウエハの製造方法 |
WO2006065759A2 (en) * | 2004-12-14 | 2006-06-22 | International Business Machines Corporation | Dual stressed soi substrates |
JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
-
2006
- 2006-08-03 JP JP2006212276A patent/JP5532527B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Soiウエハおよびその製造方法 |
JPH0729911A (ja) * | 1993-07-07 | 1995-01-31 | Toshiba Corp | 半導体基板とその製造方法 |
JPH0878644A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2002536843A (ja) * | 1999-02-10 | 2002-10-29 | コミツサリア タ レネルジー アトミーク | 内部応力制御のなされた多層構造体、およびその製造方法 |
JP2004349315A (ja) * | 2003-05-20 | 2004-12-09 | Toshiba Ceramics Co Ltd | 歪みsoi基板ウエハの製造方法 |
WO2006065759A2 (en) * | 2004-12-14 | 2006-06-22 | International Business Machines Corporation | Dual stressed soi substrates |
JP2007318102A (ja) * | 2006-04-24 | 2007-12-06 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8410573B2 (en) | 2007-10-22 | 2013-04-02 | Denso Corporation | SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same |
JP2019110225A (ja) * | 2017-12-19 | 2019-07-04 | 株式会社Sumco | 貼合せウェーハの製造方法および貼合せウェーハ |
JP2020038917A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
JP2020038916A (ja) * | 2018-09-05 | 2020-03-12 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
JP7006544B2 (ja) | 2018-09-05 | 2022-02-10 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
JP7024668B2 (ja) | 2018-09-05 | 2022-02-24 | 株式会社Sumco | Soiウェーハ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5532527B2 (ja) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7037806B1 (en) | Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride | |
US7253080B1 (en) | Silicon-on-insulator semiconductor wafer | |
JP5185284B2 (ja) | 半導体オンインシュレータ構造体を製造する方法 | |
JP5706391B2 (ja) | Soiウエーハの製造方法 | |
JPH08116038A (ja) | 半導体装置及びその製造方法 | |
JP4926077B2 (ja) | 溶融層を用いた歪み層の歪み緩和 | |
JP2007194336A (ja) | 半導体ウェーハの製造方法 | |
US6774435B1 (en) | Semiconductor wafer and semiconductor device comprising gettering layer | |
JP2006173577A (ja) | 高い熱放散を伴う複合構造 | |
JPH0719839B2 (ja) | 半導体基板の製造方法 | |
JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
KR20100017106A (ko) | Soi웨이퍼의 제조 방법 | |
TW201123282A (en) | Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure | |
JP2001210811A (ja) | 半導体基板の製造方法 | |
JP5183958B2 (ja) | Soiウエーハの製造方法 | |
JP5532527B2 (ja) | Soi基板およびその製造方法 | |
JP2007095951A (ja) | 半導体基板およびその製造方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
KR20220163388A (ko) | 복합 기판 및 그 제조 방법 | |
JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
JP2006165061A (ja) | Soiウェーハの製造方法 | |
JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
JPH09326396A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2009218381A (ja) | SOI(Silicononinsulator)基板の製造方法 | |
JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |