JP7006544B2 - Ｓｏｉウェーハ及びその製造方法 - Google Patents

Ｓｏｉウェーハ及びその製造方法 Download PDF

Info

Publication number
JP7006544B2
JP7006544B2 JP2018165750A JP2018165750A JP7006544B2 JP 7006544 B2 JP7006544 B2 JP 7006544B2 JP 2018165750 A JP2018165750 A JP 2018165750A JP 2018165750 A JP2018165750 A JP 2018165750A JP 7006544 B2 JP7006544 B2 JP 7006544B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
silicon wafer
soi wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018165750A
Other languages
English (en)
Other versions
JP2020038917A (ja
Inventor
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018165750A priority Critical patent/JP7006544B2/ja
Priority to FR1909775A priority patent/FR3085537B1/fr
Publication of JP2020038917A publication Critical patent/JP2020038917A/ja
Application granted granted Critical
Publication of JP7006544B2 publication Critical patent/JP7006544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩウェーハ及びその製造方法に関する。
近年、高耐圧素子として、ＳＯＩ（Silicon On Insulator）構造を有するＳＯＩウェーハが注目されている。従来知られる一般的なＳＯＩウェーハは、シリコン単結晶からなる支持基板上に、絶縁性の高い酸化シリコン（ＳｉＯ２）からなる埋め込み絶縁層およびシリコン単結晶からなる活性層が順次形成された構造を有する（例えば特許文献１を参照）。この埋め込み絶縁層は、酸化シリコンに由来してＢＯＸ（Buried Oxide）層と呼ばれる。
ところで、埋め込み絶縁層は酸化シリコンにより形成されるため、その熱伝導率がシリコンに比べて小さい。そのため、高耐圧デバイスにおける自己発熱が問題となり、放熱性を改善する取り組みが求められている。例えば特許文献２では、ＳＯＩウェーハに形成される半導体デバイス構造により放熱性を改善することが試みられている。
特開平５－２１３３８号公報 特開２０１６－６３０９９号公報
ＳＯＩウェーハの熱伝導率そのものを改善することができれば、ＳＯＩウェーハに形成される半導体デバイス構造に制約はない。そこで本発明は、高い熱伝導率を有するＳＯＩウェーハ及びその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく検討し、埋め込み絶縁層として一般的に用いられてきた酸化シリコンに替えて、酸化シリコンよりも熱伝導率が比較的高い炭化ケイ素（ＳｉＣ）を用いることを検討した。しかしながら、埋め込み絶縁層としてのＳｉＣを設けたシリコンウェーハと、それに貼り合わせるシリコンウェーハとの接合は困難であった。本発明者はさらに鋭意検討し、埋め込み絶縁層に単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、酸化シリコンからなる密着層とを設けることで、上記接合の課題を解決した。そして、こうして得られるＳＯＩウェーハが高い熱伝導率を有することを本発明者は知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）支持基板シリコンウェーハと、
該支持基板上の単結晶シリコンからなる活性層と、
前記支持基板シリコンウェーハ及び前記活性層との間に設けられた埋め込み絶縁層と、を有するＳＯＩウェーハであって、
前記埋め込み絶縁層は、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、（ｉｉ）酸化シリコンからなる密着層と、を備え、
該密着層は、（ａ）前記埋め込み絶縁層の、前記活性層の側の表面、（ｂ）前記埋め込み絶縁層の、前記支持基板シリコンウェーハの側の表面、及び（ｃ）前記埋め込み絶縁層の内部、のいずれかに設けられることを特徴とするＳＯＩウェーハ。
（２）前記埋め込み絶縁層における、前記絶縁層の膜厚が１μｍ以上である、前記（１）に記載のＳＯＩウェーハ。
（３）前記埋め込み絶縁層における、前記密着層の膜厚が１００ｎｍ以上２００ｎｍ以下である、前記（１）又は（２）に記載のＳＯＩウェーハ。
（４）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハの表面上に、単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
前記絶縁層及び活性層用シリコンウェーハの少なくともいずれか一方の表面上に酸化シリコンからなる密着層を形成する密着層形成工程と、
前記密着層を介して、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層とする減厚工程と、を含む、
ＳＯＩウェーハの製造方法。
（５）前記（１）に記載のＳＯＩウェーハの製造方法であって、
活性層用シリコンウェーハの表面上に、単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
支持基板シリコンウェーハ及び前記絶縁層の少なくともいずれか一方の表面上に酸化シリコンからなる密着層を形成する密着層形成工程と、
前記密着層を介して、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（６）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハ及び活性層用シリコンウェーハの表面上に第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
前記第１絶縁層及び前記第２絶縁層の少なくともいずれか一方の表面上に酸化シリコンからなる密着層を形成する密着層形成工程と、
前記密着層を介して、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層とする減厚工程と、を含み、
前記第１絶縁層及び前記第２絶縁層はともに、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる、ＳＯＩウェーハの製造方法。
（７）前記接合工程に先立ち、前記密着層の平坦化処理を行う工程をさらに含む、前記（４）又は（５）に記載のＳＯＩウェーハの製造方法。
（８）前記接合工程に先立ち、前記第１絶縁層及び前記第２絶縁層の平坦化処理を行う工程をさらに含む、前記（６）に記載のＳＯＩウェーハの製造方法。
（９）前記接合工程において、酸化性ガス雰囲気下において８００℃以上かつ１時間以上の貼り合わせ強化熱処理を施す、前記（５）～（８）のいずれかに記載のＳＯＩウェーハの製造方法。
本発明によれば、高い熱伝導率を有するＳＯＩウェーハ及びその製造方法を提供することができる。
本発明によるＳＯＩウェーハを説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第１の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第２の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第３の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第１実施形態を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第２実施形態を説明する模式断面図である。
（１．概要）
本発明に従う実施形態の説明に先立ち、各図面の対応関係について説明する。図１は本発明に従うＳＯＩウェーハ１の模式断面図である。図２Ａ～図２Ｃは、図１に示したＳＯＩウェーハにおける埋め込み絶縁層の３つの態様を示し、以下ではそれぞれ第１態様、第２態様及び第３態様と称する。
図３は、第１態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第１実施形態）を説明する模式断面図である。なお、図３に示す第１実施形態では、支持基板シリコンウェーハ１１０に絶縁層１３１を形成しているが、これに替えて、活性層用シリコンウェーハ１２０に絶縁層を形成すれば第２態様による埋め込み絶縁層を有するＳＯＩウェーハを製造することができる。
図４は、第３態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第２実施形態）を説明する模式断面図である。
以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。まず、図１及び図２Ａ～図２Ｃを参照して本発明によるＳＯＩウェーハ１の概要を説明する。次に、ＳＯＩウェーハ１を得るための第１、第２実施形態によるＳＯＩウェーハの製造方法を説明しつつ、併せて各構成の詳細を説明する。その後、本発明に適用可能な具体的態様を説明する。なお、各図面では説明の便宜上、各構成の厚さを誇張して示す。そのため、各構成の厚さは、実際の厚さの割合とは異なる。
（２．ＳＯＩウェーハ）
図１を参照する。本発明によるＳＯＩウェーハ１は、支持基板シリコンウェーハ１０と、支持基板シリコンウェーハ１０上の単結晶シリコンからなる活性層２１と、支持基板シリコンウェーハ１０及び活性層２１との間に設けられた埋め込み絶縁層３０と、を有する。そして、埋め込み絶縁層３０は、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層３１と、（ｉｉ）酸化シリコンからなる密着層３５と、を備える。
図２Ａ～図２Ｃのそれぞれに、埋め込み絶縁層３０の第１態様～第３態様を模式的に示すように、密着層３５は以下のいずれかの態様となる。すなわち、密着層３５は、（ａ）埋め込み絶縁層３０の、活性層２１の側の表面（図２Ａ参照）、（ｂ）埋め込み絶縁層３０の、支持基板シリコンウェーハ１０の側の表面（図２Ｂ参照）、及び（ｃ）埋め込み絶縁層の内部（図２Ｃ参照）、のいずれかに設けられる。なお、図２Ｃに示す第３態様の埋め込み絶縁層３０において、絶縁層３１は支持基板シリコンウェーハ１０及び活性層２１の両方の表面側にそれぞれ設けられた第１絶縁層３１ａ及び第２絶縁層３１ｂを有する。密着層３５は第１絶縁層３１ａ及び第２絶縁層３１ｂの間に設けられる。
第１態様から第３態様のいずれの場合であっても、本発明によるＳＯＩウェーハ１であれば、後述の実施例により実証されたとおり、絶縁層に含まれるＳｉＣの熱伝導率がＳｉよりも高い。そのため、本発明によるＳＯＩウェーハ１は、酸化シリコンからなるＢＯＸ層を用いた従来公知のＳＯＩウェーハに比べて熱伝導率が高く、放熱性に優れる。以下、ＳＯＩウェーハ１を製造するための実施形態を順次説明する。
（３．ＳＯＩウェーハの製造方法の第１実施形態）
図３を参照して、第１実施形態によるＳＯＩウェーハ１００の製造方法を説明する。本実施形態は、図２Ａの第１態様のＳＯＩウェーハを製造する方法である。
ＳＯＩウェーハ１００の製造方法は、支持基板シリコンウェーハ１１０の表面上に絶縁層１３１を形成する絶縁層形成工程（図３のＳ１１０、Ｓ１２０参照）と、絶縁層１３１及び活性層用シリコンウェーハ１２０の少なくともいずれか一方の表面上に酸化シリコンからなる密着層１３５を形成する密着層形成工程（図３のＳ１３０、Ｓ１３０Ａ～Ｓ１３０Ｃを参照）と、密着層１３５を介して、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を貼り合わせる接合工程（図３のＳ１４０参照）と、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層１２１とする減厚工程（図３のＳ１５０参照）と、を含む。そして、絶縁層１３１は単結晶ＳｉＣ又はアモルファスＳｉＣからなる。以下、各工程の詳細を順次説明する。
＜絶縁層形成工程＞
絶縁層形成工程（図３のＳ１１０、Ｓ１２０参照）では支持基板シリコンウェーハ１１０の表面上に、単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層１３１を形成する。単結晶ＳｉＣ及びアモルファスＳｉＣのいずれも、一般的な手法により形成することができる。ここで形成する絶縁層１３１の膜厚は、絶縁性が確保される限りは特に制限されないが、ＳＯＩウェーハとしての耐圧性を確保するため１μｍ以上とすることが好ましく、１０μｍ以上とすることが好ましい。膜厚の上限は特に制限されないが、工業的な生産性を考慮すれば膜厚の上限は５０μｍ程度である。
＜＜炭化処理法によるＳｉＣの形成＞＞
例えば、支持基板シリコンウェーハ１１０の表面を炭化処理することにより、単結晶ＳｉＣからなる絶縁層１３１を形成することができる。炭化処理は、例えば、熱処理炉内にプロパンガス、メタンガス、エタンガス等の炭素系ガスと、キャリアガスとしての水素ガスを導入する。そして、炭素雰囲気で、支持基板シリコンウェーハ１１０の温度を９００～１３００℃として、１～６０分、より好ましくは３０分以上の炭化処理を行う。こうすることで、単結晶ＳｉＣを支持基板シリコンウェーハ１１０の表面部に形成することができる。また、支持基板シリコンウェーハ１１０の温度を９００℃未満とすれば、アモルファスＳｉＣを形成することもできる。
＜＜ＣＶＤ法によるＳｉＣの形成＞＞
また、プラズマＣＶＤ法などのＣＶＤ法を用いて、支持基板シリコンウェーハ１１０の表面上にＳｉＣからなる絶縁層１３１を成膜することもできる。支持基板シリコンウェーハ１１０の温度を９００℃以上１４００℃以下にした状態で成膜すれば、単結晶ＳｉＣをエピタキシャル成長させることができる。また、支持基板シリコンウェーハ１１０の温度を２５０℃以上８９０℃以下にした状態で成膜すれば、アモルファスＳｉＣを成長させることができる。
＜密着層形成工程＞
次に、密着層形成工程（図３のＳ１３０参照）では、絶縁層１３１及び活性層用シリコンウェーハ１２０の少なくともいずれか一方の表面上に酸化シリコンからなる密着層１３５を形成する。
本工程では、絶縁層１３１の表面上に密着層１３５を形成してもよい（図３のＳ１３０Ａ参照）。この場合、活性層用シリコンウェーハ１２０の表面には膜厚が数Å程度の自然酸化膜（図示せず、以下同様。）が形成されている。
また、本工程において、活性層用シリコンウェーハ１２０の表面上に密着層１３５を形成してもよい（図３のＳ１３０Ｂ参照）。この場合、単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層１３１の表面には膜厚が数Å程度の自然酸化膜が形成されている。
さらにまた、本工程において、絶縁層１３１及び活性層用シリコンウェーハ１２０の両方の表面上に密着層１３５を形成してもよい（図３のＳ１３０Ｃ参照）。
＜＜密着層の形成膜厚＞＞
次工程の接合工程において支持基板シリコンウェーハ１１０と活性層用シリコンウェーハ１２０とを密着層１３５を介して接合できる限りは、密着層の形成膜厚は特に制限されない。ただし、次工程での接合をより確実に行うため、本工程において形成する密着層１３５の膜厚を１００ｎｍ以上２００ｎｍ以下とすることが好ましい。また、この目的のため、図３のＳ１３０Ｃに示すように、絶縁層１３１及び活性層用シリコンウェーハ１２０の両方の表面上に密着層１３５を形成する場合は、密着層１３５の合計膜厚を上記範囲とすることが好ましい。
＜＜ＣＶＤ法による密着層の形成＞＞
例えば、プラズマＣＶＤ法などのＣＶＤ法を用いて、酸化シリコンからなる密着層１３５を所望の膜厚で形成することができる。
＜＜熱酸化法による密着層の形成＞＞
また、公知の熱酸化法を用いても、酸化シリコンからなる密着層１３５を所望の膜厚で形成することができる。なお、酸化膜の品質を高めるためには、基板温度を９００℃よりも高温にすることが好ましい。
＜＜窒化シリコン保護膜＞＞
なお、密着層１３５の形成に先立ち、支持基板シリコンウェーハ１１０、活性層用シリコンウェーハ１２０及び絶縁層１３１のそれぞれの表面上に、窒化シリコン（ＳｉＮ）保護膜（図示せず）を形成してもよい。特に、単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層１３１の表面上に、熱酸化法により酸化シリコンからなる密着層１３５を形成する場合には、密着層１３５の形成に先立ち、窒化シリコン保護膜を絶縁層１３１の表面に形成することが好ましい。こうすることで、絶縁層１３１の表面上に密着層１３５を確実に形成することができる。窒化シリコン保護膜の膜厚を２０ｎｍ～１００ｎｍ程度とすれば、十分に保護膜として機能する。また、窒化シリコン保護膜は、窒化処理及びＣＶＤ法等の公知の手法を用いて形成することができる。
＜接合工程＞
密着層形成工程に続く接合工程（図３のＳ１４０参照）において、密着層１３５を介して、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を貼り合わせる。
図３のＳ１３０Ａに示すように絶縁層１３１の表面上に密着層１３５を設けた場合、密着層１３５を活性層用シリコンウェーハ１２０の自然酸化膜と接合させることができる。密着層１３５の表面上に窒化シリコン保護膜を形成した場合は、当該窒化シリコン保護膜と、活性層用シリコンウェーハ１２０の自然酸化膜とで接合させることとなる。また、活性層用シリコンウェーハ１２０の表面上に窒化シリコン保護膜を形成した場合は、密着層１３５と当該窒化シリコン保護膜とで接合することとなる。
また、図３のＳ１３０Ｂに示すように活性層用シリコンウェーハ１２０の表面上に密着層１３５を設けた場合、密着層１３５を絶縁層１３１の自然酸化膜と接合させることができる。密着層１３５の表面上に窒化シリコン保護膜を形成した場合は、当該窒化シリコン保護膜と、絶縁層１３１の自然酸化膜とで接合させることとなる。また、絶縁層１３１の表面上に窒化シリコン保護膜を形成した場合は、密着層１３５と当該窒化シリコン保護膜とで接合することとなる。
さらにまた、図３のＳ１３０Ｃに示すように絶縁層１３１及び活性層用シリコンウェーハの両方の表面上に密着層１３５を設けた場合、密着層１３５同士で接合させることができる。
なお、密着性を高めるため、本工程では、酸化性ガス雰囲気下において８００℃以上かつ１時間以上の貼り合わせ強化熱処理を施すことが好ましい。酸化性ガス雰囲気は、例えば酸素雰囲気とすることができ、酸素に加えて不活性ガスなどが含まれてもよい。また、強化熱処理の温度及び処理時間の上限は特に制限されないが、工業的生産性を考慮すれば、それぞれ１３００℃以下、５時間以下である。
＜活性層用シリコンウェーハの減厚工程＞
上述した接合工程を経た後、活性層用シリコンウェーハ１２０の減厚工程（図３のＳ１５０参照）を行う。本工程では、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層１２１を得る。減厚するためには、例えば活性層用シリコンウェーハ１２０を研削及び研磨すればよい。これにより、所望厚さの活性層１２１を有するＳＯＩウェーハ１００を得ることができる。活性層１２１の厚さは、そこに形成するデバイスに応じて適宜決定することができ、１００ｎｍ～１ｍｍの範囲で適宜定めればよい。なお、この研削および研磨には、公知の研削法および研磨法を好適に用いることができ、具体的には平面研削法および鏡面研磨法を用いることができる。
こうして得られるＳＯＩウェーハ１００は、支持基板シリコンウェーハ１０と、支持基板シリコンウェーハ１０上の単結晶シリコンからなる活性層２１と、支持基板シリコンウェーハ１０及び活性層２１との間に設けられた埋め込み絶縁層３０と、を有する。そして、埋め込み絶縁層３０は、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層３１と、（ｉｉ）酸化シリコンからなる密着層３５と、を備え、密着層３５は、（ａ）埋め込み絶縁層３０の、活性層２１の側の表面（図２Ａ参照）に設けられる。なお、埋め込み絶縁層１３０は、前述した窒化シリコン保護膜を備えてもよい。
以上、図３を参照して前述の第１態様によるＳＯＩウェーハの製造方法の第１実施形態を説明した。この第１実施形態では支持基板シリコンウェーハ１１０に絶縁層１３１を形成したものの、これに替えて、活性層用シリコンウェーハ１２０に絶縁層１３１を形成する以外は、上記第１実施形態と同様の工程を経ることにより、図２Ｂに示す第２態様のＳＯＩウェーハを製造することができる。すなわち、活性層用シリコンウェーハ１２０の表面上に絶縁層１３１を形成する絶縁層形成工程と、支持基板シリコンウェーハ１１０及び絶縁層１３１の少なくともいずれか一方の表面上に酸化シリコンからなる密着層１３５を形成する密着層形成工程と、密着層１３５を介して、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を貼り合わせる接合工程と、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層１２１とする減厚工程と、により、第２態様によるＳＯＩウェーハを製造することができる。第２態様によるＳＯＩウェーハは、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、（ｉｉ）酸化シリコンからなる密着層と、を備え、密着層は、（ｂ）埋め込み絶縁層の、支持基板シリコンウェーハ１１０の側の表面（図２Ｂ参照）に設けられる。なお、絶縁層１３１、密着層１３５、窒化シリコン保護膜の形成、接合工程及びその強化熱処理、減厚のための研削及び研磨手法等については第１実施形態において上述したのと同様の手法を用いることができるため、重複する説明を省略する。
（４．ＳＯＩウェーハの製造方法の第２実施形態）
図４を参照して、第２実施形態によるＳＯＩウェーハ２００の製造方法を説明する。本実施形態は、図２Ｃの第３態様のＳＯＩウェーハを製造する方法である。なお、簡潔な説明のため、第１実施形態と同一の構成要素及び同一ステップには原則として一及び十の位が同一の参照番号を付して構成の詳細な説明を省略し、以降も同様とする。
ＳＯＩウェーハ２００の製造方法は、支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０の表面上に第１絶縁層２３１ａ及び第２絶縁層２３１ｂをそれぞれ形成する絶縁層形成工程（図４のＳ２１０、Ｓ２２０参照）と、第１絶縁層２３１ａ及び第２絶縁層２３１ｂの少なくともいずれか一方の表面上に酸化シリコンからなる密着層２３５を形成する密着層形成工程（図４のＳ２３０、Ｓ２３０Ａ～Ｓ２３０Ｃを参照）と、密着層２３５を介して、支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０を貼り合わせる接合工程（図４のＳ２４０参照）と、活性層用シリコンウェーハ２２０を、貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層２２１とする減厚工程（図４のＳ２５０参照）と、を含む。また、第１絶縁層２３１ａ及び第２絶縁層２３１ｂはともに、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる。
＜絶縁層形成工程＞
第１実施形態では絶縁層２３１を支持基板シリコンウェーハ２１０にのみ形成していたところ、第２実施形態では支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０のそれぞれに絶縁層２３１ａ，２３１ｂを形成する点で異なる。単結晶ＳｉＣ又はアモルファスＳｉＣからなる第１及び第２絶縁層２３１ａ，２３１ｂの形成手法は第１実施形態と同様であり、炭化処理法及びＣＶＤ法などを適用することができる。また、耐圧性を確保するためには、絶縁層２３１ａ，２３１ｂの合計の膜厚を第１実施形態で述べた膜厚とすることが好ましい。
＜密着層形成工程＞
密着層形成工程については、第１実施形態と同様にして行うことができる。密着層同士の接合のため、密着層２３５の合計膜厚を第１実施形態に述べた膜厚とすることが好ましい。また、密着層２３５の形成に先立ち窒化シリコン保護膜を形成してもよいことも前述のとおりである。
＜接合工程＞
密着層形成工程についても、第１実施形態と同様にして行うことができる。密着性を高めるため、酸化性ガス雰囲気下において８００℃以上かつ１時間以上の貼り合わせ強化熱処理を施すことが好ましいことも、同様である。
＜減厚工程＞
減厚工程も、第１実施形態と同様にして行うことができる。
こうして得られるＳＯＩウェーハ２００は、支持基板シリコンウェーハ２１０と、支持基板シリコンウェーハ２１０上の活性層２２１と、支持基板シリコンウェーハ２１０及び活性層２２１との間に設けられた埋め込み絶縁層２３０と、を有する。そして、埋め込み絶縁層２３０は、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層２３１（２３１ａ，２３１ｂ）と、（ｉｉ）酸化シリコンからなる密着層２３５と、を備え、密着層２３５は、（ｃ）埋め込み絶縁層２３０の内部に設けられる。また、埋め込み絶縁層２３０が、第１実施形態において前述した窒化シリコン保護膜を備えてもよい。
なお、上述した製造方法の各実施形態において、接合工程に先立ち、密着層の平坦化処理を行うことも好ましい。すなわち、第１実施形態では密着層１３５の平坦化を行うことが好ましく、第２実施形態では密着層２３５の平坦化を行うことが好ましい。
平坦化の条件は特に制限されないが、密着層の表面粗さＲａが３ｎｍ以下となるように平坦化することが好ましく、研磨代を３０ｎｍ以内とすることがより好ましい。平坦化を行うことにより、密着層を介した支持基板シリコンウェーハ及び活性層用シリコンウェーハの接合をより確実に行うことができるためである。なお、平坦化には、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法等を好適に用いることができる。また、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａの定義に従う。
また、接合工程後には、強化熱処理及び平坦化処理によって、酸化シリコンからなる密着層１３５，２３５の膜厚が密着層形成直後の膜厚よりも薄くなりうる。そのため、得られるＳＯＩウェーハ１００，２００における密着層の膜厚を１００～２００ｎｍとするように、密着層を研磨代分厚く形成する必要がある。
以上の製造方法の実施形態に従うことで、本発明によるＳＯＩウェーハを製造することができる。
（５．具体的態様）
以下では、本発明において用いることができる支持基板シリコンウェーハ１０、活性層用シリコンウェーハ２０（活性層２１）に適用可能なシリコンウェーハの具体的態様を説明する。
シリコンウェーハの面方位は任意であり、（１００）面のウェーハを用いてもよいし、（１１０）面のウェーハなどを用いてもよい。
シリコンウェーハの厚さは、用いる用途に応じて適宜決定することができ、３００μｍ～１．５ｍｍとすることができる。活性層用シリコンウェーハから得られる単結晶シリコンからなる活性層の膜厚を１００ｎｍ～１ｍｍの範囲で適宜定めることは既に述べたとおりである。
また、シリコンウェーハにボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドーパントがドープされていてもよいし、所望の特性を得るため炭素（Ｃ）又は窒素（Ｎ）などがドープされていてもよい。
シリコンウェーハの直径は何ら制限されない。一般的な直径３００ｍｍ又は２００ｍｍなどのシリコンウェーハに本発明を適用することができる。もちろん、直径３００ｍｍよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。
なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる絶縁層などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを用いてもよいし、エピタキシャル層などの別の層を別途形成したエピタキシャルシリコンウェーハを用いても構わない。なお、シリコンウェーハの表面には数Å程度の膜厚の自然酸化膜が形成されうるが、こうした自然酸化膜があってもよいし、必要に応じて公知の洗浄方法等を用いて除去してもよい。
（実験概要）
支持基板シリコンウェーハ及び活性層用シリコンウェーハとして、直径：２インチ（５０．８ｍｍ）、厚み：５００μｍのｎ型ＣＺシリコンウェーハ（ドーパント：リン）を用意した。評価用実験１として、本発明に従うＳＯＩウェーハの熱伝導率を評価するため、絶縁層及び密着層をシリコンウェーハ上に成膜し、埋め込み絶縁層を露出させた状態での熱伝導率を評価した。次に、評価用実験２として、ＳＯＩウェーハの耐圧評価を行うために絶縁層の膜厚を比較的薄く成膜したＳＯＩウェーハを作製し、耐圧評価を行った。
＜評価用実験１＞
－サンプル１－
支持基板シリコンウェーハの表面に、プラズマＣＶＤ法により、基板温度を３００℃に維持した状態で、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３ガスを２５ｓｃｃｍ流して、アモルファスＳｉＣからなる絶縁層を膜厚５μｍで形成した。
絶縁層上に、プラズマＣＶＤ法により、基板温度を３００℃に維持した状態で、ＣＨ３ＳｉＨ３ガスを５５ｓｃｃｍ、Ｏ２ガスを１１０ｓｃｃｍ流して、酸化シリコン（ＳｉＯ２）からなる密着層を膜厚５０ｎｍで形成し、埋め込み絶縁層を形成した。
－サンプル２－
サンプル１における密着層の膜厚を５０ｎｍから１５０ｎｍに変えた以外は、サンプル１と同様にして埋め込み絶縁層を形成した。
－サンプル３－
サンプル１における密着層の膜厚を５０ｎｍから２００ｎｍに変えた以外は、サンプル１と同様にして埋め込み絶縁層を形成した。
－サンプル４－
サンプル１における密着層の膜厚を５０ｎｍから１０００ｎｍに変えた以外は、サンプル１と同様にして埋め込み絶縁層を形成した。
－サンプル５－
支持基板シリコンウェーハの表面に、ＣＨ４雰囲気下で、１０５０℃にてウェーハ表面をＳｉＣ化しつつ、さらにＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３ガスを２５ｓｃｃｍ流すことで、単結晶ＳｉＣからなる絶縁層を膜厚５μｍで形成した。さらに、サンプル１と同様にして、酸化シリコン（ＳｉＯ２）からなる密着層を膜厚５０ｎｍで形成し、埋め込み絶縁層とした。
－サンプル６－
支持基板シリコンウェーハの表面に、熱酸化法を用いてＳｉＯ２からなる絶縁層を膜厚５μｍで形成した。
－評価１－
サンプル１～６のそれぞれの表面に対して、熱印加して熱印加前後の抵抗を測定することにより、埋め込み絶縁層の熱伝導率を評価した。結果を表１に示す。なお、表１では絶縁層を形成しないバルクのシリコンウェーハからなる支持基板の熱伝導率を基準として相対化した測定値を示す。サンプル１～サンプル３（アモルファスＳｉＣ）、サンプル５（単結晶ＳｉＣ）の熱伝導率はサンプル６（ＳｉＯ２）の熱伝導率の約２倍以上ある。また、サンプル４の熱伝導率も、サンプル６の熱伝導率よりは高い。したがって、絶縁層として単結晶ＳｉＣ又はアモルファスＳｉＣを用いることで、酸化シリコンをＢＯＸ層として用いる従来一般的なＳＯＩウェーハ（サンプル３相当）に比べて、放熱性を大幅に向上できることが確認できた。なお、サンプル１～４に見られるように、密着層の膜厚が大きくなるほど熱伝導率が低くなるため、密着性を確保できる範囲で密着層の膜厚を薄くした方がよいと言える。
Figure 0007006544000001
＜評価用実験２＞
図３（Ｓ１３０工程がＳ１３０Ａの場合）に示す製造方法の模式断面図に従い、サンプル７～サンプル１０に係るＳＯＩウェーハを作製した。
－サンプル７－
支持基板シリコンウェーハの表面に、プラズマＣＶＤ法により、支持基板の温度を３００℃に維持した状態で、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３ガスを２５ｓｃｃｍ流して、アモルファスＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。
支持基板シリコンウェーハの絶縁層表面に対して、プラズマＣＶＤ法により、支持基板の温度を３００℃に維持した状態で、ＣＨ３ＳｉＨ３ガスを５５ｓｃｃｍ、Ｏ２ガスを１１０ｓｃｃｍ流して、絶縁層表面上にＳｉＯ２からなる密着層を１３０ｎｍ形成した。
研磨代を３０ｎｍ以内に設定して化学機械研磨により表面平坦化処理を行い、密着層の表面粗さＲａが３ｎｍ以下となるよう、平坦化を行った。なお、平坦化による研磨代は２５ｎｍ、平坦化後のＲａは２．３ｎｍ、平坦化前のＲａは１３ｎｍであった。
支持基板シリコンウェーハ及び活性層用シリコンウェーハを密着層を介して貼り合わせ、酸素雰囲気下において８００℃の２時間、１１５０℃の１時間の高温処理により接合強化のための熱処理を施した。
活性層用シリコンウェーハの厚みを２０μｍ残すよう、貼り合せ面とは反対側から、研削及び研磨を行い、活性層を得た。こうして、サンプル７に係るＳＯＩウェーハを得た。
－サンプル８－
サンプル７におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＣＨ４雰囲気下で９８０℃にてウェーハ表面をＳｉＣ化し、引き続きＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３ガスを２５ｓｃｃｍ流して、単結晶ＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。その他の条件はサンプル７と同様にして、サンプル８に係るＳＯＩウェーハを得た。なお、平坦化による研磨代は２３ｎｍ、平坦化後のＲａは２．２ｎｍ、平坦化前のＲａは１２ｎｍであった。
－サンプル９－
サンプル７におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＣＨ４雰囲気下で９８０℃にてウェーハ表面をＳｉＣ化し、さらに８００℃に降温後、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３ガスを２５ｓｃｃｍ流して、多結晶ＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。その他の条件はサンプル７と同様にして、サンプル９に係るＳＯＩウェーハを得た。なお、平坦化による研磨代は２９ｎｍ、平坦化後のＲａは２．８ｎｍ、平坦化前のＲａは２０ｎｍであった。
－サンプル１０－
サンプル７におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＳｉＯ２からなる絶縁層を熱酸化法を用いて膜厚１３０ｎｍで形成した。その他の条件はサンプル７と同様にして、サンプル８に係るＳＯＩウェーハを得た。なお、サンプル７と同様にＳｉＯ２を平坦化処理した。サンプル１０のＳＯＩウェーハでは、ＳｉＯ２膜の仕上り膜厚は１１２ｎｍである。なお、平坦化による研磨代は１８ｎｍ、平坦化後のＲａは１．０ｎｍ、平坦化前のＲａは４ｎｍであった。
－評価－
活性層へ電極を形成し、ＴＺＤＢ（タイムゼロ絶縁破壊：Time Zero Dielectric Breakdown）測定を行った。評価にあたり、単位面積当たりの電流が１×１０－４Ａ／ｃｍ２を超えた場合に、絶縁破壊したと判断し、そのときの絶縁耐圧を求めた。結果を表２に示す。
Figure 0007006544000002
本発明に従う単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層を埋め込み絶縁層として用いたＳＯＩウェーハの絶縁耐圧は約１１ＭＶ／ｃｍであり、サンプル１０の耐圧性と同等である。したがって、本発明によるＳＯＩウェーハは、先の評価用実験１と照らし合わせて、高い熱伝導率を有するＳＯＩウェーハとして機能することが確認できた。なお、絶縁層として多結晶ＳｉＣを形成する場合、熱伝導率はＳｉより優れると考えられるものの、上記サンプル９の結果に示されるように耐圧性に若干劣る。多結晶ＳｉＣの場合、膜厚を厚く設定する必要がある。
本発明によれば、高い熱伝導率を有するＳＯＩウェーハを得ることができる。
１，１００，２００ ＳＯＩウェーハ
２１，１２１，２２１ 活性層
３０，１３０，２３０ 埋め込み絶縁層
３１，１３１，２３１ 絶縁層
３５，１３５，２３５ 密着層
１０，１１０，２１０ 支持基板シリコンウェーハ
１２０，２２０ 活性層用シリコンウェーハ

Claims (7)

  1. 支持基板シリコンウェーハと、
    該支持基板上の単結晶シリコンからなる活性層と、
    前記支持基板シリコンウェーハ及び前記活性層との間に設けられた埋め込み絶縁層と、
    を有するＳＯＩウェーハであって、
    前記埋め込み絶縁層は、（ｉ）単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、（ｉｉ）酸化シリコンからなる密着層と、を備え、
    該密着層は、前記埋め込み絶縁層の内部に設けられることを特徴とするＳＯＩウェーハ。
  2. 前記埋め込み絶縁層における、前記絶縁層の膜厚が１μｍ以上である、請求項１に記載のＳＯＩウェーハ。
  3. 前記埋め込み絶縁層における、前記密着層の膜厚が１００ｎｍ以上２００ｎｍ以下である、請求項１又は２に記載のＳＯＩウェーハ。
  4. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    支持基板シリコンウェーハ及び活性層用シリコンウェーハの表面上に第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
    前記第１絶縁層及び前記第２絶縁層の少なくともいずれか一方の表面上に酸化シリコンからなる密着層を形成する密着層形成工程と、
    前記密着層を介して、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚して単結晶シリコンからなる活性層とする減厚工程と、を含み、
    前記第１絶縁層及び前記第２絶縁層はともに、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる、ＳＯＩウェーハの製造方法。
  5. 前記接合工程に先立ち、前記密着層の平坦化処理を行う工程をさらに含む、請求項４に記載のＳＯＩウェーハの製造方法。
  6. 前記接合工程に先立ち、前記第１絶縁層及び前記第２絶縁層の平坦化処理を行う工程をさらに含む、請求項５に記載のＳＯＩウェーハの製造方法。
  7. 前記接合工程において、酸化性ガス雰囲気下において８００℃以上かつ１時間以上の貼り合わせ強化熱処理を施す、請求項４～６のいずれか１項に記載のＳＯＩウェーハの製造方法。
JP2018165750A 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法 Active JP7006544B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018165750A JP7006544B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法
FR1909775A FR3085537B1 (fr) 2018-09-05 2019-09-05 Tranche soi et son procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018165750A JP7006544B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020038917A JP2020038917A (ja) 2020-03-12
JP7006544B2 true JP7006544B2 (ja) 2022-02-10

Family

ID=69684247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165750A Active JP7006544B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法

Country Status (2)

Country Link
JP (1) JP7006544B2 (ja)
FR (1) FR3085537B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041830A (ja) 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
JP2011114326A (ja) 2009-11-30 2011-06-09 Sony Corp 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ
JP2016092122A (ja) 2014-10-31 2016-05-23 三井造船株式会社 炭化珪素基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
JPH05152180A (ja) * 1991-11-26 1993-06-18 Hitachi Ltd 半導体装置及び製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041830A (ja) 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
JP2011114326A (ja) 2009-11-30 2011-06-09 Sony Corp 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ
JP2016092122A (ja) 2014-10-31 2016-05-23 三井造船株式会社 炭化珪素基板

Also Published As

Publication number Publication date
FR3085537A1 (fr) 2020-03-06
JP2020038917A (ja) 2020-03-12
FR3085537B1 (fr) 2023-07-28

Similar Documents

Publication Publication Date Title
US10964535B2 (en) Polycrystalline ceramic substrate and method of manufacture
KR102361057B1 (ko) 전력 및 rf 애플리케이션을 위한 가공된 기판 구조체
KR910009609B1 (ko) 실리콘 카바이드 기판의 제조방법
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
JP4686480B2 (ja) 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
JP6835192B2 (ja) 炭化珪素半導体装置
JPH04154147A (ja) 半導体装置およびその製造方法
US7285479B2 (en) Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
WO2015186791A1 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN103959472A (zh) 半导体器件及其制造方法
US20140051235A1 (en) Method for producing single crystal sic substrate and single crystal sic substrate produced by the same
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
JP5057903B2 (ja) 炭化珪素半導体装置の製造方法
JP2005136386A (ja) 炭化珪素−酸化物積層体，その製造方法及び半導体装置
KR20200036696A (ko) 감소된 워피지 및 더 나은 트렌치 충전 성능을 갖는, 반도체 디바이스를 제조하는 방법
JP7006544B2 (ja) Ｓｏｉウェーハ及びその製造方法
JP7024668B2 (ja) Ｓｏｉウェーハ及びその製造方法
TW200527507A (en) Semiconductor member, manufacturing method thereof, and semiconductor device
TW201237960A (en) Production method for semiconductor device
JP6468112B2 (ja) 炭化珪素半導体装置
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP7224325B2 (ja) 半導体基板の製造方法及び半導体基板
JPH1012547A (ja) 半導体基板の製造方法
WO2023063046A1 (ja) 窒化物半導体基板及びその製造方法
Kaizhou et al. A novel bonding partial SOI structure with polysilicon transition layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211220

R150 Certificate of patent or registration of utility model

Ref document number: 7006544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150