JPH02206118A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH02206118A
JPH02206118A JP2580189A JP2580189A JPH02206118A JP H02206118 A JPH02206118 A JP H02206118A JP 2580189 A JP2580189 A JP 2580189A JP 2580189 A JP2580189 A JP 2580189A JP H02206118 A JPH02206118 A JP H02206118A
Authority
JP
Japan
Prior art keywords
diamond
silicon
layer
single crystal
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2580189A
Other languages
English (en)
Inventor
Hiroyuki Sugimoto
博幸 杉本
Tadashi Muranaka
廉 村中
Yasushi Sato
康司 佐藤
Kenichi Gomi
五味 憲一
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2580189A priority Critical patent/JPH02206118A/ja
Publication of JPH02206118A publication Critical patent/JPH02206118A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体素子に係り、特に、S OI
 (silicon on 1nsulator)構造
をもつ半導体素子に関する。
〔従来の技術〕
絶縁体上に厚さ数μmのシリコン回路層を形成した、い
わゆる、S○工素子は、通常の厚いシリコン層をもつ素
子と比べて、高速動作性、及び、耐放射線性に優れ、ま
た、ラッチアップが起こりにくいという特徴をもつこと
が、rICの主役をねらうSOSデバイスj (平野著
、「日経エレクトロニクスJ 1974年12月16日
号50ページ)などに示されている。
通常、この素子は、シリコン基板上にSi○2酸化皮膜
を形成し、この上にシリコン層をCVDなどの気相成長
法によりエピタキシャル成長させ、さらに、このエピタ
キシャルシリコン層上に回路を形成する。しかし、この
場合、エピタキシャルシリコン層の結晶性が悪く、これ
がSOI素子開発上の最大のネックとなっていた。
このような中で、近年、シリコン同士、あるいは、5i
Oz同士を、直接、接合する技術が注目されている。こ
れは、極めて清浄で、かつ、平面度の高いシリコン、あ
るいは、5iOz同士を、表面に親水処理などを施した
後、重ねあわせて加熱するか、あるいは、さらに高電圧
を印加するなどの方法により接合するものである。そし
て現在、この直接接合法を用いてSoIの開発が進めら
れていることが、例えば、[シリコン オン インスレ
ータ バイ ボンディング アンド エッチ−バック」
ラスキー他、アイ イーイーイー インターナショナル
 エレクトロン デバイス ミーティング テクニカル
 ダイジェスト 第684頁、1985年12月(“5
ilicon on In5ulatorby Bon
ding and Etch−Back”La5ky 
et al、IEEEInternational  
Electron  Device Meetinig
Techical Digest  p、  684.
 Dec、  1985)、あるいは、「ウェーハー張
りあわせ技術」 (日経マイクロエレクトロニクス、1
988年3月号、82ページ)などに示されている。
すなわち、二枚のシリコン基板表面に5iOzよりなる
酸化皮膜を形成し、これを上記の方法で接合する。その
後、一方の基板を、シリコンの厚さが数μmの厚さにな
る迄、研磨し、この上にプレーナ技術により、回路を形
成する。この方法では、バルクと同質の高品質のシリコ
ン単結晶層を回路形成に利用できるので、微細な回路で
も良好に作動する。既にこの方法によりメモリー回路を
形成した例が報告されている。
しかし、このような方法により製造した素子は、Siよ
りなる絶縁体層の熱伝導性がシリコンのみよりなる素子
に比べて劣るため、高度の集積化や、多くの電流を必要
とする素子への応用に難点があった。
〔発明が解決しようとする課題〕
上記の従来技術では、絶縁体層として熱伝導性の悪いS
iO2を用いているため素子の放熱性が悪いという問題
点があった。
本発明の目的は、SOI構造を保ちつつ、放熱性の低下
を防ぐことにある。
〔課題を解決するための手段〕
上記の目的は、絶縁体層である5iOzの代りに、絶縁
性で、かつ、熱伝導性の良好な物質を用いることにより
解決される。
発明者らは、絶縁体層として、5iOzの代りにダイヤ
モンドを用い、SOI構造の素子の放熱性を大幅に向上
させることを考案した。
一般に、絶縁体は金属に比べて熱伝導率が大幅に劣るが
、この中で、ダイヤモンドは例外的に極めて大きな熱伝
導率をもつ。とくに、室温領域では全ての材料中で最も
熱伝導率が高いことが知られている。
従来、ダイヤモンドは高温、超高圧下でのみ合成可能で
あったが、近年、気相成長法により、低圧で合成できる
ことが明らかになった。例えば、メタンと水素との混合
ガスをマイクロ波プラズマにより電離し、このガスを加
熱したシリコン板上にあてることにより、基板上にダイ
ヤモンドが生成することが、M、Kamo et al
著、 Journal ofCrystal grot
zth、 vol、、62. p、341 、1985
に示されている。
ダイヤモンドは熱伝導率が高いため、従来より放熱性の
高いことを要求される半導体レーザなどの保持体として
用いられており、また、薄膜のダイヤモンドが得られる
ようになったことで、さらに、広い範囲で、例えば、マ
イクロ波の増幅器など放熱基板として用いうろことが、
1半導体素子搭載基板」 (特開昭62−24647号
公報)に示されている。しかし、これらは単に半導体素
子の放熱基板として用いられているに過ぎない。一方、
ダイヤモンド自体の半導体的性質を利用して放熱性が良
く、かつ、高温で作動する素子を作る試みもあるが、ダ
イヤモンドの半導体化技術や加工技術が十分には完成し
ておらず、現時点での実用化は難しい。
これに対して、ダイヤモンドをSOIの絶縁体層として
用いる場合には、単に、熱伝導性の向上を図るのではな
く、シリコン半導体素子の高速化や耐放射線性を目的と
するものであり、前述のものとは異なる。
次に、ダイヤモンドを絶縁体層とするSOI構造の素子
の作成方法を示す。
(1)基板へのダイヤモンド膜の形成 (2)ダイヤモンド層の研磨 (3)ダイヤモンド層上への気相成長法によるシリコン
薄膜の形成 (4)シリコン単結晶板の張り合わせ (5)シリコン単結晶層の研磨 (6)電子回路の形成 また、この変形例として、次に示す方法も可能である。
(X′)基板へのダイヤモンド膜の形成(2′)ダイヤ
モンド層上への気相成長法によるシリコン層の形成 (3′)気相成長させたシリコン層の研磨(4′)シリ
コン単結晶板の張りあわせ(5′)シリコン単結晶層の
研磨 (6′)電子回路の形成 基板としてダイヤモンドが形成可能で、かつ、この後の
熱処理などに耐えるものであれば、とくに、制限は無い
。しかし、回路層のシリコンとの熱膨張率の整合性を考
えると、シリコンが、また、放熱性に重点を置くとニッ
ケルや銅などの金属が好ましい。
ダイヤモンド層の形成には、マイクロ波プラズマCvD
法、DCプラスVCVD法、熱CVD法などがあり、い
ずれを用いてもよい。
気相成長法を用いてダイヤモンドの合成を行なった場合
、その条件の違いにより生成物の組成や形態が異なるこ
とが知られており、ある場合にはダイヤモンド状炭素と
よばれる水素を含んだ炭素化合物が得られる。熱伝導率
の点から、結晶性の良いダイヤモンドがより好ましいが
、実用上はダイヤモンド状炭素であってもよい。
一般に、上記の方法で合成したダイヤモンドの表面は平
滑ではないため、これを、直接、シリコンと張りあわせ
るためには、その表面を平滑化する必要がある。
極めて清浄で、かつ、研磨されたダイヤモンドはシリコ
ンと張り合わせることが可能であり、上記(3)に示し
た過程は省略することができる。しかし、より強い張り
合わせ強度を得るためには、(3)の過程を用いること
がより好ましい。すなわち、ダイヤモンド上にシリコン
薄膜を、蒸着、スパッタリング、あるいは、CVDなど
の方法により形成し、これとシリコン単結晶とを張り合
わせることにより、より強い接着強度を得ることができ
る。この過程では、まず、ダイヤモンドを研磨し、これ
に平滑にシリコン層を気相成長法で形成しても良いし、
あるいは、変形例で述べたように、ダイヤモンド層の研
磨を行なわず、この上に、直接、シリコン層を気相成長
法で形成し、その後に平滑化のための研磨を行なっても
良い。また、(2′)と(3′)で示した過程の間、あ
るいは、(3′)と(4′)とで示した過程の間に熱処
理を行ない、気相成長法により形成したシリコン層を結
晶化を図ることも、張りあわせ強度を向上させるのに有
効である。シリコン単結晶を張り合わせた後、熱処理や
、電圧の印加を行なうことにより。
接着がさらに強固になることは前述の文献に述べられて
いる通りである。
こののち張り合わせたシリコン単結晶層を、例えば、5
μm程度の適当な厚さに研磨し、この上に通常のプレー
ナ技術により電子回路を形成する。
〔作用〕
SiOxとダイヤモンドとの熱伝導率を比べると、前者
が0.IJ/QIIKS  であるのに比べ後者は23
 J / an K sであり、ダイヤモンドの方が二
百倍以上も大きい。これが素子の放熱性に、直接、寄与
する。さらに、この効果は、ダイヤモンド成長の基板と
してニッケルなどの金属を用いた場合、さらに大きい。
〔実施例〕
〈実施例1〉 本発明の素子の一例を、第1図に示す。本素子は、シリ
コンよりなる基板1.その上に形成されたダイヤモンド
の絶縁層2、および、これに張り合わせられた電子回路
をもつシリコン層3よりなる。以下に、本発明の素子の
製造方法の一例を示す。
大きさ2cm角、厚さ約ll1111の、表面を鏡面研
磨したシリコン板をダイヤモンド層形成の基板とした。
このシリコン板の表面を粒径1μmのダイヤモンドペー
ストを用いてさらに研磨した。
この基板を反応管中に置き、圧力5 torr下で、メ
タン、水素を0.5 : 99.5の割合で混合したガ
スを流した。基板を800℃に加熱しつつ、マイクロ波
によりガスを電離させ、これにより形成させたプラズマ
を基板に当てることにより、基板上にダイヤモンド層を
形成した。プラズマの照射時間は10時間とし、これに
より、厚さ約5μmのダイヤモンドが成長した。
つぎに、ダイヤモンドを成長させたシリコン板を取り出
し、これを純鉄性の研磨板を基体とし、水素プラズマ中
で研磨し、その表面を平滑化した。
このようにして作成したダイヤモンド層を形成したシリ
コン板を、表面を鏡面研磨し、かつ、親水化処理を施し
たシリコン単結晶板と重ねあわせ、加重をかけつつ不活
性雰囲気下で800℃で加熱処理を行ない両者を張り合
わせた。
その後、張り合わせたシリコン単結晶板を5μmの厚さ
に研磨し、この上に、通常のプレーナ技術により回路を
形成した。
〈実施例2〉 基板としてニッケル板を用い、これに実施例1と同様の
方法でダイヤモンド層を形成し、さらに、シリコン単結
晶板を接合して、その上に電子回路を形成した。
〈実施例3〉 実施例1の方法でシリコン上にダイヤモンドを形成し、
その表面を研磨後、CVD法により厚さ約1100nの
シリコン層を形成し、これをシリコン単結晶板と張り合
わせた。その後、実施例1と同様の方法により電子回路
を形成した。
〈実施例4〉 実施例1と同様の方法でシリコン基板上にダイヤモンド
層を形成し、この上にCVD法により、厚さ2μmのポ
リシリコン層を形成した。次に、ポリシリコン層を鏡面
研磨し、これをシリコン単結晶板と張り合わせた。その
後、実施例1と同様に、シリコン単結晶層と研磨し、こ
の上に回路を形成した。
〔発明の効果〕
本発明によれば、放熱性の良好なSOI構造の半導体素
子を作ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体素子の斜視図である
。 1・・・シリコン基板、2・・・ダイヤモンド絶縁体層
、3・・・シリコン回路層。

Claims (1)

    【特許請求の範囲】
  1. 1.SOI構造をもつ半導体素子において、絶縁体層が
    ダイヤモンドよりなることを特徴とする半導体素子。 2、前記ダイヤモンド絶縁体層が、シリコン上に、気相
    成長法により形成されたものであることを特徴とする特
    許請求項1の半導体素子。 3、前記ダイヤモンド絶縁体層が、その上にダイヤモン
    ドの形成可能な金属、もしくは、合金上に、気相成長法
    により形成されたものであることを特徴とする特許請求
    項1の半導体素子。 4、回路を形成するシリコン層が、ダイヤモンドよりな
    る絶縁体層に張り合わされたシリコン単結晶層であるこ
    とを特徴とする特許請求項1、2または3の半導体素子
    。 5、回路を形成するシリコン層が、ダイヤモンド絶縁体
    層上に気相成長法により形成されたシリコン層と、シリ
    コン単結晶との張り合わせにより形成されたものである
    ことを特徴とする特許請求項1、2または3の半導体素
    子。 6、基体上に気相成長法によりダイヤモンド絶縁体層を
    形成し、これを平滑に研磨した後、この上にシリコン単
    結晶を張り合わせ、前記シリコン単結晶上に電子回路を
    形成することを特徴とする特許請求項1、2または3の
    半導体素子の製造方法。 7、基体上に気相成長法によりダイヤモンド絶縁体層を
    形成し、これを平滑に研磨した後、その上に気相成長法
    によりシリコン層を形成し、この上にシリコン単結晶を
    張り合わせ、さらに、前記シリコン単結晶上に電子回路
    を形成することを特徴とする特許請求項1の半導体素子
    の製造方法。 8、基体上に気相成長法によりダイヤモンド絶縁体層を
    形成し、その上に気相成長法によりシリコン層を形成し
    た後、この表面を平滑に研磨し、この上にシリコン単結
    晶を張り合わせ、さらに、前記シリコン単結晶上に電子
    回路を形成することを特徴とする特許請求項1の半導体
    素子の製造方法。 9、半導体素子が記憶素子であることを特徴とする特許
    請求項1、2または3の半導体素子。
JP2580189A 1989-02-06 1989-02-06 半導体素子 Pending JPH02206118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2580189A JPH02206118A (ja) 1989-02-06 1989-02-06 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2580189A JPH02206118A (ja) 1989-02-06 1989-02-06 半導体素子

Publications (1)

Publication Number Publication Date
JPH02206118A true JPH02206118A (ja) 1990-08-15

Family

ID=12175957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2580189A Pending JPH02206118A (ja) 1989-02-06 1989-02-06 半導体素子

Country Status (1)

Country Link
JP (1) JPH02206118A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US6461889B1 (en) 1998-08-17 2002-10-08 Nec Corporation Method of fabricating semiconductor device with diamond substrate
US6909146B1 (en) * 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
JP2006222236A (ja) * 2005-02-09 2006-08-24 Kobe Steel Ltd 半導体装置用積層基板の製造方法及び半導体装置
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2019062020A (ja) * 2017-09-25 2019-04-18 株式会社Sumco Soiウェーハの製造方法およびsoiウェーハ
JP2020038917A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Soiウェーハ及びその製造方法
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Soiウェーハ及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909146B1 (en) * 1992-02-12 2005-06-21 Intersil Corporation Bonded wafer with metal silicidation
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5569620A (en) * 1992-09-03 1996-10-29 Harris Corporation Bonded wafer processing with metal silicidation
US6461889B1 (en) 1998-08-17 2002-10-08 Nec Corporation Method of fabricating semiconductor device with diamond substrate
JP2006222236A (ja) * 2005-02-09 2006-08-24 Kobe Steel Ltd 半導体装置用積層基板の製造方法及び半導体装置
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2019062020A (ja) * 2017-09-25 2019-04-18 株式会社Sumco Soiウェーハの製造方法およびsoiウェーハ
JP2020038917A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Soiウェーハ及びその製造方法
JP2020038916A (ja) * 2018-09-05 2020-03-12 株式会社Sumco Soiウェーハ及びその製造方法

Similar Documents

Publication Publication Date Title
Matsumae et al. Low-temperature direct bonding of β-Ga2O3 and diamond substrates under atmospheric conditions
US5650639A (en) Integrated circuit with diamond insulator
JP2680801B2 (ja) 集積装置を製造するための半導体材料のウェハ、およびその製造方法
KR900003830B1 (ko) 실리콘판 또는 이산화실리콘판의 접착방법
TW268147B (en) Heat dissipation seat and its production process
RU2728484C2 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC
US9752255B2 (en) Base material on which single-crystal diamond is grown comprised of a base substrate, bonded single-crystal MgO layer, and heteroepitaxial film, and method for manufacturing a single-crystal diamond substrate on the base material
US7749863B1 (en) Thermal management substrates
US9142448B2 (en) Method of producing a silicon-on-insulator article
JP2002348198A (ja) 半導体素子エピタキシャル成長用基板及びその製造方法
JPH02206118A (ja) 半導体素子
JPS59169121A (ja) 半導体デバイスの製造方法
JPH08241942A (ja) 薄膜積層体
TW200919540A (en) SOI substrate and semiconductor device using the SOI substrate
JP2002525839A (ja) 熱伝導層を有する薄膜層型半導体構造体
JPH04333266A (ja) 被覆または積層ダイヤモンド基板及びその仕上方法
JP4315774B2 (ja) 異種材料複合体およびその製造方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP2008522422A (ja) マイクロエレクトロニクス用の矩形半導体支持体及びその製造方法
JPH10223870A (ja) 半導体装置製造用ウェーハ
JPH1012547A (ja) 半導体基板の製造方法
JPH0952793A (ja) 成膜方法
JPH0624221B2 (ja) 高熱伝導性絶縁基板およびその製法
WO2004102668A1 (ja) Soiウェーハおよびその製造方法
CN218525568U (zh) 一种半导体制程适用的三族氮化物外延陶瓷基板及半导体组件