JPS59169121A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JPS59169121A
JPS59169121A JP59044219A JP4421984A JPS59169121A JP S59169121 A JPS59169121 A JP S59169121A JP 59044219 A JP59044219 A JP 59044219A JP 4421984 A JP4421984 A JP 4421984A JP S59169121 A JPS59169121 A JP S59169121A
Authority
JP
Japan
Prior art keywords
substrate
silicon
layer
silica
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59044219A
Other languages
English (en)
Inventor
ミシエル・クロゼ
デイデイエ・プリバ
ドミニツク・デイユムガ−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS59169121A publication Critical patent/JPS59169121A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/077—Implantation of silicon on sapphire
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁基板上に積層されたシリコンの薄い単結
晶層から部品即ち集積回路を作製する技術に従って製造
される半導体デバイスに関する。
特に、ここ１５年程の聞手導体デバイス作製技術を完成
すべく多くの研究がなされている。予想される利点は理
論的には多数存在し、例えば、以下に示すような利点を
挙げることができる。
１、薄層で形成された部品即ち回路部品は、固体シリコ
ンに関する従来技術におけるように誘電体層（一般的に
はシリカ）又はｐ／ｎ接合を利用する代わりに、化学的
切断によって容易に電気的にな相互間の絶縁を達成する
ことができる。接合による絶縁を排除することにより、
生成する活性電子一孔対の数の減少に基き、電離放射線
に対する抵抗が著しく増大する。該抵抗は苛酷な環境に
おかれる電子部品に対する本質的な性質である。
ｉｉ、固体誘電体基板による活性の部品間の寄生浚続容
量、は著く低く、その結果ラピッドロジック回路もしく
は超高周波回路の設計に寄与する。更に、接合容量も除
去される。
１１１、基板絶縁技術は固体単結晶シリコンを使用する
よりも簡単であり、そのため該技術により回路はほんの
６〜８程度のマスキングレベルを必要とするにすぎない
方法で作製できる。従来の方法で作製された同様な回路
は１６〜２０のマスキングレベルを必要とする。更に、
表面利得は約３０％であると見積られる。
１■、最後に、固体シリコン上のＣＭＯ３型構造におい
て、゛ラッチアップ効果″として知られる問題即ち寄生
バイポーラ型トランジスタの出現は絶縁基板を使用する
ことにより排除し得る。
従来技術 従来、２種の型の絶縁基板が試験されており、これらは
アモルファス基板及び単結晶基板であった。第１の場合
において、積層シリコンの単結晶の結晶化が、結晶核も
しくは基板表面上の平行線網の鮮明さによって有利とさ
れていた。該平行線網は選択的結晶学的配向性を与える
（グラフオエピクキシーと呼ばれる技術）。
該結晶学的配向が積層の時点で得られない場合には、こ
れは後の処理、即ち例えば積層シリコン層を、再溶融す
るかもしくは再溶融せずに、再加熱することにより達成
できる。
技術の開発中においてこの方法を用いて数平方ミリメー
トルの面積を有する単結晶領域を得ることができた。数
平方センチメートルの結晶化領域が得られることもある
が、ただしこれは単に、形成された物質または構造体の
電気的性質に決定的な影響を与えるとは思えない結晶粒
の＄結合を構成しているにすぎない。これは更に詳しく
いえば“”　Ｍ　ＯＳ　Ｆ　Ｆ、　Ｔ　’”構造につい
ていえることである。
第２の場合において、単結晶絶縁基板は層の成長のため
の凝集性の核として機能する。従って、該成長層は全体
として単結晶性である。
基板が満足すべき条件は物理的条件、即ち特に該層の値
に近い結晶格子定数及び膨張係数を有し、かつ化学的条
件即ち熱的安定性並びに層との反応性を持たないこと、
並びに環境即ちより正確には製造に使用される反応器の
周囲における大気との反応性を有しないことである。
薄いシリコン層を成長させるという観点がら、数種の基
板、例えば石英、スピネル、鋼玉、サファイヤ等につい
てテストした。サファイヤのみが工業的に発展したにす
ぎない。この技術は”ＳＯ３”（サファイヤ担持シリコ
ン）の名で知られている。事実、基板一層界面の電気的
性質から、石英が理論的には好ましいが、結晶学的観点
からは石英上に積層したシリコンは著しく低品位である
。経験から、鋼玉がスピネル（Ａｌ２Ｏ，・Ｍｇ０）よ
りも優れていることがわかっている。しかしながら、”
ｓｏｓ’″型構造の電気特性は極く普通である。即ち制
御不可能かつ熱的に不安定なドーピング性、低い移動度
並びに高界面再結合速度を有している。これらの作用は
“ＳＯ３”回路の性能を、特にハ゛イポーラ回路用並び
に高周波用のものに制限する。これらの回路はいわゆる
″硬化″回路、即ち電離放射線に非感受性の回路として
使用する場合にのみ興味があるにすぎない。
”　ｓ　ｏ　ｓ　”型回路の中程度の性能は、アルミナ
−シリコン界面の特性によって説明することができる。
この界面は電気的な観点から完全ではない。
界面の著しく密度の高い状態が存在し、これは界面領域
の導電性を変化させる。界面は低い電化密度、典型的に
は１０”／＋ｒｎｔ未満であることが望ましい。更に、
水素の存在下でシランによりアルミナが還元される傾向
にあり、その結果シリコン層は多少とも酸化され、シリ
コン構造に対し置換しく−１４る位置にあるアルミニウ
ムを無視し得ない量で含んでいる。経費をも考慮しなけ
ればならず、サファイヤ基板の価格は従来の基板に対し
比較的割高であり、この余分な経費は前述のように回路
の作製が著しく簡略化されることにより部分的に補償さ
れるにすぎない。
上記の研究ににより得た経験から、以下のような教示か
えられる。即ち、以下の事実が正しければこの技術の理
論的利益は工業的に有用であろう。
（ａ）　　シリコン層の電気的性質は２つの隣接する理
想表面により結合された固体物質の性質に相当する。
（ｂ）　　極めて高い集積密度を有する回路を得るため
の、固体シリコンに対する従来の工程を、該固体シリコ
ンの性質を害することなしに、′絶縁基板上に積層する
技術の骨子の範囲内で応用できる。
実際上の観点から以下のような必要条件が生ずる。
（Ｃ）　　少なくとも１０５０℃に等しい温度まで、基
板は処理雰囲気並びにシリコンに対して化学的−に不活
性でなければならない。
（ｄ）　　少なくとも界面近傍領域において、基板の膨
張係数はシリコンの値と一致しなければならない。
（ｅ）　　シリカ層は積層されたシリコン層と絶縁基板
との間に形成されなければならず、このシリコン−シリ
カ界面は、現在の知識では、良好な電気特性を保証する
唯一のものであると認識されている。
この後の要件は、単に絶縁基板上に単一のシリカ連続層
を形成し、ついで、１または複数のシリコン層を形成す
る操作を連続的に行うことからなる方法によっては満た
されない。これらの条件下で生成する層並びに界面は、
結晶学的特性および電気的観点から中程度のものであろ
う。
従って、従来利用されている方法は、同時に満たされね
ばならない上記３点（ｃ　−ｅ　）を満足しないことは
明らかである。
更に、熱処理又はプラズマ処理後室温に戻す際、大きな
障害が該冷却段階中に現れることがわかった。該障害は
本質的に基板はシリコンの膨張係数の不完全な一致に基
くものである。
本発明の重要な特徴に従えば、シリコン層を酸化する。
ための行程は物質の冷却と同時に実施される。
発明の目的 本発明の目的はこれらの要求を満たし、これらの条件を
満足し、かつ良好な電気特性のシリコン層を与える製造
方法を提供することであり、該層は固体シリコンに関る
技術の前記以外の部分と棚受は入れ得るものであり、か
つ著しく高い集積密度の回路を得ることを可能とする。
発明の構成 かくして、本発明の目的は絶縁物質で作られた平坦な基
板上に単結晶シリコンの少なくとも一層を積層する工程
を含む半導体デバイスの製造法にあり、該方法は更に酸
化によって該単結晶シリコン中に埋没され、所定の厚さ
のシリカ層を形成する工程を含み、該シリカ層の１面は
前記基板の１表面と直接接触しており、該基板はシリコ
ンと同じ型の結晶構造のトポロジーを有し、かつシリコ
ンに対して化学的に不活性なものから選ばれる単結晶材
料から作られており、また該材料は前記シリコン層を積
層させるのに使用され、周囲温度よりも高い温度での加
熱処理を含む積層工程に引き続き、周囲温度に戻すのに
必要とされる時間、酸化工程を実施することを特徴とす
る。
実施例 添付図面を参照しつつ以下に記載される好ましい態様に
よって本発明はより一層良く理解され、かつ他の利点も
明確となろう。
本発明の方法は以下の２つの構成により特徴付けられる
。
ａ）純粋なもしくはドーピングされたシリコン層の成長
を確実なものとする単結晶基板の選択。該基板は結晶学
的観点から完全であり、かつ化学的観点から純粋である
。即ち成長中に必要により導入されるドーパントとシリ
コンのみを含み、かつ絶縁基板との明確な界面を有して
いる・ｂ）基板−シリコン界面における薄いシリカ層の
形成。
この構成は本発明−の方法の主要な特徴である。該シリ
カ薄層は界面の電気的性質を保証し、基板とシリコンと
の間の膨張係数の一致を可能とする。
更に、これは元のシリコン−基板界面の欠陥のある領域
を排除することを可能とする。従来の固体シリコシ上の
積層のために利用されていた方法がたとえ高温処理を必
要とする技術であったとしても使用できる。その上、該
層は積層工程後に周囲温度に戻す際に形成される。
選ばれた基板は柔和な温度、即ち実際には１２０［ｉ℃
もしくはそれ以下の温度で、酸素のイオン伝導体として
選ばれ、その結果該基板を介してシリコンを酸化するこ
とによりシリカ層の形成が可能となる。
第１図〜第３図は本発明の方法の主な工程を図示したも
のである。第１図には、公知の任意の適当な方法により
調製されかつ清浄化された裸の基板１が示されている。
第２図では、純粋なもしくはドーピングされたシリコン
層２が、同様に公知技術に従って基板１上に積層されて
いる。
本発明の主な特徴によれば、シリカ層１２は第３図に示
すようにシリコン層２内に形成され、未変化の積層され
たシリコン層の上部と絶縁基板ｌとの間の中間層を形成
している。
本発明の方法は２つの主な変法を含む。即ち、シリカ層
は積層シリコン−基板界面の熱もしくはプラズマ酸化に
よって形成することができる。
これら変法のすべてにおいて、基板を形成するために、
材料としては上記の条件を満足するように選ばれ、且つ
柔和な温度υ［」ち１２００℃もしくはそれ以下の温度
において酸素のイオン伝導体であり、そのために基板を
通してシリコンを酸化することによりシリカ層を形成す
ることが可能となる。
この用途に全く適した材料の例として、例えは次式： ％式％） の酸化イツトリウムを含むドーピングされたジルコニウ
ムを挙げることができる。
ドーピングは酸化カルシウム（ＣａＯ）によっても達成
される。
この材料の特性は以下の通りである。
（ｉ）結晶格子はシリコンに類似し、かつこれに類似す
る立方晶系である。更に、結晶パラメータはドーピング
で調節できる。シリコン格子は５４３人の寸法を有し、
ジルコニウムのそれはドーピングに依存して５．１４八
〜５．２１人の範囲で変化する。
（ｉｉ）ジルコニウムは通常蒸着に使用される雰囲気に
対し化学的に不活性であり、かつかなりの高温までシリ
コンに対しても不活性である。
（ｉｉｉ　）ジルコニウムの線膨張係数はシリコンの値
に近く、またドーピングにより調節できる。例示のため
に、シリコンの線膨張係数Δβ／！は１層当たり３　Ｘ
ｌ０−６であり、ジルコニウムの値は典型的には１層当
たり８Ｘ１０−６である。
（ＩＶ）最後に、柔和な温度においてジルコニウムは酸
素のイオン伝導体である。
ドーピングが２種のパラメータ、即ち“′膨張係数″及
びパ調節された結晶格子″の同時の最適化をもたらさな
いことに注意することは重要なことである。採用された
酸化法、即ち選ばれた変数によれば、前記パラメータの
いずれか一方が、以下に述べるように、有利である。
本発明の方法は、前記両度数に対して共通に、少なくと
も１層の純粋なもしくはドーピングされたシリコンの層
を予め調製された基板上に積層する工程を含む。この工
程は、従来法によって、数種の変数に従って実施するこ
とができる。第１の方法は”　ＣＶ　Ｄ　”法（化学気
相蒸着法）による積層である。このために、基板は反応
器内に置かれ、該反応器は７００〜１２００℃程度の高
温に制御されている。蒸着工程の後、単結晶性シリコン
層が直接得られる。利用し得る第２の方法は蒸発または
カソードスパックリングである。こうして多結晶゛・リ
コン層が得られ、ついでこの工程を固体または液体相（
熱処理、コヒーレント性または非コヒーレント性光照射
、電子ビーム）に結晶学的に再配列する工程で補う必要
があり、かくして単結晶シリコンが得られる。最後に第
３の方法としては、”ＭＢＥ”（分子線エピタキシャル
）法と呼ばれる積層法を使用することができる。”　Ｃ
Ｖ　Ｄ　”蒸着法におけると同様に、単結晶性シリコン
層が直接得られる。
巳の蒸着操作の後、単結晶性シリコン層２が基板１、好
ましくはドーピングされたジルコニウム基板上に得られ
る。非限定的実施例として、典型的な基板は３００μ〜
１ｍｍの範囲内の厚さを有し、シリコン層１μ以下ない
し数＋ｎｍの範囲の厚さを有する。
この積層操作に次いで、シリカの薄層１２がシリコン２
一基板１界 ンの酸化により生成される。
第１の変法によれば、熱酸化が使用される。このために
は、２層Ｉ及び２の全体を、第４図に参照番号３で模式
的に示したオーブン内に収納する。
このオーブン３内に、酸素もしくは空気または酸素含有
非反応性雰囲気を１気圧（１０１３２５Ｐａ）の常圧下
で導入する。酸化速度は形成されるシリカを介しての酸
素の移動により制限されるので、温度を十分高くして、
処理時間が短くなるようにする。
典型的には温度は９００〜１２００℃の範囲内で選ばれ
る。酸素ガスまたは空気と基板との間の界面において、
酸素分子はシリコン２−ジルコニウム界面に関する限り
、ドーピングされたンルコニウム基板１により分離かつ
拡散して、そこでシリコンを酸化し、かつシリカ薄層１
２を形成する。これは既に形成された単結晶シリコン層
を同等妨害し１よい。
次いで、本発明の主な特徴に従って、前述の特性を有す
る明確なンリカーシリコン界面を形成する。
この高温熱処理を含む変法においては、パー節された結
晶格子′”パラメータに対し゛膨張′°パラメータを優
先させることが必要である。事実、鋼玉などの他の材料
に関する実験は基板と該層との間の格子パラメータの同
一性が単結晶成長にまったく不可欠のパラメータではな
いことを示して′．する。
第５図に示した第２の変法において、シリカ層の形成は
プラズマアノード酸化により起こる。、。
れは中温条件下で、典型的には３００〜４５０℃で起こ
る。この変法においては、できるだけ２種の構造を整合
させかつ結晶の完全性を保証するために、゛調製された
結晶格子″パラメータを採用することが有利である。い
ずれにしても、シリカ層の成長後のシリコン層と基板と
の間の膨張係数の整合はアモルファス型、即ち容易に変
形し得るシリカ＼ 層によって保証されることを述べておかなければならな
い。かくして得られた絶縁基板上のシリコンの構造では
、たとえ固体シリコンに関する技術が１２００℃もしく
はそれ以上の高温熱処理を必要とする技術であったとし
てもこれを応用することができる。
第５図には第２の変法に従って酸化してソリ力層を生成
するためのプラズマ処理用装置４が示されている。この
装置４は典型的には以下の要素から構成される。
（イ）モリブデン又は溶融シリカ板４１、これは被処理
スタック”１．１２．２″用の支持体として使用される
。
（ロ）熱電対、これは被処理層の極近傍において支持体
４１上に設けられており、処理中の温度ＱＱ　％１１の
ためのも−のである。
（ハ）末端カバー４３２及び４３３により閉じられ、例
えば溶融シリカチューブ４３１て作られた囲い体４３、
これにはチューブ４３１よりも小径のチューブ４４が通
されており、該チューブは該囲い体にガス流を流すた必
のものであり、該ガスは純ガス即ち酸素または酸素と希
ガス例えばアルゴンとのガス混合物であり、チューブ４
３１の他の端部には矢印Ｐで示した真空ポンプに連結す
るためのパイプ４８を備えており、該ポンプは１０−１
〜１Ｏ−２Ｐａの範囲の典型的な圧力にガス又はガス混
合物の圧を維持ｒることを可能とする。
（ニ）囲い体４３内の層スタック”　１　、１２．　２
’　”が設置される領域において、プラズマを生成する
ことのできる高周波電流を供給するための導電性ワイヤ
のコイル４５．および （ホ）ソース４６と、該ソース４６により生成され、Ｓ
。
輻射を被処理層の表面にいたるまでの表面全体に実質的
に均一に反射することのできる反射体４７トを含む輻射
加熱装置。
既に述べたように、本発明の重要な局面によれば、２つ
の構成上の変形において、シリコン層の局所的酸化工程
は、積層工程後における冷却に必要な期間中に実施され
る。これによって、本質的に基板及びシリコンの膨張パ
ラメータの不完全な整合に基く冷却段階中における広範
な欠陥の形成が大巾に排除される。これら欠陥は結果と
して酸素の拡散用の短絡路として挙動する。従って、厚
さについてはそれ程明らかではない酸化物層が形成され
、これは高い密度かつ欠陥のある界面を与える。前に述
べたように、界面電化密度を１０”／ｃｕｔ以下とする
べく努力がなされた。この方法によって界面層を出来る
限り急速に形成する。これは第１の冷却による歪を含む
、熱処理に基く歪を除くために採用されている。
本発明の方法を更に一層完全に示すべく、記載された２
つの変法の典型的なデータを以下に示す表にまとめた。
【図面の簡単な説明】
第１図〜第３図は、本発明に従って、絶縁基板上にシリ
コン層を積層するための方法の主な工程を示す図であり
、 第４図〜第５図は本発明の方法の３つの変形を示す図で
ある。 （主な参照番号） １・・基板、　　　　　２・・シリコン層、３・・オー
ブン、 ４・・プラズマ処理装置、 １２・・シリカ層、　　４１・・溶融シリカ板、４２・
・、熱電対、　　　４３・・囲い体、４３１　　・・チ
ューブ、 ４３２、４３３　　・・末端カバー、 ４４・・チューブ、　　４５・・コイル、４６・・ソー
ス、　　　４７・・反射体、４８・・パイプ 特許出願人）ムソンーセーエスエフ 代　理　人　弁理士　新居　正彦 ＦＩＧ、４

Claims (7)

    【特許請求の範囲】
  1. （１）絶縁材料から作られた平坦な基板上に単結晶シリ
    コンの少なくとも１層を積層する行程を含む半導体デバ
    イスの製造方法において、前記単結晶シリコン層内に埋
    設される所定厚のシリカ層を酸化により形成する行程を
    含み、該シリカ層の面の一方は基板表面の一方と直接接
    触しており、該基板はシリコンと同じ結晶構造のトポロ
    ジーを有し、かつシリコン並びに該シリコン層を積層す
    るために使用する材料に対して化学的に不活性な材料か
    ら選ばれる単結晶物質製であり、また周囲温度よりも高
    い温度での熱処理を含む前記積層行程に次いで、該熱処
    理の後周囲温度に戻すのに必要な時間酸化を行うことを
    特徴とする上記半導体デバイスの製造方法。
  2. （２）前記基板の形成材料が酸素イオンに対し選択的イ
    オン伝導性を有し、かつ該シリカ形成行程か、前記基板
    表面と接触している領域における基板形成材料を介して
    、所定の厚さに亘りシリコンを酸化することにより達成
    される特許請求の範囲第１項記載の方法。
  3. （３）前記酸化が、前記絶縁基板上の少なくとも１層の
    シリコン層を含むスタックを酸素含有雰囲気に曝露して
    厚い基板を通して酸素イオンを移動させることによる熱
    処理で達成されることを特徴とする特許請求の範囲第２
    項記載の方法。
  4. （４）前記シリコンの酸化が、絶縁基板上に積層された
    少なくとも１層の単結晶シリコン層により形成されるス
    タックを、イオン状態の酸素を含むプラズマに曝露して
    、基板の厚さを通して酸素イオンを移動させることによ
    り達成されることを特徴とする特許請求の範囲第２項記
    載の方法。
  5. （５）前記基板材料がドーピングされたジルコニウムで
    あることを特徴とする特許請求の範囲第１項記載の方法
    。
  6. （６）該ジルコニウムが酸化イツ）　ｌ）ラムおよび酸
    化力ルンウムから選ばれる１種の酸化物でドーピングさ
    れている特許請求の範囲第５項記載の方法。
  7. （７）前記ドーピングが結晶構造の基本的寸法を調節す
    るように定められ、かつジルコニウムに関スる膨張係数
    がシリコンの膨張係数と一致するように定められること
    を特徴とする特許請求の範囲第６項記載の方法。
JP59044219A 1983-03-11 1984-03-09 半導体デバイスの製造方法 Pending JPS59169121A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8304051A FR2542500B1 (fr) 1983-03-11 1983-03-11 Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
FR8304051 1983-03-11

Publications (1)

Publication Number Publication Date
JPS59169121A true JPS59169121A (ja) 1984-09-25

Family

ID=9286776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59044219A Pending JPS59169121A (ja) 1983-03-11 1984-03-09 半導体デバイスの製造方法

Country Status (5)

Country Link
US (1) US4540452A (ja)
EP (1) EP0122822B1 (ja)
JP (1) JPS59169121A (ja)
DE (1) DE3468780D1 (ja)
FR (1) FR2542500B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302230A (en) * 1980-02-27 1994-04-12 Ricoh Company, Ltd. Heat treatment by light irradiation
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US4661176A (en) * 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
AU614522B2 (en) * 1987-05-15 1991-09-05 Cambridge Advanced Materials Limited Superconducting material
FR2617645B1 (fr) * 1987-07-03 1989-10-20 Thomson Csf Dispositif en materiau supraconducteur et procede de realisation
FR2626409B1 (fr) * 1988-01-22 1991-09-06 Thomson Csf Dispositif en materiau supraconducteur et procede de realisation
US5123994A (en) * 1989-05-30 1992-06-23 Motorola, Inc. Ramped oxide formation method
US5403619A (en) * 1993-01-19 1995-04-04 International Business Machines Corporation Solid state ionic polishing of diamond
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
FR2780808B1 (fr) 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
FR2832995B1 (fr) * 2001-12-04 2004-02-27 Thales Sa Procede de croissance catalytique de nanotubes ou nanofibres comprenant une barriere de diffusion de type alliage nisi
FR2879342B1 (fr) * 2004-12-15 2008-09-26 Thales Sa Cathode a emission de champ, a commande optique
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
DE102008015211B4 (de) * 2008-03-20 2011-01-05 Infineon Technologies Ag Messanordnung und Verfahren zum Betreiben der Messanordnung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5289070A (en) * 1976-01-20 1977-07-26 Matsushita Electric Ind Co Ltd Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177321A (en) * 1972-07-25 1979-12-04 Semiconductor Research Foundation Single crystal of semiconductive material on crystal of insulating material
US4016006A (en) * 1974-10-30 1977-04-05 Hitachi, Ltd. Method of heat treatment of wafers
US4147584A (en) * 1977-12-27 1979-04-03 Burroughs Corporation Method for providing low cost wafers for use as substrates for integrated circuits
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS54162980A (en) * 1978-06-14 1979-12-25 Fujitsu Ltd Manufacture of semiconductor device
US4447497A (en) * 1982-05-03 1984-05-08 Rockwell International Corporation CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5289070A (en) * 1976-01-20 1977-07-26 Matsushita Electric Ind Co Ltd Semiconductor device

Also Published As

Publication number Publication date
EP0122822A1 (fr) 1984-10-24
EP0122822B1 (fr) 1988-01-13
FR2542500A1 (fr) 1984-09-14
US4540452A (en) 1985-09-10
DE3468780D1 (en) 1988-02-18
FR2542500B1 (fr) 1986-08-29

Similar Documents

Publication Publication Date Title
JPS59169121A (ja) 半導体デバイスの製造方法
EP0317124B1 (en) Silicon on insulator semiconductor components containing thin synthetic diamond films
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
KR100401655B1 (ko) ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JPS6089953A (ja) 積層型半導体装置の製造方法
JPH05507390A (ja) 基板の薄化エッチングのための方法
JPS58500048A (ja) ４族半導体材料を基礎とした構造の成長
JPH02191320A (ja) 結晶物品及びその形成方法
US20070155132A1 (en) Method of manufacture for a component including at least one single-crystal layer on a substrate
JPS6155252B2 (ja)
JP3013418B2 (ja) 誘電体薄膜と薄膜デバイスとそれらの製造方法
US4128681A (en) Method for producing an InSb thin film element
KR19990013304A (ko) 비정질 막을 결정화하는 방법
JPS6012737A (ja) 窒化シリコン膜の製造方法
KR100469503B1 (ko) 비정질막을결정화하는방법
JPH0722315A (ja) 半導体膜の製造方法
JPS635913B2 (ja)
JPS61174621A (ja) 半導体薄膜結晶の製造方法
JPH01248511A (ja) 多結晶膜の形成方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JP3237889B2 (ja) 半導体基体及びその作製方法
US6037198A (en) Method of fabricating SOI wafer
JPS59121823A (ja) 単結晶シリコン膜形成法